JPH032375A - 半導体装置の製造方法及びｃｖｄ装置 - Google Patents
半導体装置の製造方法及びｃｖｄ装置Info
- Publication number
- JPH032375A JPH032375A JP13723089A JP13723089A JPH032375A JP H032375 A JPH032375 A JP H032375A JP 13723089 A JP13723089 A JP 13723089A JP 13723089 A JP13723089 A JP 13723089A JP H032375 A JPH032375 A JP H032375A
- Authority
- JP
- Japan
- Prior art keywords
- film
- base body
- substrate
- reaction chamber
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001816 cooling Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 24
- 239000012495 reaction gas Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 32
- 239000003507 refrigerant Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 47
- 238000005229 chemical vapour deposition Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000002184 metal Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052736 halogen Inorganic materials 0.000 description 7
- 150000002367 halogens Chemical class 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000007664 blowing Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010926 purge Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造に使用されるＣＶＤ装置、
特に金属膜、金属シリサイド膜等の形成に適したＣＶＤ
装置に関する。
特に金属膜、金属シリサイド膜等の形成に適したＣＶＤ
装置に関する。
本発明は、半導体装置の製造に使用されるＣＶＤ装置に
おいて、その反応室に被処理基体の周辺部に非反応性ガ
スを供給する手段を設けることにより、非処理基体の周
辺部への成膜を阻止し、半導体デバイスの歩留りの向上
を図るようにしたものである。
おいて、その反応室に被処理基体の周辺部に非反応性ガ
スを供給する手段を設けることにより、非処理基体の周
辺部への成膜を阻止し、半導体デバイスの歩留りの向上
を図るようにしたものである。
又、本発明は、上記ＣＶＤ装置において、その反応室に
被処理基体の周辺部を冷却する冷却手段を設けることに
より、被処理基体の周辺部への成膜を阻止し、半導体デ
バイスの歩留りの向上を図るようにしたものである。
被処理基体の周辺部を冷却する冷却手段を設けることに
より、被処理基体の周辺部への成膜を阻止し、半導体デ
バイスの歩留りの向上を図るようにしたものである。
半導体集積回路の高密度化、高速化に伴い、多結晶シリ
コン膜と金属シリサイド膜とからなるポリサイドゲート
が使用されてきている。とりわけ、Ｗ（ダンゲステン）
、ＷシリサイドがＷＦ、系、ＳｉＨ。
コン膜と金属シリサイド膜とからなるポリサイドゲート
が使用されてきている。とりわけ、Ｗ（ダンゲステン）
、ＷシリサイドがＷＦ、系、ＳｉＨ。
／ＷＦ、系によるＣＶＤ （化学気相成長）で形成でき
るために、実用化されている。
るために、実用化されている。
第４図は従来のＣＶＤ装置の一例を示す。同図中、（１
）は反応室、（２）は成膜すべき半導体ウェハ、（３）
は反応ガス（４）の導入部、（５）は排気部、（６）は
加熱用ハロゲンランプを示す。ランプ（６）は石英窓（
９）を通して半導体ウェハ（２）の裏面より照射するよ
うに配される。半導体ウェハ（２）は反応室（１）内の
ホルダー（７）上にフェースダウン方式で配され、その
周辺部に当接する複数の支持ビン（８）により支持され
る。
）は反応室、（２）は成膜すべき半導体ウェハ、（３）
は反応ガス（４）の導入部、（５）は排気部、（６）は
加熱用ハロゲンランプを示す。ランプ（６）は石英窓（
９）を通して半導体ウェハ（２）の裏面より照射するよ
うに配される。半導体ウェハ（２）は反応室（１）内の
ホルダー（７）上にフェースダウン方式で配され、その
周辺部に当接する複数の支持ビン（８）により支持され
る。
このＣＶＤ装置（１０）においては、反応ガス（６）と
して例えばＳ＋８２（Ｊ！ｚ 及びＷＦ、を反応室（１
）内に導入することにより、ランプ（６）で所定温度に
加熱された半導体ウェハ（２）の面上に全面にわたって
ＷＳｉｘ膜が堆積する。
して例えばＳ＋８２（Ｊ！ｚ 及びＷＦ、を反応室（１
）内に導入することにより、ランプ（６）で所定温度に
加熱された半導体ウェハ（２）の面上に全面にわたって
ＷＳｉｘ膜が堆積する。
ところで、上述したＷ、 ＷＳｉｘ等のＣＶＤ膜を半導
体デバイスの量産に利用した場合、種々の問題がある。
体デバイスの量産に利用した場合、種々の問題がある。
ポリサイド膜を例にとると、１つにはＷＳｉｘ膜自体が
大きな応力を有するため密着性の劣化が問題となる。現
状ではＣＶＤによりＷＳｉｘ膜を形成した後の熱処理工
程を工夫することで逃れている。
大きな応力を有するため密着性の劣化が問題となる。現
状ではＣＶＤによりＷＳｉｘ膜を形成した後の熱処理工
程を工夫することで逃れている。
しかし、製品の歩留りに影響を与えている点で考慮しな
ければならないのは、半導体ウェハ周辺部でのＷＳｉｘ
膜の剥がれである。即ち、ポリサイド膜のバターニング
に際しては、ポジ型のフォトレジスト膜をスピンコード
し、半導体ウェハの素子形成領域を選択露光し現像して
レジストマスクを形成し、このマスクを介してポリサイ
ド膜をプラズマエツチングしている。露光時、半導体ウ
ェハの周辺部は露光されないために周辺部でＷＳｉｘ膜
が残ってしまい、これが剥離することとなる。この対策
のためフォトレジスト膜に対して素子形成領域を露光し
たのちにウェハ周辺部を選択露光する所謂周辺露光や、
サイドリンス〈露先前にウェハ周辺部のフォトレジスト
膜を除去すること）等を施してＷＳｉｘ膜のエツチング
時にはウェハ周辺部のフォトレジスト膜が無い状態にし
ておき、ウェハ周辺部も同時にエツチングしている。然
しるに、枚葉式のプラズマエツチング装置などでは、半
導体ウェハの冷却のためウェハ周辺部をクランプで抑え
るようなものもあり、フォトレジストを除去して置いて
も、エツチング時にクランプの陰になってウェハ周辺部
のＷＳｉｘ膜が除去できない場合もある。
ければならないのは、半導体ウェハ周辺部でのＷＳｉｘ
膜の剥がれである。即ち、ポリサイド膜のバターニング
に際しては、ポジ型のフォトレジスト膜をスピンコード
し、半導体ウェハの素子形成領域を選択露光し現像して
レジストマスクを形成し、このマスクを介してポリサイ
ド膜をプラズマエツチングしている。露光時、半導体ウ
ェハの周辺部は露光されないために周辺部でＷＳｉｘ膜
が残ってしまい、これが剥離することとなる。この対策
のためフォトレジスト膜に対して素子形成領域を露光し
たのちにウェハ周辺部を選択露光する所謂周辺露光や、
サイドリンス〈露先前にウェハ周辺部のフォトレジスト
膜を除去すること）等を施してＷＳｉｘ膜のエツチング
時にはウェハ周辺部のフォトレジスト膜が無い状態にし
ておき、ウェハ周辺部も同時にエツチングしている。然
しるに、枚葉式のプラズマエツチング装置などでは、半
導体ウェハの冷却のためウェハ周辺部をクランプで抑え
るようなものもあり、フォトレジストを除去して置いて
も、エツチング時にクランプの陰になってウェハ周辺部
のＷＳｉｘ膜が除去できない場合もある。
本発明は、上述の点に鑑み、基体上への成膜中に、基体
周辺部での膜成長を抑制し、実質的に基体周辺部には成
膜されないようにしたＣＶＤ装置を提供するものである
。
周辺部での膜成長を抑制し、実質的に基体周辺部には成
膜されないようにしたＣＶＤ装置を提供するものである
。
本発明は、被処理基体（２）が配される反応室（１）と
、反応室（１）内に反応ガス（４）を導入する手段（３
）と、排気手段（５）と、被処理基体（２）を加熱する
手段（６）を備えたＣＶＤ装置において、反応室（１〕
に被処理基体（２）の周辺部に非反応性ガス（１２）を
供給する手段（１３）を設けて構成する。
、反応室（１）内に反応ガス（４）を導入する手段（３
）と、排気手段（５）と、被処理基体（２）を加熱する
手段（６）を備えたＣＶＤ装置において、反応室（１〕
に被処理基体（２）の周辺部に非反応性ガス（１２）を
供給する手段（１３）を設けて構成する。
また、本発明は、被処理基体（２）が配される反応室（
１）と、反応室（１）内に反応ガス（４）を導入する手
段（３）と、排気手段（５）と、被処理基体（２）を加
熱する手段（６）を備えたＣＶＤ装置において、反応室
（１，・に被処理基体（２）の周辺部を冷却する冷却手
段を設けて構成する。
１）と、反応室（１）内に反応ガス（４）を導入する手
段（３）と、排気手段（５）と、被処理基体（２）を加
熱する手段（６）を備えたＣＶＤ装置において、反応室
（１，・に被処理基体（２）の周辺部を冷却する冷却手
段を設けて構成する。
上述の第１０ＣＶＤ装置によれば、被処理基体（２）の
周辺部に非反応性ガス（１２）を供給する手段を設ける
ことにより、成膜時、非反応性ガス（１２）が基体（２
）周辺に吹き付けられ、基体（２）周辺部への反応ガス
（４）の供給が阻止される。これにより、基体（２）の
主要部では成膜されるも、基体（２）周辺部では成膜が
抑制され、実質的に成膜されない。
周辺部に非反応性ガス（１２）を供給する手段を設ける
ことにより、成膜時、非反応性ガス（１２）が基体（２
）周辺に吹き付けられ、基体（２）周辺部への反応ガス
（４）の供給が阻止される。これにより、基体（２）の
主要部では成膜されるも、基体（２）周辺部では成膜が
抑制され、実質的に成膜されない。
又、上述の第２のＣＶＤ装置によれば、反応室（１）に
被処理基体（２）の周辺部を冷却する冷却手段を設ける
ことにより、成膜時、基体（２）周辺部が強制的に冷却
される。これにより、基体（２）周辺部の成膜が抑制さ
れ、実質的にここには成膜されない。
被処理基体（２）の周辺部を冷却する冷却手段を設ける
ことにより、成膜時、基体（２）周辺部が強制的に冷却
される。これにより、基体（２）周辺部の成膜が抑制さ
れ、実質的にここには成膜されない。
一方、基体（２）の主要部は充分加熱されるので成膜さ
れる。
れる。
本ＣＶＤ装置では、基体（２）周辺部が成膜されないの
で、爾後の製造工程において従来のような基体（２）周
辺の成膜された膜の剥離現象はなくなり、結果的に製品
の歩留りが向上する。
で、爾後の製造工程において従来のような基体（２）周
辺の成膜された膜の剥離現象はなくなり、結果的に製品
の歩留りが向上する。
第１図は本発明のＣＶＤ装置の一例を示す。本例におい
ても、前述の第４図と同様に反応室（１）内に半導体ウ
ェハ（２）をフェースダウン方式で保持するホルダー（
７）が設けられ、反応室（１）の下側に反応ガス（４）
を導入する反応ガス導入部（３）が連通されると共に、
反応室（１）の上側に排気部（５）が設けられる。
ても、前述の第４図と同様に反応室（１）内に半導体ウ
ェハ（２）をフェースダウン方式で保持するホルダー（
７）が設けられ、反応室（１）の下側に反応ガス（４）
を導入する反応ガス導入部（３）が連通されると共に、
反応室（１）の上側に排気部（５）が設けられる。
さらに加熱用ハロゲンランプ（６）が石英窓（９）を通
して半導体ウェハ（２）の裏面より照射するように配さ
れる。半導体ウェハ（２）は成膜中の発塵を抑えるため
ウェハ周辺を複数の支持ピン（８）によりホルダー（７
）に密着するように押え付けられて支持される。
して半導体ウェハ（２）の裏面より照射するように配さ
れる。半導体ウェハ（２）は成膜中の発塵を抑えるため
ウェハ周辺を複数の支持ピン（８）によりホルダー（７
）に密着するように押え付けられて支持される。
そして、本例においては、特に反応室（１）内に半導体
ウェハ（２）の周辺部に非反応性ガス〈１２）を吹きつ
ける手段（１３）を配置する。この手段（１３）は、半
導体ウェハ（２）の成膜すべき面に対向して配され、例
えば半導体ウェハ（２）の径より小さい径のリング状の
ガス導管（１４）を有し、ガス導管（４）の全周にウェ
ハ（２）周辺部に対して斜め下方から非反応性ガス（１
２）を吹きつける複数のガス吹き出し口（１５）を設け
て構成する。
ウェハ（２）の周辺部に非反応性ガス〈１２）を吹きつ
ける手段（１３）を配置する。この手段（１３）は、半
導体ウェハ（２）の成膜すべき面に対向して配され、例
えば半導体ウェハ（２）の径より小さい径のリング状の
ガス導管（１４）を有し、ガス導管（４）の全周にウェ
ハ（２）周辺部に対して斜め下方から非反応性ガス（１
２）を吹きつける複数のガス吹き出し口（１５）を設け
て構成する。
このＣＶＤ装置（１６）によれば、半導体ウェハ（２）
をハロゲンランプ（６）にて所定温度に加熱すると共に
、反応室（１）内に反応ガス（４）を導入し、半導体ウ
ェハ（２）への成膜中に、手段（１３）から非反応性ガ
ス即ちパージガス（１２）がウェハ周辺部に吹きつけら
れることにより、ウェハ周辺部への反応ガス（４）の供
給が阻まれる。従ってウェハ周辺部での膜の気相成長が
抑制され、ウェハ周辺部への成膜を阻止することができ
る。具体的に反応ガスとしてＷＦｓを２ＳＣＣＭ、 ５
ｉｔｌ、ＣＡ２を２００ＳＣＣＭ導入し、６８０℃。
をハロゲンランプ（６）にて所定温度に加熱すると共に
、反応室（１）内に反応ガス（４）を導入し、半導体ウ
ェハ（２）への成膜中に、手段（１３）から非反応性ガ
ス即ちパージガス（１２）がウェハ周辺部に吹きつけら
れることにより、ウェハ周辺部への反応ガス（４）の供
給が阻まれる。従ってウェハ周辺部での膜の気相成長が
抑制され、ウェハ周辺部への成膜を阻止することができ
る。具体的に反応ガスとしてＷＦｓを２ＳＣＣＭ、 ５
ｉｔｌ、ＣＡ２を２００ＳＣＣＭ導入し、６８０℃。
Ｑ、 １５Ｔｏｒｒの条件でＷＳｉｘ膜を成膜したとこ
ろ、ウェハ周辺部にはＷＳｉｘ膜は形成されず、良好な
結果を得た。パージガス（１２）はＨｅガス１Ｑｃｃを
用いた。
ろ、ウェハ周辺部にはＷＳｉｘ膜は形成されず、良好な
結果を得た。パージガス（１２）はＨｅガス１Ｑｃｃを
用いた。
尚、手段（１３）としては第２図に示すように導管（１
４）に支持ピン（８）を併設して半導体ウェハ（２）の
支持を兼ねるようにしてもよい。このときは従来の支持
ビン機構は省略される。また導管（１４）のガス吹き出
し口（１５〉を１個所としてリング状ガス導管（１４）
を回転させるようにしてもよい。
４）に支持ピン（８）を併設して半導体ウェハ（２）の
支持を兼ねるようにしてもよい。このときは従来の支持
ビン機構は省略される。また導管（１４）のガス吹き出
し口（１５〉を１個所としてリング状ガス導管（１４）
を回転させるようにしてもよい。
第３図は本発明のＣＶＤ装置の他の例を示す。
第１図と対応する部分は同一符号を付して重複説明を省
略するも、本例においては、特に成膜中に半導体ウェハ
（２）の周辺部を強制的に冷却するために、半導体ウェ
ハ（２）の周辺部を保持するホルダー（７）内部に導通
孔（１８）を設け、導通孔（１８）内に冷媒（例えば水
で充分であるが、場合によっては市販窓フロナートを用
いるを可とする） （１９）を通し、ホルダー（７）自
体を冷却手段として構成する。
略するも、本例においては、特に成膜中に半導体ウェハ
（２）の周辺部を強制的に冷却するために、半導体ウェ
ハ（２）の周辺部を保持するホルダー（７）内部に導通
孔（１８）を設け、導通孔（１８）内に冷媒（例えば水
で充分であるが、場合によっては市販窓フロナートを用
いるを可とする） （１９）を通し、ホルダー（７）自
体を冷却手段として構成する。
このＣＶＤ装置（２０）によれば半導体ウェハ（２）を
ハロゲンランプ（６）にて加熱すると共に、反応室（１
）内に反応ガス（４）を導入し、半導体ウェハ（２）へ
の成膜中に、ホルダー（７）内に冷媒（１９）を通して
ホルダー（７）自体を強制的に冷却することにより、こ
れに接触しているウェハ（２）周辺部が強制的に冷却さ
れる。従って、ウェハ（２）周辺部での膜の気相成長が
抑制され、ウェハ周辺部への成膜を阻止することができ
る。一方、半導体ウェハ（２）の他の主要領域は、ウェ
ハ（２）の裏面からハロゲンランプ（６）により加熱さ
れているので、充分成膜する。
ハロゲンランプ（６）にて加熱すると共に、反応室（１
）内に反応ガス（４）を導入し、半導体ウェハ（２）へ
の成膜中に、ホルダー（７）内に冷媒（１９）を通して
ホルダー（７）自体を強制的に冷却することにより、こ
れに接触しているウェハ（２）周辺部が強制的に冷却さ
れる。従って、ウェハ（２）周辺部での膜の気相成長が
抑制され、ウェハ周辺部への成膜を阻止することができ
る。一方、半導体ウェハ（２）の他の主要領域は、ウェ
ハ（２）の裏面からハロゲンランプ（６）により加熱さ
れているので、充分成膜する。
具体的に反応ガスとしてＷＦ６を２ＳＣＣＭ、 ＳｉＨ
，Ｃｊ！２を２００ＳＣＣＭ導入し、６８０℃、 Ｑ、
１５Ｔｏｒｒの条件でＷＳｉｘを成膜したところ、ウェ
ハ周辺部はＷＳｉｘ膜が形成されず、良好な結果を得た
。
，Ｃｊ！２を２００ＳＣＣＭ導入し、６８０℃、 Ｑ、
１５Ｔｏｒｒの条件でＷＳｉｘを成膜したところ、ウェ
ハ周辺部はＷＳｉｘ膜が形成されず、良好な結果を得た
。
尚、半導体ウェハ（２）とホルダー（７）の密着を良く
するために静電チャックを利用したり、或はウェハ（２
）とホルダー（７）の上下関係を逆にし、ウェハ（２）
や支持ピン（８〕、または支持ピン〔８）に付随する自
重を利用することも考えられる。
するために静電チャックを利用したり、或はウェハ（２
）とホルダー（７）の上下関係を逆にし、ウェハ（２）
や支持ピン（８〕、または支持ピン〔８）に付随する自
重を利用することも考えられる。
上述した本ＣＶＤ装置（１６）又は（２０）によれば、
半導体ウェハ（２）への例えばＷＳｉｘ膜の成膜中に、
ウェハ周辺部にパージガス（１２）を吹き付け、或はウ
ェハ周辺部を強制的に冷却することにより、ウェハ周辺
部へのＷＳｉｘ膜の堆積を抑制し、実質的につエバ周辺
部へのＷＳｉｘ膜の形成を阻止することができる。従っ
て、その後の製造工程においてウェハ周辺部からｌ！１
ｓｉｘ膜が剥がれるということはなくなり、製造工程の
信頼性が高まり、半導体デバイスの歩留りを向上するこ
とができる。
半導体ウェハ（２）への例えばＷＳｉｘ膜の成膜中に、
ウェハ周辺部にパージガス（１２）を吹き付け、或はウ
ェハ周辺部を強制的に冷却することにより、ウェハ周辺
部へのＷＳｉｘ膜の堆積を抑制し、実質的につエバ周辺
部へのＷＳｉｘ膜の形成を阻止することができる。従っ
て、その後の製造工程においてウェハ周辺部からｌ！１
ｓｉｘ膜が剥がれるということはなくなり、製造工程の
信頼性が高まり、半導体デバイスの歩留りを向上するこ
とができる。
尚、本発明は第１図の非反応ガス供給手段（１３）と第
３図の冷却手段を組合せることも可能である。
３図の冷却手段を組合せることも可能である。
本発明は、Ｗ膜、ＷＳｉｘ膜等の金属膜、金属シリサイ
ド膜等の形成に用いるメタルＣＶＤ装置に適するもので
ある。
ド膜等の形成に用いるメタルＣＶＤ装置に適するもので
ある。
本発明のＣＶＤ装置によれば、被処理基体への成膜中に
基体周辺に非反応性ガスを吹き付け、或は基体周辺を強
制的に冷却するので、基体周辺部には実質的に成膜しな
いようにすることができる。
基体周辺に非反応性ガスを吹き付け、或は基体周辺を強
制的に冷却するので、基体周辺部には実質的に成膜しな
いようにすることができる。
従って、例えば半導体ウェハに対して金属又は／及び金
属シリサイド膜の成膜に適用した場合、その後の製造工
程でウェハ周辺部での金属膜又は及び金属シリサイド膜
の剥がれの問題は全くなくなり製造工程の信頼性が得ち
れ、ひいては半導体デバイスの歩留りを向上することが
できる。
属シリサイド膜の成膜に適用した場合、その後の製造工
程でウェハ周辺部での金属膜又は及び金属シリサイド膜
の剥がれの問題は全くなくなり製造工程の信頼性が得ち
れ、ひいては半導体デバイスの歩留りを向上することが
できる。
第１図は本発明のＣＶＤ装置の一例を示す構成図、第２
図は本発明の他の例を示す要部の平面図、第３図は本発
明のＣＶＤ装置の他の例を示す構成図、第４図は従来の
ＣＶＤ装置の例を示す構成図である。 （１）は反応室、（２）は半導体ウェハ、（３）は反応
ガス導入部、（５）は排気部、（６）は加熱用ハロゲン
ランプ、（１３）は非反応性ガス供給手段、（１９）は
冷媒である。 代 理 人 松 隈 秀 盛 ７−−−ノ↑、ル升 ＋６−−− ＣＶＤ製置 本発明のｆ！−幹のイ已の４９１８ネを麦狛Σ第２図 第１図 ２Ｏ−ＣＶＯ侵！ 本発明ｃｖｏ＊置ｎ他の例月１構Ａ口 １Ｏ−ＣＶＤ策！ 促釆のｃｖｏ褒置装旗へ凹 第４図
図は本発明の他の例を示す要部の平面図、第３図は本発
明のＣＶＤ装置の他の例を示す構成図、第４図は従来の
ＣＶＤ装置の例を示す構成図である。 （１）は反応室、（２）は半導体ウェハ、（３）は反応
ガス導入部、（５）は排気部、（６）は加熱用ハロゲン
ランプ、（１３）は非反応性ガス供給手段、（１９）は
冷媒である。 代 理 人 松 隈 秀 盛 ７−−−ノ↑、ル升 ＋６−−− ＣＶＤ製置 本発明のｆ！−幹のイ已の４９１８ネを麦狛Σ第２図 第１図 ２Ｏ−ＣＶＯ侵！ 本発明ｃｖｏ＊置ｎ他の例月１構Ａ口 １Ｏ−ＣＶＤ策！ 促釆のｃｖｏ褒置装旗へ凹 第４図
Claims (2)
- １．被処理基体が配される反応室と、該反応室内に反応
ガスを導入する手段と、排気手段と、上記被処理基体を
加熱する手段を備えたＣＶＤ装置において、 上記反応室に上記被処理基体の周辺部に非反応性ガスを
供給する手段を設けて成るＣＶＤ装置。 - ２．被処理基体が配される反応室と、該反応室内に反応
ガスを導入する手段と、排気手段と、上記被処理基体を
加熱する手段を備えたＣＶＤ装置において、 上記反応室に上記被処理基体の周辺部を冷却する冷却手
段を設けて成るＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723089A JP2926755B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法及びｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723089A JP2926755B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法及びｃｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH032375A true JPH032375A (ja) | 1991-01-08 |
| JP2926755B2 JP2926755B2 (ja) | 1999-07-28 |
Family
ID=15193824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13723089A Expired - Lifetime JP2926755B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の製造方法及びｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926755B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087342A1 (ja) | 2009-01-27 | 2010-08-05 | 千住金属工業株式会社 | 自動はんだ付け装置及び搬送装置 |
-
1989
- 1989-05-30 JP JP13723089A patent/JP2926755B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087342A1 (ja) | 2009-01-27 | 2010-08-05 | 千住金属工業株式会社 | 自動はんだ付け装置及び搬送装置 |
| US8186563B2 (en) | 2009-01-27 | 2012-05-29 | Senju Metal Industry Co., Ltd. | Automatic soldering device and carrier device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926755B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362552B2 (ja) | 成膜処理装置 | |
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| JP3590416B2 (ja) | 薄膜形成方法および薄膜形成装置 | |
| EP0638923B1 (en) | Low temperature etching in cold-wall CVD systems | |
| US8623765B2 (en) | Processed object processing apparatus, processed object processing method, pressure control method, processed object transfer method, and transfer apparatus | |
| JPH0642480B2 (ja) | 半導体ウエファの背面を処理する方法 | |
| JPH02237118A (ja) | 有機物の剥離方法 | |
| US6506675B1 (en) | Copper film selective formation method | |
| JPS62214175A (ja) | 減圧ｃｖｄ処理装置のクリーニング法 | |
| JP3326538B2 (ja) | コールドウォール形成膜処理装置 | |
| JPH032375A (ja) | 半導体装置の製造方法及びｃｖｄ装置 | |
| JP3131860B2 (ja) | 成膜処理装置 | |
| JP3449428B2 (ja) | 半導体装置の製造方法 | |
| JP2000133639A5 (ja) | ||
| JPH04345022A (ja) | ブランケットメタルｃｖｄ装置 | |
| JPH07115064A (ja) | 成膜装置及び成膜方法並びに成膜装置の洗浄方法 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| US5342476A (en) | Reduction of polycide residues through helium backside pressure control during dry etching | |
| JP3123494B2 (ja) | 半導体装置及びその製造方法 | |
| JP2884597B2 (ja) | 半導体装置の製造方法 | |
| JPH08115903A (ja) | 半導体装置の製造方法およびプラズマエッチング装置 | |
| JP2607851Y2 (ja) | 枚葉式ドライエッチング装置 | |
| JPS63118068A (ja) | 金属薄膜選択成長方法 | |
| JPH05335227A (ja) | 半導体基板処理装置 | |
| JPS6376443A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |