JPH0323674A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0323674A JPH0323674A JP15877389A JP15877389A JPH0323674A JP H0323674 A JPH0323674 A JP H0323674A JP 15877389 A JP15877389 A JP 15877389A JP 15877389 A JP15877389 A JP 15877389A JP H0323674 A JPH0323674 A JP H0323674A
- Authority
- JP
- Japan
- Prior art keywords
- channel width
- trench
- bottom surfaces
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- WWJZWCUNLNYYAU-UHFFFAOYSA-N temephos Chemical compound C1=CC(OP(=S)(OC)OC)=CC=C1SC1=CC=C(OP(=S)(OC)OC)C=C1 WWJZWCUNLNYYAU-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、MOSQトランジスタの半導体装置に関す
るものである。
るものである。
第3図は従来のMOS型トランジスタにおいて、ゲート
を形成する前の状況を示す斜視図である。
を形成する前の状況を示す斜視図である。
図において,(1》は基板、(2)はソース、ドレイン
、(3)はチャネル長、(4)はチャネル幅である。
、(3)はチャネル長、(4)はチャネル幅である。
次に動作について説明する。
従来のMOS型トランジスタでは、基板(1)上にソー
ス、ドレイン《21を形成するた力、チャネル幅{4}
は、基板(1)上に1次元的に形成される。
ス、ドレイン《21を形成するた力、チャネル幅{4}
は、基板(1)上に1次元的に形成される。
従来nMOs型トランジスタは以上のように構成されて
いるので、MOS型トランジスタを流れる電流値を大き
くするたいには、チャネル幅を長くしなければならず、
トランジスタ1個あたりのサイズが大きくなるという問
題点があった。
いるので、MOS型トランジスタを流れる電流値を大き
くするたいには、チャネル幅を長くしなければならず、
トランジスタ1個あたりのサイズが大きくなるという問
題点があった。
この発明は上記のような問題点を解消するた力になされ
たもので,チャネル幅を深さ方向に形成し、トランジス
タの゛サイズを小さくすることを目的とする。
たもので,チャネル幅を深さ方向に形成し、トランジス
タの゛サイズを小さくすることを目的とする。
この発明に係る半導体装置は、
(υU字形トレンチ上の側面および底面上にMOS型ト
ランジスタを形成するか、あるいは、(21 l数個の
V字形トレンチを形成し、各トレンチの側面および,底
面上にMO S? トランジスタを形成したものである
。
ランジスタを形成するか、あるいは、(21 l数個の
V字形トレンチを形成し、各トレンチの側面および,底
面上にMO S? トランジスタを形成したものである
。
この発明における半導体装置は、
(1)U字形トレンチにおけるMOS型トランジスタで
は,深さ方向にチャネル幅がとられるので、トレンチの
深さをf!1御することにより,チャネル幅を制御でき
る。
は,深さ方向にチャネル幅がとられるので、トレンチの
深さをf!1御することにより,チャネル幅を制御でき
る。
捷だ、{21v字形トレンチにおけるMOS型トランジ
スタでは、V字形トレンチの個数によって、チャネル幅
を制御することができる。
スタでは、V字形トレンチの個数によって、チャネル幅
を制御することができる。
第1図はこの発明の一実施例による半導体装置の斜視図
、第2図はこの発明の他の実施例による半導体装置の斜
視図である。
、第2図はこの発明の他の実施例による半導体装置の斜
視図である。
図において、(1)は基板、(21はソース、ドレイン
、(3)はチャネル長、(4)はチャネル幅である。
、(3)はチャネル長、(4)はチャネル幅である。
次に動作について説明する。
第1図において、基板(1》にU字形トレンチを形成し
、トレンチの側面と底面を使い、ソース、ドレイン(2
1を形成する。この結果、チャネル幅(4》は、上記ト
レンチの側面と底面上を冑たぎとられるので、トレンチ
を深くすることにより、チャネル幅(4)を長くするこ
とができる。
、トレンチの側面と底面を使い、ソース、ドレイン(2
1を形成する。この結果、チャネル幅(4》は、上記ト
レンチの側面と底面上を冑たぎとられるので、トレンチ
を深くすることにより、チャネル幅(4)を長くするこ
とができる。
また、第2図においては、基板(1)に複数個のV字形
トレンチを形成し、トレンチの仰1面と底面を使いソー
ス,ドレイン《2》を形成する。この結集,チャネル幅
(4)は、上記トレンチの側面と底面上をまたぎとられ
るので、V字形トレンチの個数を多くすることにより、
チャネル!jl7i (41を長くすることができる。
トレンチを形成し、トレンチの仰1面と底面を使いソー
ス,ドレイン《2》を形成する。この結集,チャネル幅
(4)は、上記トレンチの側面と底面上をまたぎとられ
るので、V字形トレンチの個数を多くすることにより、
チャネル!jl7i (41を長くすることができる。
尚、上記実施例では、1個のU字形トレンチ,または、
1!!針個のV字形トレンチの場合を示したが,複数個
のU字形トレンチを仲い、1つのMOSWト%ンジスタ
を形成してもよい。
1!!針個のV字形トレンチの場合を示したが,複数個
のU字形トレンチを仲い、1つのMOSWト%ンジスタ
を形成してもよい。
以上のように、この発明によれば、
(1》U字形トレンチを深くすることにより、チャネル
幅を長《できる効果があり,1!R流値を大きくするこ
とができる。また、 (2Iv字形トレンチの個数を多くすることにより、チ
ャネル幅を長くできる効果があり、宿流値を大きくする
ことができる。
幅を長《できる効果があり,1!R流値を大きくするこ
とができる。また、 (2Iv字形トレンチの個数を多くすることにより、チ
ャネル幅を長くできる効果があり、宿流値を大きくする
ことができる。
第l図はこの発明の一実施例による半導体装置において
ゲートを形成する前の状況を示す斜視図、第2図はこの
発明の他の実施例による半導体装置のゲートを形成する
前の状況を示す斜視図、第3図は従来の半導体装W0ゲ
ートを形成する前の状況を示す斜視図である。 図において(13は基板、C21はソース、ドレイン、
(3)はチャネル長,(4)はチャネル幅でみる。 尚,図中、同一符号は、同一部分を示す。 代埋人 大岩増雄 −4;
ゲートを形成する前の状況を示す斜視図、第2図はこの
発明の他の実施例による半導体装置のゲートを形成する
前の状況を示す斜視図、第3図は従来の半導体装W0ゲ
ートを形成する前の状況を示す斜視図である。 図において(13は基板、C21はソース、ドレイン、
(3)はチャネル長,(4)はチャネル幅でみる。 尚,図中、同一符号は、同一部分を示す。 代埋人 大岩増雄 −4;
Claims (1)
- 半導体基板にトレンチを形成し、上記トレンチの側面お
よび底面上に深さ方向にチャネル幅をもつMOS型トラ
ンジスタを形成したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15877389A JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15877389A JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0323674A true JPH0323674A (ja) | 1991-01-31 |
Family
ID=15679027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15877389A Pending JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0323674A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2720191A1 (fr) * | 1994-05-18 | 1995-11-24 | Michel Haond | Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. |
JP2000323712A (ja) * | 1999-04-30 | 2000-11-24 | Intersil Corp | 増加したチャネル幅を有するパワーmos装置及びその製造方法 |
KR20030034789A (ko) * | 2001-10-27 | 2003-05-09 | 정재욱 | 에어공구 구동용 착용형 고압가스 공급기 |
JP2008210994A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | 横型mosfetおよびその製造方法 |
US7547943B2 (en) * | 2004-05-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Non-volatile memory devices that include a selection transistor having a recessed channel and methods of fabricating the same |
WO2010150450A1 (ja) | 2009-06-22 | 2010-12-29 | 新日本製鐵株式会社 | 高強度極細鋼線及びその製造方法 |
JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
-
1989
- 1989-06-21 JP JP15877389A patent/JPH0323674A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2720191A1 (fr) * | 1994-05-18 | 1995-11-24 | Michel Haond | Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. |
JP2000323712A (ja) * | 1999-04-30 | 2000-11-24 | Intersil Corp | 増加したチャネル幅を有するパワーmos装置及びその製造方法 |
KR20030034789A (ko) * | 2001-10-27 | 2003-05-09 | 정재욱 | 에어공구 구동용 착용형 고압가스 공급기 |
US7547943B2 (en) * | 2004-05-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Non-volatile memory devices that include a selection transistor having a recessed channel and methods of fabricating the same |
JP2008210994A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | 横型mosfetおよびその製造方法 |
WO2010150450A1 (ja) | 2009-06-22 | 2010-12-29 | 新日本製鐵株式会社 | 高強度極細鋼線及びその製造方法 |
JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0215546A3 (en) | Chemical-sensitive semiconductor device | |
FR2469003A1 (fr) | Transistors a effet de champ du type mos | |
JPH0323674A (ja) | 半導体装置 | |
IE852964L (en) | Trench transistor | |
KR900017104A (ko) | Mos형 전계효과트랜지스터 | |
KR950011022B1 (ko) | 모스 트랜지스터 구조 및 제조방법 | |
JP3098612B2 (ja) | Mos型半導体装置 | |
KR930018757A (ko) | 화합물 반도체장치 | |
JPH03206667A (ja) | Mosトランジスタ | |
JPS6191964A (ja) | Mos電界効果トランジスタ | |
JPS6384069A (ja) | 半導体装置 | |
JPH055181B2 (ja) | ||
JPS57201080A (en) | Semiconductor device | |
JPS6045069A (ja) | 接合型電界効果トランジスタ | |
JPH04208517A (ja) | 半導体装置 | |
JPH0330307B2 (ja) | ||
JPH02232971A (ja) | 半導体集積回路素子 | |
EP0217171A3 (de) | Sperschicht-Feldeffekttransistor | |
JPS6442168A (en) | Semiconductor device | |
JPH0338878A (ja) | デュアルゲート型絶縁ゲート電界効果トランジスタ | |
JPS57128060A (en) | Semiconductor device | |
JPH03180061A (ja) | 半導体装置 | |
KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JPS63124568A (ja) | 電界効果トランジスタ | |
KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 |