JPH0323674A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0323674A JPH0323674A JP15877389A JP15877389A JPH0323674A JP H0323674 A JPH0323674 A JP H0323674A JP 15877389 A JP15877389 A JP 15877389A JP 15877389 A JP15877389 A JP 15877389A JP H0323674 A JPH0323674 A JP H0323674A
- Authority
- JP
- Japan
- Prior art keywords
- channel width
- trench
- bottom surfaces
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- WWJZWCUNLNYYAU-UHFFFAOYSA-N temephos Chemical compound C1=CC(OP(=S)(OC)OC)=CC=C1SC1=CC=C(OP(=S)(OC)OC)C=C1 WWJZWCUNLNYYAU-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＭＯＳＱトランジスタの半導体装置に関す
るものである。
るものである。
第３図は従来のＭＯＳ型トランジスタにおいて、ゲート
を形成する前の状況を示す斜視図である。
を形成する前の状況を示す斜視図である。
図において，（１》は基板、（２）はソース、ドレイン
、（３）はチャネル長、（４）はチャネル幅である。
、（３）はチャネル長、（４）はチャネル幅である。
次に動作について説明する。
従来のＭＯＳ型トランジスタでは、基板（１）上にソー
ス、ドレイン《２１を形成するた力、チャネル幅｛４｝
は、基板（１）上に１次元的に形成される。
ス、ドレイン《２１を形成するた力、チャネル幅｛４｝
は、基板（１）上に１次元的に形成される。
従来ｎＭＯｓ型トランジスタは以上のように構成されて
いるので、ＭＯＳ型トランジスタを流れる電流値を大き
くするたいには、チャネル幅を長くしなければならず、
トランジスタ１個あたりのサイズが大きくなるという問
題点があった。
いるので、ＭＯＳ型トランジスタを流れる電流値を大き
くするたいには、チャネル幅を長くしなければならず、
トランジスタ１個あたりのサイズが大きくなるという問
題点があった。
この発明は上記のような問題点を解消するた力になされ
たもので，チャネル幅を深さ方向に形成し、トランジス
タの゛サイズを小さくすることを目的とする。
たもので，チャネル幅を深さ方向に形成し、トランジス
タの゛サイズを小さくすることを目的とする。
この発明に係る半導体装置は、
（υＵ字形トレンチ上の側面および底面上にＭＯＳ型ト
ランジスタを形成するか、あるいは、（２１ ｌ数個の
Ｖ字形トレンチを形成し、各トレンチの側面および，底
面上にＭＯ Ｓ？ トランジスタを形成したものである
。
ランジスタを形成するか、あるいは、（２１ ｌ数個の
Ｖ字形トレンチを形成し、各トレンチの側面および，底
面上にＭＯ Ｓ？ トランジスタを形成したものである
。
この発明における半導体装置は、
（１）Ｕ字形トレンチにおけるＭＯＳ型トランジスタで
は，深さ方向にチャネル幅がとられるので、トレンチの
深さをｆ！１御することにより，チャネル幅を制御でき
る。
は，深さ方向にチャネル幅がとられるので、トレンチの
深さをｆ！１御することにより，チャネル幅を制御でき
る。
捷だ、｛２１ｖ字形トレンチにおけるＭＯＳ型トランジ
スタでは、Ｖ字形トレンチの個数によって、チャネル幅
を制御することができる。
スタでは、Ｖ字形トレンチの個数によって、チャネル幅
を制御することができる。
第１図はこの発明の一実施例による半導体装置の斜視図
、第２図はこの発明の他の実施例による半導体装置の斜
視図である。
、第２図はこの発明の他の実施例による半導体装置の斜
視図である。
図において、（１）は基板、（２１はソース、ドレイン
、（３）はチャネル長、（４）はチャネル幅である。
、（３）はチャネル長、（４）はチャネル幅である。
次に動作について説明する。
第１図において、基板（１》にＵ字形トレンチを形成し
、トレンチの側面と底面を使い、ソース、ドレイン（２
１を形成する。この結果、チャネル幅（４》は、上記ト
レンチの側面と底面上を冑たぎとられるので、トレンチ
を深くすることにより、チャネル幅（４）を長くするこ
とができる。
、トレンチの側面と底面を使い、ソース、ドレイン（２
１を形成する。この結果、チャネル幅（４》は、上記ト
レンチの側面と底面上を冑たぎとられるので、トレンチ
を深くすることにより、チャネル幅（４）を長くするこ
とができる。
また、第２図においては、基板（１）に複数個のＶ字形
トレンチを形成し、トレンチの仰１面と底面を使いソー
ス，ドレイン《２》を形成する。この結集，チャネル幅
（４）は、上記トレンチの側面と底面上をまたぎとられ
るので、Ｖ字形トレンチの個数を多くすることにより、
チャネル！ｊｌ７ｉ （４１を長くすることができる。
トレンチを形成し、トレンチの仰１面と底面を使いソー
ス，ドレイン《２》を形成する。この結集，チャネル幅
（４）は、上記トレンチの側面と底面上をまたぎとられ
るので、Ｖ字形トレンチの個数を多くすることにより、
チャネル！ｊｌ７ｉ （４１を長くすることができる。
尚、上記実施例では、１個のＵ字形トレンチ，または、
１！！針個のＶ字形トレンチの場合を示したが，複数個
のＵ字形トレンチを仲い、１つのＭＯＳＷト％ンジスタ
を形成してもよい。
１！！針個のＶ字形トレンチの場合を示したが，複数個
のＵ字形トレンチを仲い、１つのＭＯＳＷト％ンジスタ
を形成してもよい。
以上のように、この発明によれば、
（１》Ｕ字形トレンチを深くすることにより、チャネル
幅を長《できる効果があり，１！Ｒ流値を大きくするこ
とができる。また、 （２Ｉｖ字形トレンチの個数を多くすることにより、チ
ャネル幅を長くできる効果があり、宿流値を大きくする
ことができる。
幅を長《できる効果があり，１！Ｒ流値を大きくするこ
とができる。また、 （２Ｉｖ字形トレンチの個数を多くすることにより、チ
ャネル幅を長くできる効果があり、宿流値を大きくする
ことができる。
第ｌ図はこの発明の一実施例による半導体装置において
ゲートを形成する前の状況を示す斜視図、第２図はこの
発明の他の実施例による半導体装置のゲートを形成する
前の状況を示す斜視図、第３図は従来の半導体装Ｗ０ゲ
ートを形成する前の状況を示す斜視図である。 図において（１３は基板、Ｃ２１はソース、ドレイン、
（３）はチャネル長，（４）はチャネル幅でみる。 尚，図中、同一符号は、同一部分を示す。 代埋人 大岩増雄 −４；
ゲートを形成する前の状況を示す斜視図、第２図はこの
発明の他の実施例による半導体装置のゲートを形成する
前の状況を示す斜視図、第３図は従来の半導体装Ｗ０ゲ
ートを形成する前の状況を示す斜視図である。 図において（１３は基板、Ｃ２１はソース、ドレイン、
（３）はチャネル長，（４）はチャネル幅でみる。 尚，図中、同一符号は、同一部分を示す。 代埋人 大岩増雄 −４；
Claims (1)
- 半導体基板にトレンチを形成し、上記トレンチの側面お
よび底面上に深さ方向にチャネル幅をもつＭＯＳ型トラ
ンジスタを形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15877389A JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15877389A JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0323674A true JPH0323674A (ja) | 1991-01-31 |
Family
ID=15679027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15877389A Pending JPH0323674A (ja) | 1989-06-21 | 1989-06-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323674A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720191A1 (fr) * | 1994-05-18 | 1995-11-24 | Michel Haond | Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. |
| JP2000323712A (ja) * | 1999-04-30 | 2000-11-24 | Intersil Corp | 増加したチャネル幅を有するパワーｍｏｓ装置及びその製造方法 |
| KR20030034789A (ko) * | 2001-10-27 | 2003-05-09 | 정재욱 | 에어공구 구동용 착용형 고압가스 공급기 |
| JP2008210994A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | 横型ｍｏｓｆｅｔおよびその製造方法 |
| US7547943B2 (en) * | 2004-05-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Non-volatile memory devices that include a selection transistor having a recessed channel and methods of fabricating the same |
| WO2010150450A1 (ja) | 2009-06-22 | 2010-12-29 | 新日本製鐵株式会社 | 高強度極細鋼線及びその製造方法 |
| JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
-
1989
- 1989-06-21 JP JP15877389A patent/JPH0323674A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720191A1 (fr) * | 1994-05-18 | 1995-11-24 | Michel Haond | Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. |
| JP2000323712A (ja) * | 1999-04-30 | 2000-11-24 | Intersil Corp | 増加したチャネル幅を有するパワーｍｏｓ装置及びその製造方法 |
| KR20030034789A (ko) * | 2001-10-27 | 2003-05-09 | 정재욱 | 에어공구 구동용 착용형 고압가스 공급기 |
| US7547943B2 (en) * | 2004-05-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Non-volatile memory devices that include a selection transistor having a recessed channel and methods of fabricating the same |
| JP2008210994A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | 横型ｍｏｓｆｅｔおよびその製造方法 |
| WO2010150450A1 (ja) | 2009-06-22 | 2010-12-29 | 新日本製鐵株式会社 | 高強度極細鋼線及びその製造方法 |
| JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0215546A3 (en) | Chemical-sensitive semiconductor device | |
| FR2469003A1 (fr) | Transistors a effet de champ du type mos | |
| JPH0323674A (ja) | 半導体装置 | |
| IE852964L (en) | Trench transistor | |
| KR900017104A (ko) | Mos형 전계효과트랜지스터 | |
| FR2408914A1 (fr) | Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication | |
| KR950011022B1 (ko) | 모스 트랜지스터 구조 및 제조방법 | |
| JP3098612B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| KR930018757A (ko) | 화합물 반도체장치 | |
| JPH03206667A (ja) | Ｍｏｓトランジスタ | |
| JPS6191964A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS6384069A (ja) | 半導体装置 | |
| JPH055181B2 (ja) | ||
| JPS57201080A (en) | Semiconductor device | |
| JPS6045069A (ja) | 接合型電界効果トランジスタ | |
| JPH04208517A (ja) | 半導体装置 | |
| JPH0330307B2 (ja) | ||
| JPH02232971A (ja) | 半導体集積回路素子 | |
| JPS6442168A (en) | Semiconductor device | |
| JPH0338878A (ja) | デュアルゲート型絶縁ゲート電界効果トランジスタ | |
| JPS6468973A (en) | Semiconductor memory device and manufacture thereof | |
| JPS6466966A (en) | Insulated gate field effect transistor | |
| KR930020735A (ko) | 듀얼게이트전계효과형 반도체장치 | |
| JPS57128060A (en) | Semiconductor device |