JP3098612B2 - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JP3098612B2 JP3098612B2 JP04136944A JP13694492A JP3098612B2 JP 3098612 B2 JP3098612 B2 JP 3098612B2 JP 04136944 A JP04136944 A JP 04136944A JP 13694492 A JP13694492 A JP 13694492A JP 3098612 B2 JP3098612 B2 JP 3098612B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor device
- source
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
に関するものである。
図5を参照しながら説明する。図4は従来のMOS型半
導体装置の斜断面図、図5はその平面図である。図4お
よび図5において、1はN型拡散領域、2はP型拡散領
域、3はN型のドレイン領域、4はドレインオフセット
領域、5はポリシリコンゲート、6はP型半導体基板、
7はN型拡散領域1とP型拡散領域2が交互に設けられ
た帯状のソース領域である。
チャネルMOSFETであり、P型半導体基板6に帯状
にポリシリコンゲート5を配し、その両側に帯状のソー
ス領域7と帯状のドレイン領域3を設けたものである。
そして、ソース領域7として、アバランシェ耐量を向上
させるために、N型拡散領域1とP型拡散領域2を帯状
方向Aに交互に設けている。また、ポリシリコンゲート
5の長さLは、帯状方向Aのどの位置においても同じ長
さになっている。
うに構成された従来の半導体装置では、ゲートにON
(オン)信号が入力されポリシリコンゲート5の下部に
チャネルが形成されても、ドレイン−ソース間を流れる
電流は図5の経路Xのようにしか流れない。ドレインオ
フセット領域4からN型拡散領域1の方向にのみ流れ、
P型拡散領域2の方向には流れないのである。すなわ
ち、ソース領域7付近でドレイン−ソース間電流が流れ
る経路が狭くなっていたのである。このため、ソース領
域をすべてN型拡散領域で構成した場合に比べて、単位
面積あたりのON抵抗(チャネル抵抗)が大きくなると
いう問題があった。
バランシェ耐量レベルを下げることなく単位面積あたり
のON抵抗(チャネル抵抗)を低減することができるM
OS型半導体装置を提供することである。
にこの発明のMOS型半導体装置は、ゲートのソース領
域側の側面を交互に凹凸面にし、凹面に対向する下部に
ソース領域の第1導電型の拡散領域を配置し、凸面に対
向する下部にソース領域の第2導電型の拡散領域を配置
したことを特徴とする。
ベルを向上させるために、ソース領域として第1導電型
の拡散領域と第2導電型の拡散領域を交互に帯状に形成
している。さらに、ゲートのソース領域側の側面を交互
に凹凸面にし、凹面に対向する下部にソース領域の第1
導電型の拡散領域を配置し、凸面に対向する下部にソー
ス領域の第2導電型の拡散領域を配置したことにより、
ゲートにON(オン)信号を印加した時に、ドレイン−
ソース間だけでなく、ゲートの凸部の下の隣合う第1導
電型の拡散領域に挟まれた領域にもチャネルが形成され
る。そのため、第1導電型のドレイン領域からの電流
は、第1導電型の拡散領域へ直接流れ込む以外に、隣合
う第1導電型の拡散領域に挟まれた領域に形成されたチ
ャネルを経由して第1導電型の拡散領域へ流れ込むよう
にもなる。したがってソース領域付近におけるドレイン
−ソース間電流の電流経路が広げられ、単位面積あたり
のON抵抗(チャネル抵抗)を低減することができる。
る。図1はこの発明の一実施例のMOS型半導体装置の
斜断面図、図2はその平面図、図3は図1のT−T’線
における断面図である。図1,図2,図3において、3
はN型(第1導電型)のドレイン領域、4はドレインオ
フセット領域、6はP型(第2導電型)半導体基板であ
り、これらは従来例と同じ構成である。また、10はN
型拡散領域(第1導電型の拡散領域)8とP型拡散領域
(第2導電型の拡散領域)9とを交互に設けた帯状のソ
ース領域、11はポリシリコンゲートである。
うに、アバランシェ耐量を向上させるために、ソース領
域10としてN型拡散領域8とP型拡散領域9を交互に
帯状に形成した横型NチャネルMOSFETである。こ
のMOS型半導体装置の特徴は、ポリシリコンゲート1
1のソース領域10側の側面を交互に凹凸面にし、凹面
に対向する下部にソース領域10のN型拡散領域8を配
置し、凸面に対向する下部にソース領域10のP型拡散
領域9を配置したことである。なお、ポリシリコンゲー
ト11の突出部分の長さは、アバランシェ耐量への影響
が無いように短くしている。
号が印加されると、図3に示すようにポリシリコンゲー
ト11の下部のソース−ドレイン間にチャネルaが形成
される。このとき、N型拡散領域8どうしの間のポリシ
リコンゲート11の下部にもチャネルbが形成される。
このため、図2に示すように、ドレインオフセット領域
4からは、直接N型拡散領域8に流れ込む経路Yのよう
な電流以外に、チャネルbに流れ込みチャネルbを通っ
てN型拡散領域8に流れる経路Zのような電流も流れ
る。これはドレイン−ソース間電流の流れる経路を広げ
ることになり、その結果、単位面積あたりのON抵抗
(チャネル抵抗)を低減することができる。
コンゲート11のP型拡散領域9に面する部分をソース
領域10方向に突出させることにより、ドレイン−ソー
ス間電流の経路を広げることができ、結果として、アバ
ランシェ耐量レベルを下げることなく単位面積あたりの
ON抵抗(チャネル抵抗)を低減することができる。な
お、この実施例ではNチャネルMOS型半導体装置につ
いて説明したが、PチャネルMOS型半導体装置ついて
も同様のことが言える。
ランシェ耐量レベルを向上させるために、ソース領域と
して第1導電型の拡散領域と第2導電型の拡散領域を交
互に帯状に形成している。さらに、ゲートのソース領域
側の側面を交互に凹凸面にし、凹面に対向する下部にソ
ース領域の第1導電型の拡散領域を配置し、凸面に対向
する下部にソース領域の第2導電型の拡散領域を配置し
たことにより、ゲートにON(オン)信号を印加した時
に、ドレイン−ソース間だけでなく、ゲートの凸部の下
の隣合う第1導電型の拡散領域に挟まれた領域にもチャ
ネルが形成される。そのため、第1導電型のドレイン領
域からの電流は、第1導電型の拡散領域へ直接流れ込む
以外に、隣合う第1導電型の拡散領域に挟まれた領域に
形成されたチャネルを経由して第1導電型の拡散領域へ
流れ込むようにもなる。したがってソース領域付近にお
けるドレイン−ソース間電流の電流経路が広げられ、単
位面積あたりのON抵抗(チャネル抵抗)を低減するこ
とができる。
断面図。
面図。
Claims (1)
- 【請求項1】 半導体基板表面に帯状に形成した第1導
電型のドレイン領域と、前記半導体基板表面に第1導電
型の拡散領域と第2導電型の拡散領域を交互に帯状に形
成したソース領域と、前記半導体基板上に絶縁膜を介し
て前記ドレイン領域とソース領域の間に帯状に形成した
ゲートとを備えたMOS型半導体装置であって、 前記ゲートのソース領域側の側面を交互に凹凸面にし、
前記凹面に対向する下部に前記ソース領域の第1導電型
の拡散領域を配置し、前記凸面に対向する下部に前記ソ
ース領域の第2導電型の拡散領域を配置したことを特徴
とするMOS型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04136944A JP3098612B2 (ja) | 1992-05-28 | 1992-05-28 | Mos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04136944A JP3098612B2 (ja) | 1992-05-28 | 1992-05-28 | Mos型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05335563A JPH05335563A (ja) | 1993-12-17 |
JP3098612B2 true JP3098612B2 (ja) | 2000-10-16 |
Family
ID=15187180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04136944A Expired - Fee Related JP3098612B2 (ja) | 1992-05-28 | 1992-05-28 | Mos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3098612B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5133510B2 (ja) * | 2005-08-24 | 2013-01-30 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
WO2012120802A1 (ja) * | 2011-03-09 | 2012-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101865840B1 (ko) | 2011-08-10 | 2018-06-08 | 삼성전자주식회사 | 반도체 소자 |
US9059001B2 (en) * | 2011-12-16 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with biased feature |
JP5920407B2 (ja) | 2013-07-16 | 2016-05-18 | 株式会社デンソー | 半導体装置 |
-
1992
- 1992-05-28 JP JP04136944A patent/JP3098612B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05335563A (ja) | 1993-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1542270A4 (en) | VERTICAL JUNCTION FIELD EFFECT TRANSISTOR (JFET) AND METHOD FOR MANUFACTURING THE SAME | |
JPS59193066A (ja) | Mos型半導体装置 | |
JPH03157974A (ja) | 縦型電界効果トランジスタ | |
FR2396412A1 (ja) | ||
KR980006525A (ko) | 반도체장치 반도체 집적 장치 및 반도체 장치의 제조방법 | |
WO1998049732A3 (en) | Lateral mos transistor device | |
JP3098612B2 (ja) | Mos型半導体装置 | |
JP2599493B2 (ja) | 半導体装置 | |
KR960032771A (ko) | 접합 전계 효과 트랜지스터를 갖는 반도체 장치 | |
US6841837B2 (en) | Semiconductor device | |
JP3349029B2 (ja) | 半導体装置 | |
KR970067909A (ko) | 박막 반도체 장치 | |
JP2003037263A (ja) | 横タイプmosトランジスタ | |
JPH0435069A (ja) | 電界効果半導体装置 | |
JPH07297409A (ja) | 電界効果型半導体装置 | |
JP2608976B2 (ja) | 半導体装置 | |
JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
JP3124325B2 (ja) | 半導体装置 | |
KR980006276A (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
JPH04181778A (ja) | 電界効果型半導体装置 | |
JP2540754B2 (ja) | 高耐圧トランジスタ | |
JPS6258683A (ja) | 電界効果トランジスタ | |
JPS6255303B2 (ja) | ||
JP2973450B2 (ja) | 半導体装置 | |
JPS62264654A (ja) | 二重拡散形相補型mosfet集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |