KR970067909A - 박막 반도체 장치 - Google Patents

박막 반도체 장치 Download PDF

Info

Publication number
KR970067909A
KR970067909A KR1019960061567A KR19960061567A KR970067909A KR 970067909 A KR970067909 A KR 970067909A KR 1019960061567 A KR1019960061567 A KR 1019960061567A KR 19960061567 A KR19960061567 A KR 19960061567A KR 970067909 A KR970067909 A KR 970067909A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
thin film
source
drain
Prior art date
Application number
KR1019960061567A
Other languages
English (en)
Other versions
KR100305666B1 (ko
Inventor
순페이 야마자끼
쥰 고야마
야스히코 다케무라
Original Assignee
순페이 야마자끼
한도타이 에네루기 겐큐쇼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP08101496A external-priority patent/JP3522440B2/ja
Priority claimed from JP08315096A external-priority patent/JP3522442B2/ja
Application filed by 순페이 야마자끼, 한도타이 에네루기 겐큐쇼 주식회사 filed Critical 순페이 야마자끼
Publication of KR970067909A publication Critical patent/KR970067909A/ko
Application granted granted Critical
Publication of KR100305666B1 publication Critical patent/KR100305666B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 반도체 장치는 박막 반도체, 게이트(gate)절연막, 및 게이트 전극을 포함한다. 상기 박막 반도체는 소스 전극/배선에 연결된 제1 전도성 종류의 소스(source)영역, 드레인 전극/배선에 연결된 상기 제1 전도성의 드레인(drain)영역, 진성이거나 상기 제1 전도성에 반대되는 전도성 종류를 갖고 상기 소스 영역과 드레인 영역 사이에 위치하는 베이스(base)영역, 및 상기 제1 전도성 종류를 갖고 상기 베이스 영역에 의해 상기 소스 영역 및 드레인 영역으로부터 분할된 부동섬(floating island)영역을 포함한다. 상기 게이트 전극은 상기 게이트 절연막을 통해 베이스 영역의 위나 아래에 제공된다. 이러한 구조에 따라 박막 반도체 장치의 ON/OFF비가 증가될 수 있다.

Description

박막 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 제1실시예의 반도체 장치를 도시한 개념도.

Claims (29)

  1. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포함하는 박막 반도체 장치에 있어서 제1 외부 엣지 및 제2 외부 엣지를 포함하는 폐쇄 라인에 의해 분리된 섬-모양의 형태; 소스 전극/배선이 접속된 제1전도형을 갖는 소스 영역; 드레인 전극/배선이 접속된 제1 전도형을 갖는 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 베이스 영역; 상기 제1 전도형을 갖고, 상기 베이스 영역 및 상기 제1 외부 엣지에 의해 둘러싸인 제1 부동 섬영역과; 상기 제1 전도형을 갖고 상기 베이스 영역 및 상기 제2 외부 엣지에 의해 둘러싸인 제2 부동 섬영역을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 상기 제 1 및 제2 외부 엣지 각각은 상기 소스 영역을 상기 드레인 영역에 라인 또는 커브 접속에 의해 정의되는 것을 특징으로 하는 박막 반도체 장치.
  2. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 분리적으로형성된 섬-모양의 형태; 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 단지 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리는 상기 베이스 영역 및 상기 부동 섬영역을 통해서 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리보다 큰 것을 특징으로 하는 박막 반도체 장치.
  3. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 분리적으로 형성된 섬-모양의 형태; 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역으로부터 상기 드레인 영역 사이에 배치된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되는 것을 특징으로 하는 박막 반도체 장치.
  4. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 분리적으로형성된 섬-모양의 형태; 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖는 단지 하나의 베이스 영역; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되는 것을 특징으로 하는 박막 반도체 장치.
  5. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 분리적으로 형성된 섬-모양의 형태; 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역역으로부터 상기 드레인 영역과 연속으로 형성된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 단지 상기 베이스 영역을 통해 상기소스 영역에서 상기 드레인 영역까지의 최소 거리는 상기 베이스 영역의 면적을 분할하여 얻은 값은 상기 소스 영역 및 상기 드레인 영역을 제외하고 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리로 상기 박막 반도체의 면적을 분할하여 얻어진 값보다 작은 것을 특징으로 하는 박막 반도체 장치.7
  6. 제3항에 있어서 상기 소스 영역에서 상기 드레인 영역까지 상기 베이스 영역 상에 안내하는 경로의 평균 폭은 상기 소스 영역에서 상기 드레인 영역까지 상기 박막 반도체 상에 안내하는 경로의 평균폭 보다 짧은 것을 특징으로 하는 박막 반도체 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서 상기 부동 섬영역은 상기 제1 전도형을 일으키는 불순물을 확산시켜 형성되는 것을 특징으로 하는 박막 반도체 장치.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서 상기 박막 반도체는 제1 주표면 및 제2 주표면을 포함하고, 상기 부동 섬영역은 상기 제1 주표면에 포함된 표면 및 제2 주표면에 포함된 표면을 갖는 것을 특징으로 하는 박막 반도체 장치.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서 상기 베이스 영역은 상기 박막 반도체 상부 및 하부의 상기 게이트 전극의 형태와 동일한 형태를 갖는 것을 특징으로 하는 박막 반도체 장치.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 소스 영역, 상기 드레인 영역 및 상기 부동 섬영역은 마스크로서 상기 게이트 전극을 이용하여 셀프-얼라인먼트 불순물 도핑 방법에 의해 형성되는 것을 특징으로 하는 박막 반도체 장치.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서 상기 부동 섬영역과 상기 베이스 영역 사이의 한 경계부에 배치된 영역을 더 포함하고 상기 제1 전도형을 가지며 상기 부동 섬영역보다 낮은 농도를 갖는 불순물을 포함하는 것을 특징으로 하는 박막 반도체 장치.
  12. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 베이스 영역; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역과; 상기 부동 섬영역 중 최소한 하나의 섬영역의 상부 또는 하부에 형성된 오버랩 게이트 전극을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 상기 소스 영역, 상기 드레인 영역 및, 상기 부동 섬영역은 마스크로서 상기 게이트 전극을 샤용하는 불순물의 확산에 의해 형성되고 단지 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소거리는 상기 베이스 영역 및 상기 부동 섬영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리보다 큰 것을 특징으로 하는 박막 반도체 장치.
  13. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포함하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역으로부터 상기 드레인 영역과 연속으로 형성된 베이스 영역과; 상기 제 1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드 레인 영역으로부터 분리된 부동 섬영역과; 상기 부동 섬영역 중 최소한 하나의 섬영역의 상부 또는 하부에 형성된 오버랩 게이트 전극을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 상기 소스 영역, 상기 드레인 영역 및, 상기 부동 섬영역은 마스크로서 상기 게이트 전극을 이용하는 불순물의 확산에 의해 형성되는 것을 특징으로 하는 박막 반도체 장치.
  14. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포함하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖는 단지 한 베이스 영역; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역과; 상기 부동 섬영역 중 최소한 하나의 섬영역의 상부 또는 하부에 형성된 오버랩 게이트 전극을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고, 상기 소스 영역, 상기 드레인 영역 및, 상기 부동 섬영역은 마스크로서 상기 게이트 전극을 샤용하는 불순물의 확산에 의해 형성되는 것을 특징으로 하는 박막 반도체 장치.
  15. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포함하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역으로부터 상기 드레인 영역과 연속으로 형성된 베이스 영역; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역과; 상기 부동 섬영역 중 최소한 하나의 섬영역의 상부 또는 하부에 형성된 오버랩 게이트 전극을 포함하고, 상기 게이트 전극은 상기 게이트 절연막을 통해 상기 베이스 영역 상부 또는 하부에 제공되고,
    상기 소스 영역, 상기 드레인 영역 및, 상기 부동 섬영역은 마스크로서 상기 게이트 전극을 이용하여 불순물의 확산에 의해 형성되고 단지 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리로 상기 베이스 영역의 면적을 분할하여 얻은 값은 상기 소스 영역 및 상기 드레인 영역을 제외하고, 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리로 상기 박막 반도체의 면적을 분할하여 얻어진 값보다 작은 것을 특징으로 하는 박막 반도체 장치.
  16. 제13항에 있어서 상기 소스 영역에서 상기 드레인 영역까지 상기 베이스 영역 상에 안내하는 경로의 평균 폭은 상기 소스 영역에서 상기 드레인 영역까지 상기 박막 반도체 상에 안내하는 경로의 평균폭 보다 짧은 것을 특징으로 하는 박막 반도체 장치.
  17. 제12항 내지 제15항 중 어느 한 항에 있어서 상기 부동 섬영역과 상기 베이스 영역 사이의 한 경계부에 배치된 영역을 더 포함하고 상기 제1 전도형을 가지며 상기 부동 섬영역보다 낮은 농도를 갖는 불순물을 포함하는 것을 특징으로 하는 박막 반도체 장치.
  18. 제12항 내지 제15항 중 어느 한 항에 있어서 상기 오버랩 게이트 전극에 순방향 바이어스 전압이 인가되는 것을 특징으로 하는 박막 반도체 장치.
  19. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고;상기 게이트 전극은 상기 케이트 절연막을 통해 베이스 영역상부 또는 하부에 제공되고; 상기 베이스 영역은 상기 게이트 전극과 오버랩 핑하지 않는 최소한 차단 영역을 포함하고; 단지 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소거리는 상기 베이스 영역 및 상기 부동 섬영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리보다 크고; 단자 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지 안내하는 경로는 상기 차단 영역을 통해 항상 통과하는 것을 특징으로 하는 박막 반도체 장치.
  20. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역과 상기 드레인 영역 사이에 배치된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고;상기 게이트 전극은 상기 게이트 절연막을 통해 상기 박막 반도체의 상부 또는 하부에 제공되고; 상기 베이스 영역은 상기 게이트 전극과 오버랩 핑하지 않는 최소한 한 차단 영역을 포함하고; 단자 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지 안내하는 경로는 상기 차단 영역을 통해 항상 통과하는 것을 특징으로 하는 박막 반도체 장치.
  21. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖는 단지 한 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고;상기 게이트 전극은 상기 게이트 절연막을 통해 상기 박막 반도체의 상부 또는 하부에 제공되고; 상기 베이스 영역은 상기 게이트 전극과 오버랩 핑하지 않는 최소한 한 차단 영역을 포함하고; 단자 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지 안내하는 경로는 상기 차단 영역을 통해 항상 통과하는 것을 특징으로 하는 박막 반도체 장치.
  22. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖고, 상기 소스 영역으로부터 상기 드레인 영역과 연속으로 형성된 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고;상기 게이트 전극은 상기 게이트 절연막을 통해 상기 박막 반도체의 상부 또는 하부에 제공되고; 상기 베이스 영역은 상기 게이트 전극과 오버랩 핑하지 않는 최소한 한 차단 영역을 포함하고; 단자 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지의 최소 거리로 상기 베이스 영역의 면적을 분할하여 얻은 값은 상기 소스 영역 및 드레인 영역을 제외하고 상기 소스 영역에서 드레인 영역까지의 최소 거리로 상기 박막 반도체의 면적을 분할하여 얻은 값보다 작고; 단자 상기 베이스 영역을 통해 상기 소스 영역에서 상기 드레인 영역까지 안내하는 경로는 상기 차단 영역을 통해 항상 통과하는 것을 특징으로 하는 박막 반도체 장치.
  23. 최소한 박막 반도체, 게이트 절연막 및 게이트 전극을 포하하는 박막 반도체 장치에 있어서 제1전도형을 가지며 소스 전극/배선이 접속된 소스 영역; 제1 전도형을 가지며 드레인 전극/배선이 접속된 드레인 영역; 진성 또는 상기 제1 전도형과 반대되는 전도형을 갖는 단지 한 베이스 영역과; 상기 제1 전도형을 갖고, 상기 베이스 영역에 의해 상기 소스 영역 및 상기 드레인 영역으로부터 분리된 부동 섬영역을 포함하고;상기 게이트 전극은 상기 게이트 절연막을 통해 상기 박막 반도체의 상부 또는 하부에 제공되고; 상기 베이스 영역은 상기 게이트 전극과 오버랩핑하지 않는 최소한 한 차단 영역을 포함하고; 상기 차단 영역은 상기 베이스 영역을 분할하기 위해 제공되는 것을 특징으로 하는 박막 반도체 장치.
  24. 제20항에 있어서 상기 소스 영역에서 상기 드레인 영역까지 상기 베이스 영역 상에 안내하는 경로의 평균 폭은 상기 소스 영역에서 상기 드레인 영역까지 상기 박막 반도체 상에 안내하는 경로의 평균폭 보다 짧은 것을 특징으로 하는 박막 반도체 장치.
  25. 제19항 내지 제23항 중 어느 한 항에 있어서 상기 부동 섬영역은 상기 제1 전도형을 일으키는 불순물을 확산시켜 형성되는 것을 특징으로 하는 박막 반도체 장치.
  26. 제19항 내지 제23항 중 어느 한 항에 있어서 상기 박막 반도체는 제1 주표면 및 제2 주표면을 포함하고, 상기 부동 섬영역은 상기 제1 주표면에 포함된 표면 및 제2 주표면에 포함된 표면을 갖는 것을 특징으로 하는 박막 반도체 장치.
  27. 제19항 내지 제23항 중 어느 한 항에 있어서 상기 차단 영역을 제외한 상기 베이스 영역은 상기 박막 반도체 상부 및 하부의 상기 게이트 전극의 형태와 동일한 형태를 갖는 것을 특징으로 하는 박막 반도체 장치.
  28. 제19항 내지 제23항 중 어느 한 항에 있어서 상기 소스 영역, 상기 드레인 영역 및 상기 부동 섬영역은 셀프-얼라인먼트 불순물 도핑 방법에 의해 형성되는 것을 특징으로 하는 박막 반도체 장치.
  29. 제19항 내지 제23항 중 어느 한 항에 있어서 상기 부동 섬영역과 상기 베이스 영역 사이의 한 경계부에 배치된 영역을 더 포함하고 상기 제1 전도형을 가지며 상기 부동 섬영역보다 낮은 농도를 갖는 불순물을 포함하는 것을 특징으로 하는 박막 반도체 장치.
KR1019960061567A 1995-12-04 1996-12-04 박막 반도체 장치 KR100305666B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP95344496 1995-12-04
JP95-344496 1995-12-04
JP34449695A JP3522433B2 (ja) 1995-12-04 1995-12-04 薄膜半導体装置
JP96-81014 1996-03-08
JP08101496A JP3522440B2 (ja) 1996-03-08 1996-03-08 薄膜半導体装置
JP96-83150 1996-03-11
JP08315096A JP3522442B2 (ja) 1996-03-11 1996-03-11 薄膜半導体装置
JP9683150 1996-03-11

Publications (2)

Publication Number Publication Date
KR970067909A true KR970067909A (ko) 1997-10-13
KR100305666B1 KR100305666B1 (ko) 2001-12-17

Family

ID=18369725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061567A KR100305666B1 (ko) 1995-12-04 1996-12-04 박막 반도체 장치

Country Status (2)

Country Link
JP (1) JP3522433B2 (ko)
KR (1) KR100305666B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP4801329B2 (ja) * 2003-06-18 2011-10-26 株式会社半導体エネルギー研究所 発光装置
JP4675584B2 (ja) * 2003-06-30 2011-04-27 株式会社半導体エネルギー研究所 発光装置の駆動方法
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
TWI567736B (zh) * 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路

Also Published As

Publication number Publication date
KR100305666B1 (ko) 2001-12-17
JP3522433B2 (ja) 2004-04-26
JPH09162414A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR920010957A (ko) 박막 반도체 장치
KR900019265A (ko) 트랜치 게이트 mos fet
KR950012753A (ko) 박막형 반도체장치 및 그 제작방법
KR960039436A (ko) 박막트랜지스터 및 그것을 사용한 액정표시장치
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR900015353A (ko) 반도체장치
KR950034764A (ko) 변조 도핑 전계 효과 트랜지스터 및 그 제조 방법
KR970067909A (ko) 박막 반도체 장치
KR920018976A (ko) 수평 절연 게이트 반도체 장치
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
DE69112713D1 (de) Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.
KR910020740A (ko) 반도체기억장치
KR900017104A (ko) Mos형 전계효과트랜지스터
KR910010731A (ko) 반도체장치 및 그 제조방법
KR870004529A (ko) 반도체 기억장치
KR950015793A (ko) 반도체집적회로장치 및 그 제조방법
JPS55130171A (en) Mos field effect transistor
JPS6123669B2 (ko)
JP2608976B2 (ja) 半導体装置
KR930001502A (ko) 박막 트랜지스터와 이것을 제조하기위한 방법
KR920022563A (ko) 반도체 장치 및 그 제조방법
JPS57192069A (en) Insulated gate field effect semiconductor device
DE68929359D1 (de) Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee