KR950015793A - 반도체집적회로장치 및 그 제조방법 - Google Patents

반도체집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR950015793A
KR950015793A KR1019940029586A KR19940029586A KR950015793A KR 950015793 A KR950015793 A KR 950015793A KR 1019940029586 A KR1019940029586 A KR 1019940029586A KR 19940029586 A KR19940029586 A KR 19940029586A KR 950015793 A KR950015793 A KR 950015793A
Authority
KR
South Korea
Prior art keywords
gate electrode
misfet
region
driving
gate
Prior art date
Application number
KR1019940029586A
Other languages
English (en)
Inventor
가즈노리 오노자와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950015793A publication Critical patent/KR950015793A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체집적회로장치에 관한 것으로써, 메모리셀구조나 제조공정을 복잡하게 하는 일없이, 정보의 유지를 불안정하게 하는 일없이 소프트 에러내성의 향상을 도모하기 위해, SRAM에 있어서 메모리셀이 형성되는 활성영역의 끝부근방에서 구동용 M1SFET의 소오스영역, 드레인영역중 적어도 한쪽을 구동용 M1SFET의 소오스영역, 드레인영역으로 하고, 이 오프세트구조는 활성영역의 끝부근방을 덮는 마스크를 사용한 불순물도입으로 형성한다. 구동용 MISFET의 게이트전극의 한쪽끝부에 있어서 구동용 M1SFET의 게이트길이를 메모리셀 또는 주변회로를 구성하는 MISFET중 최소의 게이트길이를 갖는 M1SFET의 게이트길이의 대략 2배이상으로 한다. 구동용MISFET의 게이트전극의 한쪽끝에서 구동용 MISFET의 게이트전극과 전송용 MISFET의 게이트전극 (워드선)의 스페이스를 적어도 2방향예서 대략 동일하게 하고, 구동용 MISFET의 게이트전극과 인접하는 메모리셀의 구동용 MISFET의 게이트전극의 스페이스를 구동용 MISFET의 게이트전극과 전송용 MISFET의 게이트전극 (워드선)의 스페이스와 대략 동일하게 한다. 이러한 반도체집적회로장치와 방법을 이용하는 것에 의해, 메모리셀구조나 제조공정을 복잡하게 하는 일없이, 정보의 유지를 불안정하게 하는 일없이 소프트에러내성의 향상이 도모된다.

Description

반도체집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 본 발명의 1실시예인 SRAM의 메모리셀을 도시한 평면도,
제2도는 제1도의 A-A'선 단면도,
제3도는 제1도의 B-B'선 단면도,
제4도는 제1도의 B'-B"선 단면도.

Claims (12)

  1. 주면을 갖는 반도체기판 및 구동용 M1SFET를 각각 갖는 스테이틱랜덤액세스메모리의 메로리셀을 포함하며, 상기 구동용 MISFET는 상기 주면상의 게이트절연막, 상기 게이트절연막상의 게이트전극 및 상기 반도체기판내의 채널형성영역, 소오스영역과 드레인영역을 갖고, 상기 채널형성영역은 상기 게이트전극의 하부에 형성되고, 상기 소오스영역, 상기 채널형성영역, 상기 드레인영역이 제1의 방향과 수직인 제2의 방향으로 실질적으로 배열되도록 상기 게이트 전극은 상기 제1의 방향으로 실질적으로 연장하고, 상기 주면을 평면에서 보았을때, 상기 소오스영역과 상기 드레인 영역중 상기 하나는 상기 소오스영역과 상기 드레인영역중 하나의 상기 제1의 방향에 있어서의 끝부에서, 상기 게이트전극으로부터 상기 제2의 방향으로 떨어져 있는 반도체장치.
  2. 제1항에 있어서, 상기 소오스영역과 상기 드레인영역중의 상기 하나는 상기 제1의 방향으로 상기 끝부에서 떨어져 있는 상기 소오스영역과 상기 드레인영역중의 상기 하나의 부분에서 상기 게이트전극의 하부로 연장하는 반도체장치.
  3. 제2항에 있어서, 상기 구동용 M1SFET의 상기 소오스영역, 채널형성영역과 상기 드레인영역은 상기 게이트 절연막보다 두꺼운 막두께를 갖는 필드 절연막으로 규정되고, 상기 소오스영역과 상기 드레인영역중의 상기 하나는 상기 제1의 방향으로 상기 필드절연막과 가까운 부분인 반도체장치.
  4. 제2항에 있어서, 상기 메모리셀은 상기 제1의 방향과 제2의 방향으로 배열되고, 상기 제1의 방향으로 인접하는 2개의 메모리셀은 상기 인접하는 2개의 메모리셀사이의 상기 제2의 방향으로 연장하는 가상선에 대해 대칭으로 형성되는 반도체장치.
  5. 주면을 갖는 반도체기판 및 상기 주면상의 게이트절연막, 상기 게이트절연막상의 게이트전극및 상기 반도체기판내의 채널형성영역, 소오스영역과 드레인영역을 갖는 MISFET를 포함하며, 상기 채널형성영역은 상기 게이트절연막의 하부에 형성되고, 상기 소오스영역. 상기 채널형성영역과 상기 드레인영역이 제1의 방향 과 수직인 제2의 방향으로 실질적으로 배열되도록 상기 게이트전극이 제1의 방향 으로 실질적으로 연장하고, 상기 주면을 평면에서 보았을때, 상기 소오스영역과 상기 드레인 영역중 상기 하나는 상기 소오스영역과 상기 드레인영역의 하나의 상기 제1의 방향에 있어서의 끝부에서, 상기 게이트전극으로 부터 상기 제2의 방향으로 떨어져 있고, 상기 소오스영역과 상기 드레인 영역중의 상기 하나는 상기 제1의 방향으로 상기 끝부에서 떨어져 있는 상기 소오스영역과 상기 드레인영역중의 상기 하나의 부분에서 상기 게이트전극의 하부로 연장하는 반도체장치.
  6. 주면을 갖는 반도체기판을 준비하는 스텝, MISFET가 형성될 상기 주면에 활성영역을 규정하는 필드절연막을 형성하는 스텝, 상기 활성영역상의 게이트절연막상에 상기 MISFET의 게이트전극을 형성하는 스텝, 상기 게이트전극, 상기 활성영역과 상기 필드절연막의 각각이 부분적으로 덮여져 있는 부분상에 마스크층을 선택적으로 형성하는 스텝 및 상기 활성영역내에서 상기 M1SFET의 드레인과 소오스영역으로써 작용하는 반도체영역을 형성하기 위해 상기 마스크층을 마스크로써 사용하여 상기 게이트전극과 자기정합적으로 상기 기판으로 불순물을 도입하는 스텝을 포함하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 MISFET의 채널형성영역은 상기 게이트전극의 하부에 형성되고, 상기 채널형성영역과 상기 드레인영역이 제1의 방향과 수직인 제2의 방향으로 실질적으로 배열되도록 상기 게이트전극이 상기 제1의 방향으로 실질적으로 연장하고, 상기 마스크층은 상기 소오스영역과 상기 드레인영역중 상기 하나는 상기 소오스영역과 상기 드레인영역중 하나의 상기 제1의 방향에 있어서의 끝부에서, 상기 게이트전극으로부터 상기 제2의 방향으로 떨어져 있도록 형성되고, 상기 소오스영역과 상기 드레인영역중의 상기 하나는 상기 제1의 방향으로 상기 끝부에서 떨어져 있는 상기 소오스영역과 상기 드레인영역중의 상기 하나의 부분에서 상기 게이트전극의 하부로 연장하는 반도체장치.
  8. 제7항에 있어서, 상기 반도체장치는 스테이틱랜덤액세스메모리의 메모리셀을 포함하고, 상기 MISFET는 상기 메모리셀의 구동용 MISFET로 구성되고, 상기 메모리셀은 상기 제1의 방향과 상기 제2의 방향으로 배열되고, 상기 제1의 방향으로 인접하는 2개의 메모리셀은 상기 인접하는 2개의 메모리셀사이의 상기 제2의 방향으로 연장하는 가상선에 대해 대칭으로 형성되는 반도체장치의 제조방법.
  9. 주면을 갖는 반도체기판, 상기 주면상에 형성된 워드선 및 구동요 MISFET와 전송용 MISFET들 각각 갖는 스테이틱랜덤액세스메모리의 메모리셀을 포함하며며, 상기 MISFET의 게이트전극은 상기 워드선과 일체로 형성되고, 상기 워드선, 구동용 MISFET의 게이트전극 및 전송용 MISFET의 게이트전극을반도체기판의 주면상에 형성한 제1의 도전형으로 구성하고, 상기 구동용 MISFET의 게이트전극의 한쪽끝에 있어서, 상기 구동용 MISFET의 게이트 전극과 워드선의 스페이스를 적어도 2방향에서 대략 동일하게 하고, 상기 구동용 MISFET의 게이트전극과 인접하는 메모리셀의 구동용 MISFET의 게이트전극의 스페이스를 상기 구동용 MISFET의 게이트전극과 상기 워드선의 스페이스와 대략 동일하게 하는 반도체장치.
  10. 제9항에 있어서, 상기 구동용 M1SFET의 게이트전극과 상기 워드선의 스페이스, 상기 워드선의 선폭, 상기 워드선과 인접하는 메모리셀의 워드선의 스페이스를 각각 대략 동일하게 하는 반도체장치.
  11. 주면을 갖는 반도체기판, 구동용 M1SFET와 전송용 MISFET를 각각 갖는 스테이틱랜덤액세스메모리의 메모리셀 및 상기 주면상의 제2의 게이트절연막과 상기 제2의 게이트절연막상의 제2의 게이트전극을 각각 갖는 주변회로소자용 MISFET를 포함하며, 상기 구동용 MISFET는 상기 주면상의 제1의 게이트절연막과 상기 제1의 게이트절연막상의 제1의 게이트전극을 갖고, 상기 구동용 MISFET의 게이트전극의 한쪽끝부에 있어서, 상기 구동용 MISFET의 게이트길이를 메모리셀 또는 주변회로를 구성하는 MISFET중 최소의 게이트길이를 갖는 MISFET의 게이트길이의 대략 2배 이상으로 하는 반도체장치.
  12. 제1l항에 있어서, 상기 구동용 MISFET의 게이트전극의 한쪽끝부에 있어서의 게이트길이를 상기 구동용 MISFET의 게이트전극의 중앙부에 있어서의 게이트길이 보다도 길게 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029586A 1993-11-22 1994-11-11 반도체집적회로장치 및 그 제조방법 KR950015793A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-291948 1993-11-22
JP5291948A JPH07142608A (ja) 1993-11-22 1993-11-22 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR950015793A true KR950015793A (ko) 1995-06-17

Family

ID=17775537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029586A KR950015793A (ko) 1993-11-22 1994-11-11 반도체집적회로장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5903036A (ko)
JP (1) JPH07142608A (ko)
KR (1) KR950015793A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058119B2 (ja) * 1997-04-25 2000-07-04 日本電気株式会社 半導体装置の製造方法
US6212671B1 (en) * 1997-10-20 2001-04-03 Mitsubishi Electric System Lsi Design Corporation Mask pattern data producing apparatus, mask pattern data producing method and semiconductor integrated circuit device
KR100265763B1 (ko) * 1997-12-31 2000-09-15 윤종용 스태틱 랜덤 억세스 메모리 장치 및 그 제조방법
JP4142228B2 (ja) * 2000-02-01 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
US6687145B2 (en) * 2000-12-29 2004-02-03 Texas Instruments Incorporated Static random access memory cell and method
FR2849962B1 (fr) * 2003-01-13 2005-09-30 St Microelectronics Sa Condensateur enterre associe a une cellule sram
JP2007165670A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体回路装置およびその設計方法
JP5068296B2 (ja) * 2009-09-25 2012-11-07 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
US10818677B2 (en) * 2018-07-16 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory periphery circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199258B1 (ko) * 1990-02-09 1999-06-15 가나이 쓰도무 반도체집적회로장치
US5354704A (en) * 1993-07-28 1994-10-11 United Microelectronics Corporation Symmetric SRAM cell with buried N+ local interconnection line

Also Published As

Publication number Publication date
US5903036A (en) 1999-05-11
JPH07142608A (ja) 1995-06-02

Similar Documents

Publication Publication Date Title
KR930017188A (ko) 전계효과 트랜지스터 및 그 제조방법
KR850008562A (ko) 반도체장치와 그 제조 방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR920022510A (ko) 반도체 장치 및 그의 제조 방법
US4316203A (en) Insulated gate field effect transistor
KR920018943A (ko) 반도체 기억장치
KR950021666A (ko) 반도체 장치
KR920010975A (ko) 반도체장치 및 그의 제조방법
KR950015793A (ko) 반도체집적회로장치 및 그 제조방법
KR850000799A (ko) 호출 전용 메모리
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR910016084A (ko) 불휘발성 반도체장치
KR860003658A (ko) 반도체 기억장치의 제조방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR960032777A (ko) 전계효과형 반도체 장치 및 그 제조방법
KR950004600A (ko) 다결정 실리콘 박막 트랜지스터
KR930001502A (ko) 박막 트랜지스터와 이것을 제조하기위한 방법
KR840005929A (ko) Mos 트랜지스터 집적회로
JP2978504B2 (ja) Ｍｏｓトランジスタ
KR930011246A (ko) 반도체장치 및 그 제조방법
KR970003952A (ko) 스태틱 랜덤 액세스 메모리 및 그 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR940022796A (ko) 트랜지스터 격리방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid