JP5068296B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5068296B2 JP5068296B2 JP2009221163A JP2009221163A JP5068296B2 JP 5068296 B2 JP5068296 B2 JP 5068296B2 JP 2009221163 A JP2009221163 A JP 2009221163A JP 2009221163 A JP2009221163 A JP 2009221163A JP 5068296 B2 JP5068296 B2 JP 5068296B2
- Authority
- JP
- Japan
- Prior art keywords
- active region
- contact
- transistor
- memory cell
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1はこの発明の実施の形態1を示すSRAMメモリセルのパターン図である。図1において、破線で囲んだ外枠がメモリセルの1個の領域を示し、11a〜11cは分離絶縁膜、12a〜12fはn型活性領域、12g〜12jはp型活性領域、13a〜13cはゲート電極用配線となるポリシリコン配線である。14a,14b,14g,14hは活性領域と第1層の金属配線とを接続する第1コンタクト、14k,14jは活性領域とポリシリコン配線と第1層の金属配線とを接続する通称シェアードコンタクトと呼んでいる第1コンタクト、15a〜15cは第1層の金属配線である。16a〜16dは活性層と第2層の金属配線とを接続する第2コンタクト、17a〜17dは第2層の金属配線である。
次に、この発明の実施の形態2を示すSRAMメモリセルのパターン図を図3に示す。第1の実施の形態との差異は、シェアードコンタクト14kおよび14j内の活性領域とポリシリコン配線の占める面積の割合である。第1の形態では前記割合はほぼ同等であったが、本実施の形態では活性領域側を多くしている。これは、図3に示したn型活性領域12bもしくは12eの電位を書き込み時に早くHighレベルにあげることで、メモリセル動作が安定することに関係する。つまり、シェアードコンタクトの活性領域側の面積を広くしておけば、活性領域側のコンタクト抵抗が低くなり負荷トランジスタ3aもしくは3bからの電流が図3のn型活性領域12bもしくは12eへ流れやすくなり、前記n型活性領域の電位を早くHighレベルにできる。このように、本実施の形態では第1の実施の形態の効果に加えさらに書き込み時の安定性も確保できる。
図4はこの発明の実施の形態3を示すSRAMメモリセルのパターン図である。本実施の形態は、第1の従来例に対し改善したものである。このため、実施の形態1との差異は2点ある。第1は、実施の形態1では第1コンタクトとしてシェアードコンタクト14kと14jを用いたものが、14c、14e、14d、14fになったことである。これにより、第1の従来例と本実施の形態の第1コンタクトのパターンは一致したことになる。第2は、第1コンタクト14gと14h、並びに第2コンタクト16a〜16dがポリシリコン配線に対し自己整合型のコンタクトになっていることである。ここで言う自己整合型とは、ポリシリコン配線にコンタクトが平面上近づいても、縦構造上は接触しないことを意味する。具体的には図5を用いて説明する。図5には図4のI-Iの断面図を示す。実施の形態1との差異は、図2のトランジスタのサイドウォールであるシリコン酸化膜24a〜24dが、シリコン窒化膜もしくはシリコン窒化酸化膜(以後シリコン窒化膜で代表する)24e〜24hに変わった点である。これにより第1コンタクトや第2コンタクトが製造ばらつきなどでポリシリコン配線に近づいたとしても、通常層間絶縁膜25aおよび25bはシリコン酸化膜を主原料としたものであるため、第1コンタクトおよび第2コンタクトのエッチングをシリコン酸化膜に向けたものとし、かつシリコン窒化膜をエッチングしにくいものとしておくことで、前記コンタクトエッチングでサイドウォールがエッチング保護膜となり前記ポリシリコン配線に接しないでコンタクトの開口できる。このため第1コンタクトや第2コンタクトをポリシリコン配線に近づけることができ、発明の第2の目的であるメモリセルサイズの縮小が実現できる。
図7はこの発明の実施の形態4を示すSRAMメモリセルのパターン図である。本実施の形態は、上記実施の形態3に対しさらに改善したものである。上記実施の形態3との差異は、第1コンタクト14gおよび14hが分離絶縁膜11aと、第2コンタクト16cと16dがそれぞれ分離絶縁膜11a〜11cと平面的に重なりを持つことである。図8の(a)には図7のK-Kの断面図を示す。断面図から分離絶縁膜11aと11bが削れ分離絶縁膜下のシリコン面に達していることが分る。このため、ジャンクションリーク電流が増加する。しかし、n型活性領域12cとp型ウエル22pはほぼ同電位であるため、例えジャンクションリーク電流が流れても問題を生じない。コンタクトと分離絶縁膜の重なりを設けることで、実質的にコンタクト面積が拡大するため発明の第3の目的であるコンタクト抵抗の低減が実現でき、メモリセル動作が安定する。
本実施の形態は、実施の形態4に対しさらに改善したものである。実施の形態4との差異は、第2コンタクト16aと16bがそれぞれ分離絶縁膜11a〜11cと平面的に重なりを持つことである(図示ぜず)。しかしながら16c、16dや14g、14hと異なり、16aと16bはビット線につながるコンタクトであるため、コンタクトが分離絶縁膜下のシリコン面に達することでジャンクションリーク電流の増加となることは、ビット線電位に影響を及ぼし望ましくない。ジャンクションリーク電流の増加の原因は、コンタクトが分離絶縁膜下のシリコン面に達することで、ジャンクション部に結晶欠陥が含まれるようになりリーク電流を発生しやすくなるものと予想される。このため、本実施の形態では、分離絶縁膜下のシリコン面に達するまでには分離絶縁膜を削らないようにしたものである。以下に図面を用いて説明する。図8(b)には、本実施の形態を図7のメモリセルに適応した場合のL-Lの断面図を示す。本実施の形態では、実施の形態4で示したシリコン窒化膜のサイドウォールではなく、図8の(b)に示すように層間絶縁膜25a下にシリコン窒化膜26を形成しているものである。これにより、コンタクトエッチングで分離絶縁膜11aと11bをシリコン面までは削らずに第2コンタクト16aが形成でき、前記第2コンタクト16aの底部において第2の金属配線17aが分離絶縁膜と接することができる。このため、ジャンクションリーク電流の増加の問題は生じなく、活性領域との接触面積を大きくでき、発明の第3の目的であるコンタクト抵抗の低いメモリセルが形成できる。また、本実施の形態では、14g、14h、16c、16dにおいても分離絶縁膜の削れを抑え、抵抗の低いコンタクトが実現できる。さらに、図1の第1コンタクト14aと14bおよび図4の第1コンタクト14eと14fにも適用できる。これらの記憶ノードの接続用のコンタクト群はGND線やビット線につながるコンタクトほどは、コンタクト抵抗に問題を生じないため、コンタクトサイズを一定としコンタクトと分離絶縁膜の距離が縮めることもでき、これにより発明の第1の目的であるメモリセルサイズの縮小がさらに進められるする。また、本実施の形態を実施の形態1と2のシェアードコンタクトに適用しても同様な効果を奏する。
図9はこの発明の実施の形態6を示す図4のI-Iに対応する断面図である。図5の断面図との差異は、活性領域にある。図5において、ほぼサイドウォール下の活性領域23a〜23dはn-活性領域、その他の活性領域12b,12c,12e,12fはn+活性領域である。これに対し本実施の形態では、ほぼ第1コンタクト14aと14bおよび第2コンタクト16cと16d下の活性領域12k,12m,12n,12pはn+活性領域、その他の活性領域はn-活性領域となっている。つづいて、本実施の形態の製造方法について述べる。図10(a)〜図10(c)に、図4のI-I部における本実施の形態の第1コンタクトから第2コンタクトの形成までを示す。通常の場合、サイドウォール形成前にn-ソースドレイン注入を行い、サイドウォール形成後層間絶縁膜形成前にn+ソースドレイン注入を行う。本実施の形態では、n-ソースドレイン注入は行っているがn+ソースドレイン注入は行っていない。この後図10の(a)に示すように層間絶縁膜25aを形成し、第1コンタクトを開口し、コンタクト開口部にn+注入を行う。なお、33はレジストである。つぎに、図10の(b)に示すように第1層の金属配線15aと15bおよび層間絶縁膜25bを形成する。そして、図10の(c)に示すように第2コンタクトを開口し、コンタクト開口部にn+注入を行う。なお、34はレジストである。本実施の形態によれば、n+ソースドレイン注入のマスクがいらなくなるため、マスク枚数削減による安価なデバイス形成ができる。また、通常にn+ソースドレイン注入を行うよりも、コンタクト形成後にn+注入を行う方がコンタクト抵抗が下がる傾向にあり、発明の第2の目的のコンタクト抵抗低減に沿うものである。以上の例はn型活性領域について述べたが、p型活性領域においても適用可能であり、同様な効果を奏する。
この発明の実施の形態7は、n型活性領域とp型活性領域をつなぐ配線に関するものである。これまでの実施の形態では、例えば図1の15aと15bがn型活性領域とp型活性領域をつなぐ配線に対応し、これは第1層の金属配線で形成されている。しかし、金属配線はポリシリコン配線に比べ微細化の写真製版およびエッチング技術が難しいため、メモリセルサイズ縮小を制限する一つである。本実施の形態では、第1層の金属配線の代わりにp型ポリシリコン配線を用いる。図1において、p型ポリシリコン配線とn型活性領域をつなぐ第1コンタクト14aと14bでPNジャンクションが形成されることが懸念されるが、本実施の形態では特にメモリセル動作に異常は与えるPNジャンクションは形成されない傾向にある。これに対し、n型ポリシリコンを用いると第1コンタクト14kと14jでPNジャンクションが形成され、セル動作に支障を来した。以上より、p型ポリシリコン配線を用いることで。PNジャンクションの問題がなく発明の第1の目的のメモリセルサイズ縮小がさらに進められる。なお、p型ポリシリコン配線は、図1のVcc配線にあたる15cにも適用できる。さらに、p型ポリシリコン配線は単層のみを意味するものではなく、例えばp型ポリシリコンとシリサイドの2層配線でも良い。
図11はこの発明の実施の形態8を示すSRAMメモリセルのパターン図である。図1との差異は、図11においてポリシリコン配線13bに覆われる活性領域12qとポリシリコン配線13cに覆われる活性領域12rを設けたことである。これによりトランジスタのゲート絶縁膜を挟んでポリシリコン配線と活性領域間に容量が形成される。本実施の形態のように容量を設けることで蓄積電荷が増加し、発明の第4の目的であるソフトエラー耐性向上が実現できる。また、図11では孤立の活性領域12qと12rを設けたが、前記活性領域はドレイン活性領域と連続しているものでも良く、例えば図11の破線で示す活性領域12sと12tとしても同様な効果が得られる。さらにソース活性領域に連続して設けられるものも考えられる。しかし、ドレイン領域に連続するものは、図11のポリシリコン配線途中に活性領域を設けることができるが、ソース領域に連続する活性領域とした場合はポリシリコン配線の変更等が必要でパターンが複雑になるため、前者の方が好ましい。なお、本実施の形態は、実施の形態1のみでなく他の実施の形態にも適用可能である。
Claims (1)
- 第1導電型の第1のトランジスタの第1のドレイン活性領域および第1のソース活性領域と、
第1導電型の第2のトランジスタの第2のドレイン活性領域および第2のソース活性領域と、
第2導電型の第3のトランジスタの第3のドレイン活性領域および第3のソース活性領域と、
第2導電型の第4のトランジスタの第4のドレイン活性領域および第4のソース活性領域と、
第1導電型の第5のトランジスタの第1の活性領域および第2の活性領域と、
第1導電型の第6のトランジスタの第3の活性領域および第4の活性領域と、
第1および第2のビット線と、
第1および第2の電源配線と、
前記第1のトランジスタと前記第3のトランジスタとに連続して配線される共通の第1のゲート電極用配線と、
前記第2のトランジスタと前記第4のトランジスタとに連続して配線される共通の第2のゲート電極用配線と、
前記第5のトランジスタと前記第6のトランジスタとに連続して配線される共通の第3のゲート電極用配線とを備えるとともに、
前記第1のドレイン活性領域と前記第2の活性領域が電気的に接続され、
前記第2のドレイン活性領域と前記第4の活性領域が電気的に接続され、
前記第1のソース活性領域が第1のコンタクトで前記第1の電源配線と電気的に接続され、
前記第2のソース活性領域が第2のコンタクトで前記第1の電源配線と電気的に接続され、
前記第3のソース活性領域が第3のコンタクトで前記第2の電源配線と電気的に接続され、
前記第4のソース活性領域が第4のコンタクトで前記第2の電源配線と電気的に接続され、
前記第1の活性領域が第5のコンタクトで前記第1のビット線と電気的に接続され、
前記第3の活性領域が第6のコンタクトで前記第2のビット線と電気的に接続されるスタティック型半導体記憶装置の製造方法において、
前記第1から第3のゲート電極用配線形成後に、前記第1と第2と第5と第6のドレインおよびソース活性領域と第1から第4の活性領域とに低濃度の不純物注入を行う工程と、
前記第1から第3のゲート電極用配線上に層間絶縁膜を形成する工程と、
前記第1から第6のコンタクトを前記第1から第3のゲート電極用配線に対し自己整合的にコンタクトを開口をする工程と、
前記第1から第6のコンタクトに前記低濃度に比較し高濃度の不純物注入を行う工程とを有する半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221163A JP5068296B2 (ja) | 2009-09-25 | 2009-09-25 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221163A JP5068296B2 (ja) | 2009-09-25 | 2009-09-25 | 半導体記憶装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10363040A Division JP2000188340A (ja) | 1998-12-21 | 1998-12-21 | スタティック型半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021565A JP2010021565A (ja) | 2010-01-28 |
JP5068296B2 true JP5068296B2 (ja) | 2012-11-07 |
Family
ID=41706084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221163A Expired - Fee Related JP5068296B2 (ja) | 2009-09-25 | 2009-09-25 | 半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5068296B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204990A (en) * | 1988-09-07 | 1993-04-20 | Texas Instruments Incorporated | Memory cell with capacitance for single event upset protection |
JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2665644B2 (ja) * | 1992-08-11 | 1997-10-22 | 三菱電機株式会社 | 半導体記憶装置 |
JPH07142608A (ja) * | 1993-11-22 | 1995-06-02 | Hitachi Ltd | 半導体集積回路装置 |
-
2009
- 2009-09-25 JP JP2009221163A patent/JP5068296B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010021565A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197134B2 (ja) | 半導体集積回路装置 | |
JP4461154B2 (ja) | 半導体装置 | |
KR100357020B1 (ko) | 스태틱형 반도체 기억 장치 | |
US8169030B2 (en) | Semiconductor memory device and production method thereof | |
JP2002329798A (ja) | 半導体装置 | |
JP2008205385A (ja) | 半導体記憶装置およびその製造方法 | |
US20050176193A1 (en) | Method of forming a gate of a semiconductor device | |
JP2008227344A (ja) | 半導体装置及びその製造方法 | |
US6812534B2 (en) | Static semiconductor memory device | |
JP2004071903A (ja) | 半導体装置 | |
US6404023B1 (en) | Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same | |
JP2748885B2 (ja) | 半導体集積回路装置 | |
US6445017B2 (en) | Full CMOS SRAM cell | |
KR100377082B1 (ko) | 반도체 장치 | |
JP2009147174A (ja) | 半導体記憶装置 | |
JP5068296B2 (ja) | 半導体記憶装置の製造方法 | |
JP3436462B2 (ja) | 半導体装置 | |
US20070181958A1 (en) | Semiconductor device and method of forming the same | |
JPH04215473A (ja) | スタティックram | |
JP2013211412A (ja) | 半導体装置およびその製造方法 | |
JP4579506B2 (ja) | 半導体記憶装置 | |
JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
US20220302129A1 (en) | SRAM Cell Structures | |
KR100464941B1 (ko) | 풀 씨모스 에스램 셀 제조 방법 | |
JP2023167213A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |