FR2720191A1 - Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. - Google Patents

Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. Download PDF

Info

Publication number
FR2720191A1
FR2720191A1 FR9406079A FR9406079A FR2720191A1 FR 2720191 A1 FR2720191 A1 FR 2720191A1 FR 9406079 A FR9406079 A FR 9406079A FR 9406079 A FR9406079 A FR 9406079A FR 2720191 A1 FR2720191 A1 FR 2720191A1
Authority
FR
France
Prior art keywords
longitudinal
channel
ribs
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9406079A
Other languages
English (en)
Other versions
FR2720191B1 (fr
Inventor
Michel Haond
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR9406079A priority Critical patent/FR2720191B1/fr
Publication of FR2720191A1 publication Critical patent/FR2720191A1/fr
Application granted granted Critical
Publication of FR2720191B1 publication Critical patent/FR2720191B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Le substrat du transistor comprend dans la zone de canal s'étendant longitudinalement entre les régions de drain et de source sous la grille (6), au moins une dépression longitudinale (8a) comblée par une partie de la région de grille, de façon à augmenter la largeur effective (W) du canal du transistor.

Description

Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.
L'invention concerne les transistors à effet de champ à grille isolée.
Dans un transistor à effet de champ à grille isolée, communément appelé par l'homme du métier transistor MOS, la conduction des porteurs se situe à la surface du substrat semi-conducteur, à l'interface semi-conducteur/diélectrique de grille, grâce à l'inversion ou à l'accumulation des porteurs imposées par le sens et l'amplitude du champ électrique induit par la grille du transistor.
Dans les technologies courantes d'intégration sur pastilles de silicium, la conduction n'a lieu que sur une seule surface plane, à savoir la face avant du substrat semiconducteur utilisé. Bien entendu, le gain en courant, et donc les performances électriques d'un transistor à effet de champ à grille isolée, seraient plus importants si la conduction pouvait avoir lieu sur une surface plus importante. Or, les contraintes d'encombrement des transistors sont importantes, notamment dans les technologies à haute densité d'intégration [technologies dites VLSI ("Very Large Scale Integration"), en langue anglaisez
L'invention vise à apporter une solution à ce problème et a pour but d'augmenter la largeur effective du canal d'un transistor à effet de champ à grille isolée tout en conservant un même encombrement surfacique plan.
L'invention propose donc tout d'abord, d'une façon générale, un transistor à effet de champ à grille isolée dont le substrat comprend dans la zone de canal s'étendant longitudinalement entre les régions de drain et de source, sous la région de grille, au moins une dépression longitudinale comblée par une partie de la région de grille, de façon à augmenter la largeur effective du canal du transistor.
Cette dépression comporte avantageusement une pluralité de rainures longitudinales mutuellement respectivement espacées par une pluralité de nervures longitudinales. La région de grille s'étend alors transversalement au-dessus de la zone de canal dans les rainures longitudinales et sur les nervures longitudinales.
En d'autres termes, la direction des lignes de ces créneaux est parallèle au sens de passage du courant et la largeur effective du canal du transistor est agrandie grâce à un effet de "pliage" de la surface de la zone active du substrat.
Selon un premier mode de réalisation de l'invention, la pluralité de rainures et de nervures longitudinales s'étend dans la totalité de la zone active du substrat incorporant les régions de source de drain et de canal.
Selon un autre mode de réalisation de l'invention, la zone active du substrat, qui incorpore les régions de drain de source et de canal, comporte au moins une région nervurée annulaire fermée comportant deux nervures longitudinales s'étendant au moins dans la région de canal, ladite région nervurée annulaire étant disposée à l'intérieur d'au moins une région rainurée annulaire fermée comportant deux rainures longitudinales s'étendant au moins dans la région de canal. La région de grille s'étend alors transversalement au-dessus de la zone de canal, dans et sur les parties correspondantes respectives des rainures et des nervures longitudinales.
Un tel mode de réalisation facilite la prise de contact sur les régions de drain et de source qui peut s'effectuer ainsi aisément, par exemple sur les nervures latérales de la région nervurée annulaire et permettre ainsi la liaison électrique entre les deux nervures longitudinales.
Bien entendu, pour améliorer encore les performances électriques du transistor, il est prévu que la zone active du substrat puisse comporter également une pluralité de régions nervurées annulaires fermées concentriques, mutuellement respectivement séparées par une pluralité de régions rainurées annulaires fermées concentriques.
Dans le cas de nervures longitudinales étroites situées sous la grille, il peut se produire dans chacune des nervures longitudinales un effet d'inversion en volume bien connu de l'homme du métier, conduisant à une conduction localisée dans tout le volume de la nervure, le fond de la rainure séparant les deux nervures pouvant alors se mettre à conduire à une tension de grille supérieure voire ne pas conduire du tout si la tension de grille reste inférieure à la tension de seuil.
Aussi, il est particulièrement avantageux de prévoir une hauteur des flancs de chaque nervure longitudinale située sous la grille, supérieure à la moitié de la largeur de chaque rainure longitudinale séparant deux nervures longitudinales voisines. On est ainsi assuré, même en cas d'un phénomène d'inversion de volume conduisant à une non conduction du fond de la rainure, d'augmenter la largeur effective du canal du transistor.
L'invention a également pour objet un procédé de fabrication d'un transistor à effet de champ à grille isolée, comprenant la formation, dans la zone active de substrat disposée à l'intérieur d'une zone d'isolement électrique, d'une zone de canal s'étendant selon une direction longitudinale et comportant au moins une dépression longitudinale, ainsi que la formation d'une région de grille isolée s'étendant selon une direction transversale au-dessus de la zone de canal de façon à combler la dépression située sous celle-ci.
La formation de la zone de canal peut comporter la gravure dans la zone active du substrat d'un réseau de rainures longitudinales mutuellement respectivement espacées par des nervures longitudinales.
Selon un autre mode de mise en oeuvre de l'invention, la formation de la zone de canal comporte la gravure d'une partie prédéterminée de la zone active du substrat de façon à former au moins une région nervurée annulaire fermée s'étendant dans ladite zone active, et limitée au moins extérieurement par une rainure annulaire fermée.
Dans un tel mode de mise en oeuvre, l'étape de gravure de la zone active du substrat utilise avantageusement un masque de définition des nervures et des rainures, homothétique par rapport au masque de définition de la zone d'isolement électrique, ce qui simplifie le procédé de fabrication.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de modes de réalisation nullement limitatifs de l'invention et des dessins annexés, sur lesquels
la figure 1 représente une vue de dessus schématique d'un premier mode de réalisation d'un transistor selon l'invention;
la figure 2 est la section selon la ligne II-II de la figure 1;
la figure 3 est la section selon la ligne m-m de la figure 1;
la figure 4 illustre un dimensionnement particulier des créneaux de la zone active du substrat du transistor des figures 1 à 3;
la figure 5 est une vue de dessus partielle d'un autre mode de réalisation d'un transistor selon l'invention;
la figure 6 est la section selon la ligne VI-VI de la figure 5; et
les figures 7a à 7d illustrent partiellement un mode de mise en oeuvre d'un procédé selon l'invention.
Tel qu'illustré sur les figures 1 à 3, le transistor 1 selon l'invention comporte, au sein d'un substrat semi-conducteur, une zone active 3 disposée à l'intérieur d'une zone d'isolement électrique 2 réalisée en l'espèce selon une technique d'oxydation localisée communément appelée par l'homme du métier LOCOS. Bien entendu, d'autres zones d'isolement peuvent être envisagées, par exemple des tranchées étroites.
La zone active 3 du substrat comporte une pluralité de nervures longitudinales parallèles 9, mutuellement espacées par des rainures longitudinales 8.
Une région semi-conductrice de grille 6 s'étend transversalement au-dessus d'une partie de la surface active 3 du transistor Cette grille est constituée ici d'un matériau semi-conducteur, par exemple du silicium polycristallin, et est isolée du substrat 3 par une couche isolante 10, par exemple du dioxyde de silicium. En d'autres termes, comme illustré sur la figure 2, la grille s'étend au-dessus des parties longitudinales correspondantes 9a des nervures du substrat, et comble les parties correspondantes longitudinales 8a des rainures.
La longueur L de cette grille définit la longueur du canal du transistor s'étendant sous la grille entre les deux autres régions actives 4 et 5 du transistor, à savoir les régions de drain et de source. Ces régions peuvent être avantageusement dopées de façon non uniforme (dopage LDD selon une dénomination couramment utilisée par l'homme du métier), comme illustré sur la figure 3.
D'une façon classique, il est également prévu deux régions isolantes 7, ou espaceurs, s'appuyant, d'une part, contre les flancs de la grille et, d'autre part, sur la surface du substrat du transistor.
En d'autres termes, la zone active 3 du substrat, et donc la zone de canal, comporte des créneaux longitudinaux dont la direction générale est parallèle au sens de passage du coursant. Ces créneaux ont, comme illustré sur la figure 4, une largeur élémentaire Wo et une profondeur
D. Ils sont mutuellement espacés d'une distance e égale à la largeur d'une rainure.
L'homme du métier comprend que la formation d'une seule rainure longitudinale au sein du substrat, permet déjà d'augmenter la largeur effective W du canal du transistor puisque celle-ci est augmentée de deux fois la hauteur des flancs de la rainure par rapport à un transistor de même surface planaire ne comportant pas une telle rainure.
Néanmoins, dans le cas d'un réseau de nervures étroites, il peut apparaître sous certaines conditions dans la partie supérieure de chaque nervure un phénomène d'inversion en volume dû au contrôle latéral de la conduction par la grille. Plus précisément, ce phénomène se produit au sein d'une nervure, lorsque la largeur Wo de celle-ci est inférieure à deux fois l'épaisseur de la zone d'appauvrissement, compte tenu de la technologie utilisée. En effet, dans ce cas, les deux zones d'appauvrissement créées au niveau des flancs latéraux de la nervure se rejoignent et l'on obtient une conduction localisée dans tout le volume de la nervure et une absence de conduction dans le fond de la rainure, si la tension de grille est inférieure à la tension de seuil.
L'homme du métier sait que l'épaisseur de la zone d'appauvrissement est égale à
Figure img00050001

où e est la constante diélectrique du matériau employé, k la constante de Planck, T la température, NA la concentration de dopants, ni le dopage intrinsèque du matériau, q la charge électrique de l'électron et
Ln la fonction logarithme népérien.
Aussi pour tenir compte de cet effet d'inversion en volume, il est particulièrement avantageux de prévoir une hauteur D des flancs de chaque nervure supérieure à la moitié de la distance latérale séparant deux nervures, c'est-à-dire supérieure à e/2. On est ainsi assuré, même en présence du phénomène d'inversion en volume, d'obtenir une largueur effective W supérieure à la largeur du canal d'un transistor ne présentant pas un tel réseau de nervures étroites.
Les figures 5 et 6 illustrent un autre mode de réalisation d'un transistor selon l'invention.
Sur ces figures, les références des éléments analogues ou ayant des fonctions analogues à ceux représentés sur les figures 1 à 3, ont des références augmentées de 100 par rapport à celles qu'ils avaient sur ces figures 1 à 3. Seules les différences entre les figures 5 et 6, d'une part, et les figures 1 à 3, d'autre part, seront maintenant décrites.
La zone active 103 comporte une région nervurée annulaire fermée 109 limitée extérieurement par une région rainurée annulaire fermée 108 et, intérieurement, par une autre rainure longitudinale centrale 108. Plus précisément, les anneaux considérés ici sont en fait des rectangles allongés dans le sens de la longueur, c'est-à-dire dans le sens du passage du coursant.
Ainsi, la région nervurée 109 comporte deux nervures longitudinales parallèles dont les portions correspondantes 109a s'étendent sous la grille 106, ainsi que deux rainures latérales 109b, respectivement situées au sein des régions de source et de drain. De même, la région rainurée annulaire 108 comporte deux rainures longitudinales dont les portions correspondantes 108a sont comblées par la grille 106, ainsi que deux rainures latérales 108b respectivement situées dans les régions de source et de drain.
En raison des rainures et des nervures longitudinales 108a et 109a des régions rainurées et nervurées respectives, on obtient également pour un tel transistor une augmentation de la largeur effective du canal. En outre, un tel mode de réalisation permet une prise de contact plus aisée sur les régions de source et de drain. En effet, il suffit d'effectuer une métallisation sur chacune des branches latérales 109b de la région nervurée annulaire pour relier électriquement les deux nervures longitudinales s'étendant dans le sens du passage du courant.
Ceci est plus aisé qu de prévoir une métallisation individuelle sur chaque nervure longitudinale 9 du transistor de la figure 1.
Bien entendu, il serait également possible de prévoir, pour augmenter encore les performances électriques du transistor, plusieurs régions nervurées annulaires fermées concentriques mutuellement respectivement séparées par plusieurs régions rainurées annulaires fermées concentriques.
Les figures 7a à 7d illustrent un mode de mise en oeuvre du procédé selon l'invention, permettant notamment d'obtenir le transistor illustré sur les figures 5 et 6.
La première étape consiste à réaliser la zone d'isolement électrique 102 de façon à définir à l'intérieur de celle-ci la future zone active 103 du substrat. On dépose d'abord sur le substrat de silicium (par exemple) une couche mince d'oxyde de silicium surmontée d'une couche de nitrure de silicium. On définit ensuite, à l'aide d'un premier masque de définition, l'emplacement de la future zone active électrique et l'on ménage de part et d'autre du masque une ouverture dans les couches d'oxyde et de nitrure de silicium. On procède ensuite, dans cette ouverture, dans le cas d'une technique dite LOCOS à la croissance thermique d'oxyde de façon à former la structure 102 illustrée (très schématiquement) sur la figure 7a.
Après retrait du masque et réoxydation (123) du substrat, on dépose une nouvelle couche de nitrure et l'on définit, à l'aide d'un deuxième masque de définition, homothétique par rapport à celui ayant permis la délimitation de la zone active 103, l'emplacement des bords de la future rainure longitudinale centrale 108 du transistor. On grave alors la couche de nitrure de part et d'autre de cet emplacement, de façon à former un ilôt de nitrure 120.
On procède ensuite à un dépôt de silicium polycristallin que l'on grave par une gravure anisotrope selon une direction sensiblement verticale, de façon à former des espaceurs 121 de silicium polycristallin et obtenir la structure illustrée sur la figure 7b.
L'îlot central de nitrure 120 et l'oxyde sous-jacent sont alors gravés (figure 7c) et l'on procède à une gravure anisotrope de l'ensemble de la structure illustrée sur la figure 7c, de façon à éliminer les espaceurs 121 et à former les nervures 109 à l'emplacement de ces derniers et les rainures 108 de part et d'autre de ces nervures. La gravure anisotrope effectuée est en outre une gravure sélective par rapport à l'oxyde de silicium 123 et cette couche d'oxyde 123 sert de détection de fin d'attaque pour la gravure chimique anisotrope.
Le substrat est alors désoxydé puis réoxydé de façon à déposer sur la surface de la zone active 103 la couche d'oxyde de silicium 110 servant à isoler la filature grille du transistor (figure 7d).
L'étape suivante du procédé comporte le dépôt d'une couche du matériau, par exemple du silicium polycristallin, formant la grille du transistor. Celle-ci est alors définie par un masque de définition et réalisée par gravure chimique sélective par rapport à l'oxyde de silicium déposé au fond des rainures, afin de bien éliminer le matériau de la grille au fond des rainures.
On réalise ensuite de façon classique, par dépôt d'une couche isolante et gravure, les espaceurs isolants 7. Après désoxydation de l'ensemble et double implantation de dopants pour former les régions de source et de drain (une première implantation avant la réalisation des espaceurs et une deuxième implantation effectuée après la réalisation des espaceurs), on obtient le transistor selon l'invention.
Le mode de mise en oeuvre du procédé selon l'invention permettant d'obtenir le transistor illustré sur les figures 1 à 3, diffère uniquement du mode de mise en oeuvre qui vient d'être décrit dans la réalisation des nervures et des rainures de la zone active 3 du substrat.
Plus précisément, après réalisation de la zone d'isolement, on emploie un procédé de lithographie avancée utilisant par exemple des masques à décalage de phase pour définir des lignes longitudinales parallèles (de largeur typique de 0,1 micron) destinées à former les nervures et les rainures, puis une gravure anisotrope de la zone active sur une profondeur donnée de façon à obtenir des flancs parallèles, suivi d'un retrait de la résine. On procède ensuite à une oxydation du substrat ou à un dépôt d'oxyde suivi du dépôt du matériau de grille. La suite du procédé est analogue à celle qui a été décrite pour le précédent mode de mise en oeuvre.
Bien entendu, il serait possible de combiner les modes de réalisation décrits de façon à obtenir un substrat présentant à la fois une région annulaire nervurée et rainurée, et un réseau longitudinal de nervures et de rainures, par exemple disposées à l'intérieur de l'anneau.

Claims (11)

REVFJDICATIONS
1. Transistor à effet de champ à grille isolée, caractérisé par le fait que le substrat du transistor comprend dans la zone de canal s'étendant longitudinalement entre les régions de drain et de source (4, 5) sous la grille (6), au moins une dépression longitudinale (8a) comblée par une partie de la région de grille, de façon à augmenter la largeur effective (W) du canal du transistor.
2. Transistor selon la revendication 1, caractérisé par le fait que la dépression comporte une pluralité de rainures longitudinales (8a) mutuellement respectivement espacées par une pluralité de nervures longitudinales (9a), et par le fait que la région de grille (6) s'étend transversalement dessus de la zone de canal dans les rainures longitudinales et sur les nervures longitudinales.
3. Transistor selon la revendication 2, caractérisé par le fait que la pluralité de rainures (8a) et de nervures (9a) longitudinales s'étend dans la totalité de la zone active (3) du substrat incorporant les régions de source de drain et de canal, et par le fait que la région de grille (6) s'étend transversalement au-dessus de la zone de canal dans et sur les parties correspondantes respectives (8a, 9a) des rainures et des nervures longitudinales.
4. Transistor selon la revendication 2, caractérisé par le fait que la zone active (103) du substrat, incorporant les régions de source de drain et de canal, comporte au moins une région nervurée annulaire femée (109) comportant deux nervures longitudinales (109a) s'étendant au moins dans la zone de canal, ladite région nervurée annulaire (109) étant disposée à l'intérieur d'au moins une région rainurée annulaire fermée (108) comportant deux rainures longitudinales (108a) s'étendant au moins dans la zone de canal, et par le fait que la région de grille (106) s'étend transversalement au-dessus de la zone de canal dans et sur les parties correspondantes respectives (108a, 109a) des rainures et des nervures longitudinales.
5. Transistor selon la revendication 4, caractérisé par le fait que la zone active comporte en outre un réseau longitudinal de nervures.
6. Transistor selon la revendication 4, caractérisé par le fait que la zone active du substrat comporte une pluralité de régions nervurées annulaires fermées concentriques, mutuellement séparées par une pluralité de régions rainurées annulaires fermées concentriques.
7. Transistor selon l'une des revendications 2 à 6, caractérisé par le fait que la hauteur (D) des flancs de chaque nervure longitudinale est supérieure à la moitié de la largeur (e) de chaque rainure longitudinale séparant deux nervures longitudinale s voisines.
8. Procédé de fabrication d'un transistor à effet de champ à grille isolée, caractérisé par le fait qu'il comprend la formation, dans la zone active de substrat (3) disposée à l'intérieur d'une zone d'isolement électrique (2), d'une zone de canal s'étendant selon une direction longitudinale et comportant au moins une dépression longitudinale (8a), et la formation d'une région de grille isolée (6) s'étendant selon une direction transversale au-dessus de la zone de canal de façon à combler la partie de la dépression située sous la région de grille.
9. Procédé selon la revendication 8, caractérisé par le fait que la formation de la zone de canal comporte une gravure anisotrope du substrat de façon à former un réseau de rainures longitudinales mutuellement espacées par des nervures longitudinales.
10. Procédé selon la revendication 8, caractérisé par le fait que la formation de la zone de canal comporte une gravure anisotrope d'une partie prédéterminée du substrat de façon à former au moins une région nervurée annulaire fermée, limitée au moins extérieurement par une région rainurée annulaire fermée.
11. Procédé selon la revendication 10, caractérisé par le fait que dans l'étape de gravure anisotrope de la zone de canal on utilise un masque de définition des nervures et des rainures, homothétique par rapport au masque de définition de la zone active électrique.
FR9406079A 1994-05-18 1994-05-18 Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant. Expired - Fee Related FR2720191B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9406079A FR2720191B1 (fr) 1994-05-18 1994-05-18 Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9406079A FR2720191B1 (fr) 1994-05-18 1994-05-18 Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.

Publications (2)

Publication Number Publication Date
FR2720191A1 true FR2720191A1 (fr) 1995-11-24
FR2720191B1 FR2720191B1 (fr) 1996-10-18

Family

ID=9463318

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9406079A Expired - Fee Related FR2720191B1 (fr) 1994-05-18 1994-05-18 Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.

Country Status (1)

Country Link
FR (1) FR2720191B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091413A2 (fr) * 1999-10-06 2001-04-11 Lsi Logic Corporation CMOSFET à déplétion et inversion complète à canal vertical et à double grille
FR2825834A1 (fr) * 2001-03-13 2002-12-13 Nat Inst Of Advanced Ind Scien Procede de fabrication d'un disositif a semi-conducteur
WO2004112121A1 (fr) 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki Transistor mis et transistor cmos

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393391A (en) * 1980-06-16 1983-07-12 Supertex, Inc. Power MOS transistor with a plurality of longitudinal grooves to increase channel conducting area
EP0174185A2 (fr) * 1984-09-03 1986-03-12 Kabushiki Kaisha Toshiba Dispositif semi-conducteur et procédé pour sa fabrication
WO1986003341A1 (fr) * 1984-11-27 1986-06-05 American Telephone & Telegraph Company Transistor a tranchee
JPH01264269A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 電界効果トランジスタ
JPH0323674A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 半導体装置
EP0431855A1 (fr) * 1989-12-02 1991-06-12 Canon Kabushiki Kaisha Dispositif semi-conducteur avec transistor à grille isolée
US5061647A (en) * 1990-10-12 1991-10-29 Motorola, Inc. ITLDD transistor having variable work function and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393391A (en) * 1980-06-16 1983-07-12 Supertex, Inc. Power MOS transistor with a plurality of longitudinal grooves to increase channel conducting area
EP0174185A2 (fr) * 1984-09-03 1986-03-12 Kabushiki Kaisha Toshiba Dispositif semi-conducteur et procédé pour sa fabrication
WO1986003341A1 (fr) * 1984-11-27 1986-06-05 American Telephone & Telegraph Company Transistor a tranchee
JPH01264269A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 電界効果トランジスタ
JPH0323674A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 半導体装置
EP0431855A1 (fr) * 1989-12-02 1991-06-12 Canon Kabushiki Kaisha Dispositif semi-conducteur avec transistor à grille isolée
US5061647A (en) * 1990-10-12 1991-10-29 Motorola, Inc. ITLDD transistor having variable work function and method for fabricating the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"CORNER ENHANCED FIELD-EFFECT TRANSISTOR", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 34, no. 12, May 1992 (1992-05-01), NEW YORK US, pages 101 - 102 *
PATENT ABSTRACTS OF JAPAN vol. 14, no. 22 (E - 874) 17 January 1990 (1990-01-17) *
PATENT ABSTRACTS OF JAPAN vol. 15, no. 148 (E - 1056) 15 April 1991 (1991-04-15) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091413A2 (fr) * 1999-10-06 2001-04-11 Lsi Logic Corporation CMOSFET à déplétion et inversion complète à canal vertical et à double grille
EP1091413A3 (fr) * 1999-10-06 2005-01-12 Lsi Logic Corporation CMOSFET à déplétion et inversion complète à canal vertical et à double grille
FR2825834A1 (fr) * 2001-03-13 2002-12-13 Nat Inst Of Advanced Ind Scien Procede de fabrication d'un disositif a semi-conducteur
US7061055B2 (en) 2001-03-13 2006-06-13 National Institute Of Advanced Industrial Science And Technology Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same
WO2004112121A1 (fr) 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki Transistor mis et transistor cmos
EP1635385A1 (fr) * 2003-06-13 2006-03-15 Kabushiki Kaisha Toyota Jidoshokki Transistor mis et transistor cmos
EP1635385A4 (fr) * 2003-06-13 2010-09-22 Found Advancement Int Science Transistor mis et transistor cmos
US8314449B2 (en) 2003-06-13 2012-11-20 Foundation For Advancement Of International Science MIS transistor and CMOS transistor

Also Published As

Publication number Publication date
FR2720191B1 (fr) 1996-10-18

Similar Documents

Publication Publication Date Title
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
FR2654258A1 (fr) Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2823009A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
WO2007110507A2 (fr) Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
WO2001001477A1 (fr) Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
EP3503175A1 (fr) Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
FR2693034A1 (fr) Transistor à couche mince et son procédé de fabrication.
FR2810792A1 (fr) Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
WO2003077321A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2485261A1 (fr) Fabrication mos auto-alignee
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
FR2720191A1 (fr) Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP0675544A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
EP0126499B1 (fr) Procédé de réalisation d'un transistor bipolaire haute tension

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130131