JPH03234069A - ＧａＡｌＡｓ発光ダイオード及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野］ 本発明はＧａＡＩＡＳ発光ダイオードに係り、特に高出
力（高輝度）のものが安定的に得られる素子構造及びそ
の製造方法に関する。

〔従来の技術〕

近年■−Ｖ族化合物半導体は発光ダイオード、レーザ素
子、ＦＥＴ等各種半導体装置に実用されている。特に発
光ダイオードは時計や各種メーター類のデジタル表示あ
るいは表示ランプとして用途が拡大している。

このような応用分野の拡大に伴い、性能面の向上も期待
されている。たとえば、赤色系の高輝度発光ダイオード
としてＧａＡｌＡｓ発光ダイオードが注目されてきた。

ＧａＡｌＡｓ発光ダイオードとしては、ＧａＡｓ基板上
にＧａＡｌＡｓのＰＮ接合層よりなる能動層を形成した
構造のもの（特開昭５８−１６５３５等）と、ＧａＡｓ
基板での光吸収損失を防止し高出力化する目的で厚いＧ
ａＡｌＡｓ層を具備し、ＧａＡｓ基板を除去した構造の
ものが知られている（特開平１−１６２３８３等）。後
者の場合、通常能動層の製造に使用されている徐冷液相
エピタキシャル成長方法では、−度のエピタキシャル成
長のサイクルで成長させることのできるＧａＡｌＡｓ層
の厚さに制限があるためＧａＡｌＡｓ能動層だけでは基
板として取扱いできず、ＧａＡｓ基板除去後でも実用的
にエピタキシャルウェーハの取扱いを可能とするために
、能動層で発光した波長の光を吸収しない程度の大きな
バンドギャップを持った高いＡｌｆ１品比の厚さ数十μ
ｍの厚膜ＧａＡｌＡｓ層を基板として使用する（例えば
アプライド　）　ィジックスＩ／タース　４３巻１１号
１０３４頁〜１０３６頁）。

基板を除去した構造のエピタキシャルウェーハの構造工
程例を、第２図に従って最も一般的である光取出面（上
側）がＮとなる極性を持ち、能動層としてダブルへテロ
構造を有するものを例として説明する。第２図において
は、まず最後に除去されるＰ型ＧａＡＳ基板２１上に、
能動層での発光波長の光に対して透明となる程度の高い
Ａｌ混晶比を有するＰ型の厚膜ＧａＡｌＡｓ層２２を液
相エピタキシャル法により成長させるｆｉｉ）。次にこ
のエピタキシャルウェーハ上にＰ型クラッド層２３、活
性層２４、Ｎ型クラッド層２５を順次液相エピタキシャ
ル法によって形成するｆｉｉｉｌ　ｅこの様にして作成
した発光ダイオード用エピタキシャルウェーハのＧａＡ
ｓ基板をエツチングにより除去しｆｉＶｌ、除去した側
（Ｐ型）を下側（ステム側）、表面側を上側（光取出面
側）となる様にオーミック電極２６．２７の形成及び素
子分離を行い、発光ダイオード素子を作成するＨｏまた
ＧａＡｓ基板除去のエツチングは（ｉｉｌの厚膜ＧａＡ
ｌＡｓ層成長後、能動層の成長（ｉｉｉｌの前に行う方
法もあるが、その他の基本的工程は同じである。

上記の工程においては、厚膜ＧａＡｌＡｓエピタキシャ
ル成長層２２の上に能動層２３〜２５をエピタキシャル
成長させる工程が必ず存在する。しかしながら工程（ｉ
ｉｌで得られる厚膜ＧａＡｌＡｓエピタキシャル成長層
２２の表面は、Ａｌ混晶比が高いため非常に酸化され易
（Ｇａ溶液とのぬれが悪（なるため能動層の正常な結晶
成長が起こりにくい。そのための対策として、エピタキ
シャル成長開始前にウォッシュメルトを用いてＧａＡｌ
Ａｓ表面を強くメルトバックする方法（上記参照文献）
　、　ＧａＡｌＡｓエピタキシャル層の表面にＧａＡｓ
層（キャップ層）を薄く成長させておき、次のエピタキ
シャル成長開始前にその部分をメルトバックする方法（
特開昭６３−５１６２４　）　、あるいは工程（ｉｉ）
の厚膜ＧａＡｌＡｓ層成長後、半導体融液と分離せずに
次工程へ進む方法（特開昭６１−５４６１８　）などが
提案されている。

〔発明が解決しようとする課題］ しかしながらこれらの方法を用いても、第１工程で成長
させる厚膜ＧａＡｌＡｓ層２２と次に成長させる能動層
２３との界面での欠陥の発生を完全に抑えることはでき
ず、その界面で発生した結晶欠陥が能動層２３〜２５の
結晶中に増殖伝播して発光領域であるＰＮ接合部にまで
達することにより発光特性を低下をさせるため、高出力
（高輝度）のものを安定的に得ることはできないという
欠点がある。

本発明は能動層２３〜２５での結晶欠陥の発生を抑制し
、高輝度の発光ダイオードを得ることを目的とするもの
である。

〔課題を解決するための手段］ 本発明は発光領域に存在する結晶欠陥を低減させるため
に、まずはじめにＧａＡｓ基板上に能動層を形成し、し
かる後に厚膜化するためのＧａＡｌＡｓ層を積層するこ
とによって、その界面で発生する欠陥の影響が能動層に
及ばない様にしたことを特徴とする。そして素子構造は
従来の基板除去型のものと同様の形態とし使用上の便宜
を図るために、最終段階の厚膜エピタキシャル成長層表
向が下側（ステムへの接着面側）に（る様な構造とする
ものである。

そして、上記エピタキシャル成長工程において、−度形
成された能動層がその後の熱履歴により変質するのを防
ぐための検討を行い、能動層形成後エピタキシャルウェ
ーハの温度を室温まで降下させず、４００℃〜１０００
℃の範囲に保温した状態に保持しておいた後、引き続い
て厚膜ＧａＡｌＡｓ層を成長させることにより特性を劣
化させることがないことを見出し、本発明に至った。

以下本発明を第１図を参照して説明する。

第１図はこの発明に係る発光素子の製造方法を示す工程
図である。

目的とする発光ダイオードは能動層部分をＰクラッド層
、活性層、Ｎクラッド層の順に形成したダブルへテロ構
造を有し、中心発光波長６６０ｎｍの基鈑除去型可視発
光ダイオードである。

エピタキシャル成長は、たとえば多槽式スライドボート
を使用し、徐冷性液相エピタキシャル成長法で行うこと
ができる。基板１１としてはたとえばＺｎをドープした
表面の面方位（１００）面であるＰ型ＧａＡｓ基板を用
いる。スライドボートには、第１の槽にＰクラッド層１
２の成長用原料を、第２の槽には活性層１３の成長用原
料を、第３の槽にはＮ型フラッド層１４成長用原料を、
第４の槽には厚膜ＧａＡｌＡｓ層１５の成長用原料を収
容する。そしてエピタキシャル成長炉に入れた後、Ｈ２
ガスフロー中で所定の温度プログラムで順次エピタキシ
ャル結晶成長を行う。

Ｐクラッド層、活性層としては、たとえばＺｎドープの
ＧａＡｌＡｓ層を、Ｎクラッド層としては、たとえばＴ
ｅをドープしたＧａＡｌＡｓ層を用いる。

また、厚膜ＧａＡｌＡｓ層は接合するクラッド層と同タ
イプの不純物（今の場合はＴｅ）をドープしたものを使
用する。各層におけるＡＩの混晶比は目標とするＬＥＤ
の発光波長によっても異なるが、Ｐ。

Ｎクラッド層は活性層よりエネルギーギャップが０、３
ｅＶ程度高くなるようにし、厚膜層は活性層より少しで
も゛大きなエネルギーギャップを持つものであれば良い
。Ａｌ混晶比Ｘの実例を示せば、たとえば波長６５５ｎ
ｍの赤色Ｉ−Ｅ　Ｄの場合は活性層ではｘ　＝０．３５
、Ｐ、Ｎクラッド層ではｘ＝０．６５以上、厚膜層では
ｘ＝０．４となる。また、波長８３０ｎｍの赤外ＬＥＤ
では活性層ではｘ　＝０．０５、Ｐ、Ｎクラッド層では
ｘ＝０．２７以上、厚膜層ではｘ　＝０．０６となる。

まず、９００℃で原料をＧａ中に溶解させた後、第１槽
のメルトをＧａＡｓ基板に接触させ、温度を０．５℃／
分で降下させなからＰクラッド層Ｉ２を成長させる。８
３０℃に達した時点で第１のメルトをワイプオフし、第
２槽のメルトをウェーハに接触させ活性層１３を成長さ
せる。８２９℃で同様の操作を行い第３槽のメルトでＮ
クラッド層１４を成長させた後メルトをワイプオフする
。次に基板を冷却することなく、その状態で９００℃ま
で再昇温させる。そして第４槽のメルト中に晶出した溶
質原料をメルト中に再度溶解させた後同様の操作を行い
厚膜ＧａＡｌＡｓ層１５を成長させ、メルトをワイプオ
フしてエピタキシャル成長を終了させる。

活性層を形成した後、厚膜ＧａＡｌＡｓ層を形成するま
での間に活性層に大きな熱歪を与えるのは好ましくない
。このため活性層成長終了後エピタキシャル基板を４０
０〜９００℃に保持したまま、厚膜ＧａＡｌＡｓ成長の
準備をととのえなければならない。

新たなメルトを準備するためにエピタキシャル基板を成
長炉から取出したり、メルトを急速溶解するために１０
００℃以上に加熱したりすることは避けなければならな
い。

以上の工程で作成するエピタキシャル層の層厚は、Ｐク
ラッド層が約４０μｍ、活性層が約１ｕｍ、Ｎクラッド
層が約６０ｕｍ、厚膜ＧａＡｌＡｓ層が約１００μｍ程
度となるようにする。

基板を除去した後、エピタキシャルウェーハとして取扱
できるためには、エピタキシャル成長層の厚さはトータ
ルで１００μｍ以上、好ましくは１５０μｍ程度必要で
ある。従って厚膜ＧａＡｌＡｓ層の部分は５０μ躍以上
、好ましくは８０μｍ程度とするのが良い。

このウェーハのＧａＡｓ基板を選択エツチングにより除
去した後、Ｐクラッド層表面にたとえばＡｕ　−Ｂｅ電
極１６（光取出面側電極）、厚膜ＧａＡｌＡｓ層表面に
たとえばＡｕ−Ｂｅ電極１７（接着面側電極）を形成し
た後、ダイシングにより０．３ｍｍ角に素子分離を行う
。

以」二は一般的なダブルへテロ構造であるＰ型ＧａＡｓ
基根上にＰクラッド層・活性層・Ｎクラッド層をこの順
に積層させることにより能動層を作成し、最終的にはＰ
側を上面（先取出向）とし、Ｎクラッド層側にＮ型の厚
膜な着けた素子を形成する例を示したが、同様にＮ型Ｇ
ａＡｓ基根上にＮクラッド層・活性層・Ｐクラッド層を
この順に作成した能動層を用い、Ｐクラッド層側にＰ型
の厚膜ＧａＡｌＡｓ層をつけることにより、Ｎ側を上面
（光取出面）とする素子を形成することも可能である。

また能動層としてシングルへテロ構造を用いても、同様
の構造の素子を作成することができる。

厚膜ＧａＡｌＡｓ層は一層のみである必要はなく、エピ
タキシャル基板を４００〜ｌ口００℃の範囲内に保ちな
がら積層をくり返すことにより、複数の層より形成する
ことも可能である。

Ａｔ混晶比の高いＧａＡｌＡｓの表面はきわめて酸化さ
れ易く、ＧａＡｌＡｓ層上に更にＧａＡｌＡｓ層を積層
する場合、第一のエピタキシャル成長終了後、エピタキ
シャル成長系内に残留している極微量の酸素又は水によ
っても表面の酸化が起こり、第２のＧａＡｌＡｓ層をそ
の上に成長させた時、酸化された部分が結晶欠陥を発生
させる。−度発生した欠陥は、例えば転位等の様に結晶
が成長する間引き継がれ伝播してゆく。また積層欠陥等
の様に結晶成長に伴いそれ自体の大きさを増大させたり
、二次元成長を阻止するなど結晶成長機構に影響を与え
欠陥を新たに創出しながら伝播してゆくものも有ること
が知られている。これらの欠陥が発光領域であるＰＮ接
合部に存在すると発光効率を低下させ、さらには逆方向
耐電圧や寿命特性にも悪影響を及ぼす。

ＧａＡｌＡｓ表面の酸化は短時間でも起こるので、複数
のＧａＡｌＡｓ層を積層する場合には全く時間をおかず
連続して成長させるのではない限り、上記の欠陥の発生
をまぬがれ得ない。従って前述の従来工程では第１の厚
膜ＧａＡｌＡｓ層と第２の能動層のエピタキシャル成長
の間に、一定時間経過せざるをえないため、上記問題を
必然的に内包しているものと言える。しかるに、本発明
では、はじめに能動層の各層を連続して形成してしまっ
てから、厚膜ＧａＡｌＡｓ層を形成するため、その間で
発生し、増殖伝播した欠陥は厚膜ＧａＡｌＡｓ層側に存
在し、発光領域には存在しないため、上記影響を完全に
免れることができる。

また、能動層形成後のエピタキシャルウェーハの保温温
度が重要であるのは、以下の理由が考えられる。ＧａＡ
ｓとＡｌＡｓは熱膨張率が異なり、格子定数は９５０℃
で一致するが室温では約０．１４ＧａＡｓの方が小さい
。そのため、結晶成長を行っている高温では基板のＧａ
Ａｓとエピタキシャル層のＧａＡｌＡｓの格子定数は近
いものの、温度を下げてくるに従って差が生じ界面に応
力が発生することになる。また、発光層を形成している
ヘテロ接合部分（シングルへテロ又はダブルへテロ）も
異なるＡｔ組成の接合であるため同様のことが生じる。

従って能動層を形成後温度を下げ再び昇温することは、
発光領域がこれらの応力を受けることが予想される。

そのために熱膨張率の差による応力をあまり与えずに次
工程へ進む必要があるため、上記保温温度に下限がある
ものと考えられる。また、保温温度に上限があるのは、
高温でエピタキシャルウェーハ表面からのＡｓの飛散に
よって欠陥が導入されたり、転位が動き易くなり増殖す
ること等が考えられる。

〔作用Ｊ 本発明においては酸化し易いＡＩの混晶比の高い膜面に
更に重ねて活性層をエピタキシャル成長させることを避
けているため、活性層での酸化物に起因する結晶欠陥の
発生を抑制する。

また、本発明ではエピタキシャル成長過程を通して基板
を４００℃以下に冷却することがないので熱応力が小さ
く、応力歪に起因する結晶欠陥の発生を抑制することが
できる。

［実施例ｊ 以下本発明の実施例として、能動層部分をＰクラッド層
、活性層、Ｎクラッド層の順に形成したダブルへテロ構
造を有し、中心発光波長６６０ｎｍの基板除去型可視発
光ダイオードについて示す。

エピタキシャル成長は多槽式スライドボートを使用し、
徐冷性液相エピタキシャル成長法で行った。基板として
は７口をドープした表面の面方位（１００）面であるＰ
型ＧａＡｓ基板１１を用いた。

スライドボートには、第１の槽にＰクラッド層１２成長
用原料として金属Ｇａ５０　ｇとアンドープＧａＡｓ多
結晶２．８ｇ、　Ａｌ　Ｏ，：１５　ｇ及びＺｎ２５Ｂ
を、第２の槽には活性層１３成長用原料として金属Ｇａ
５０ｇとアンドープＧａＡｓ多結晶２．５ｇ、　ＡＩ　
０．０５　ｇ及びＺｎ２５Ｂ、第３の槽にはＮ型クラッ
ド層１４成長用原料として金属Ｇａ５０　ｇとアンドー
プＧａＡｓ多結晶１、．５ｇ、　ＡＩ　０．２５　ｇ及
びＴｅを１．５ｍｇ、第４の槽に厚膜ＧａＡｌＡｓ層１
５成長用原料として金属Ｇａ５０ｇとアンドープＧａＡ
ｓ多結晶２．８ｇ、　ＡＩ　０．３５　ｇを収容した。

そしてエピタキシャル成長炉に入れた後、（１２ガスフ
ロー中で第３図に示す様な温度プログラムで順次結晶成
長を行った。すなわち、まず、　９００℃で原料をＧａ
中に溶解させた後、第１槽のメルトをＧａＡｓ基板に接
触させ（Ａ）、温度を０．５℃／分で降下させなからＰ
クラッド層１２を成長させた（Ａ−Ｂ）。８３０℃に達
した時点（Ｂ）で第１のメルトをワイプオフし、第２槽
のメルトをウェハに接触させ活性層１３を成長させた（
Ｂ−Ｃ）。８２９℃（Ｃ）で同様の操作を行い第３槽の
メルトでＮクラッド層を成長させた（Ｃ−Ｄ）後、メル
トをワイプオフし、その状態で９００℃まで再芹温させ
た。そして晶出した溶質原料をメルト中に再度溶解させ
た後、同様の操作を行い（Ｅ）厚膜ＧａＡＩＡｓＦ　１
５を成長させた（Ｅ−Ｆ）後メルトをワイプオフし、エ
ピタキシャル成長を終了させた。以上の工程で作成した
エピタキシャル層の層厚は、Ｐクラッド層が４０μｍ、
活性層がＩｕｍ、Ｎクラッド層が６０μｍ、厚膜ＧａＡ
ｌＡｓ層が１１００ｕとなる。このウェーハをさらにＧ
ａＡｓ基板を使用して選択エツチングにより除去した後
、Ｐクラッド層表面に直径１４０μｍのＡｎ−Ｂｅ電極
１６（光取出面側電極）、厚膜ＧａＡｌＡｓ層表面に直
径１００μｍのＡｎ−Ｇｅ電極１７（接着面側電極）を
形成した後、ダイシングにより　０．３ｍｍ角に素子分
離を行った。

この様にして作成した素子は、エポキシコート有り、電
流２０ｍＡ条件の測定で発光出力３ｃｄを示し、基板付
ダブルへテロ構造素子の発光出力の倍の値であった。ま
た逆耐圧等の電気特性、寿命特性においても基板付ダブ
ルへテロ構造素子と同等で問題なかった。

〔比較例Ｊ 一方、図３のエピタキシャル成長において、Ｄの分離後
の温度及びＥに至るまでの最高保持温度以外を実施例と
同様にした条件でエピタキシャルウェーハを製造した。

まず、Ｄの分離後ワイプオフしたウェーハを３５０℃ま
で冷却した後昇温し、それ以後を実施例と同様に行った
ものについては、発光出力は１．５ｃｄであり、発光パ
ターンにダークラインやダークスポットが見られ逆耐圧
も低下した。

またＤで分離した後、１０１０℃まで昇温させ３０分間
その温度に保持して溶質原料を再溶解させた後、　９０
０℃まで急冷して１時間３０分間保持し、Ｅ以後実施例
と同様のプロセスで試みたものについては、発光出力は
１．２ｃｄであり、寿命試験においても著しい劣化を示
した。

〔発明の効果１ 以上述べた様に、本発明によれば５基板除去型ＧａＡｌ
Ａｓ発光ダイオードにおいて、能動層中に存在する結晶
欠陥を減らすことによって、従来に比べ発光効率の高い
発光ダイオードを再現性よく作成する方法を提供できる
。

この方法は厚膜ＧａＡｌＡｓ層の形成と能動層の形成の
順序を逆転させるという根本的な考え方の変更を行って
いるものの、実際の工程上では、能動層形成後のエピタ
キシャルウェーハの保持温度をある一定範囲内に保つこ
と以外は、従来工程と同様のプロセスを採用することが
でき、全く同じ装置を使用することができるため実用化
が容易であり初点は大きい。

【図面の簡単な説明】

第１図は５本発明の方法における各工程ごとの断面を説
明する図、第２図は、従来例における各工程ごとの断面
を説明する図、第３図は、本発明の実施例の発光ダイオ
ードの製造に係る温度プログラムを示す図である。 １１　、　２１−　・−ＧａＡｓ基扱 １基板２３・・・−・−Ｐクラッド層 １３．２４・・・・・−活性層 １４．２５・・・・・・Ｎクラッド層

Claims (5)

【特許請求の範囲】
1. （１）Ｎ型厚膜ＧａＡｌＡｓエピタキシャル成長層上に
   Ｎ型ＧａＡｌＡｓエピタキシャル成長クラッド層、Ｐ型
   ＧａＡｌＡｓエピタキシャル成長活性層、Ｐ型ＧａＡｌ
   Ａｓエピタキシャル成長クラッド層が順次積層され、Ｐ
   型ＧａＡｌＡｓエピタキシャル成長クラッド層側が光取
   出面となるように上下面にオーミック電極を具備したこ
   とを特徴とするＧａＡｌＡｓ発光ダイオード。
2. （２）Ｎ型厚膜ＧａＡｌＡｓエピタキシャル成長層のＡ
   ｌ混晶比が０．０５〜０．９０であり、Ｎ型ＧａＡｌＡ
   ｓエピタキシャル成長クラッド層のＡｌ混晶比が０．２
   ５〜０．９０であり、Ｐ型ＧａＡｌＡｓエピタキシャル
   成長クラッド層のＡｌ混晶比が０〜０．４０であり、Ｐ
   型ＧａＡｌＡｓエピタキシャルクラッド層のＡｌ混晶比
   が０．２５〜０．９０であることを特徴とする請求項第
   １項記載のＧａＡｌＡｓ発光ダイオード。
3. （３）ＧａＡｓ基板上にまずＧａＡｌＡｓ能動層をエピ
   タキシャル成長させ、その表面上に厚膜ＧａＡｌＡｓ結
   晶をエピタキシャル成長させた後に、ＧａＡｓ基板を除
   去し、次いで厚膜ＧａＡｌＡｓ側を接着面としてオーミ
   ック電極を形成することを特徴とするＧａＡｌＡｓ発光
   ダイオードの製造方法。
4. （４）ＧａＡｌＡｓ能動層を形成した後、次の厚膜Ｇａ
   ＡｌＡｓ結晶のエピタキシャル成長を開始するまでの間
   上記エピタキシャル基板を４００℃以上１０００℃未満
   に保持した後、厚膜ＧａＡｌＡｓ結晶のエピタキシャル
   成長を行うことを特徴とする請求項第１項記載のＧａＡ
   ｌＡｓ発光ダイオードの製造方法。
5. （５）能動層が、ヘテロ構造であることを特徴とする請
   求項第３項及び第４項記載の発光ダイオード用エピタキ
   シャル基板の製造方法。