JPH03230666A - フアクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電気回路系を主に制御するメインＣＰＵと、他
の記録／読取機構系等を主に制御するサブＣＰＵとを備
えるファクシミリ装置に関するものである。

［従来の技術］ 従来のこの種のファクシミリ装置においては、記録系な
どを制御するサブＣＰＵの暴走対策は、主に以下のよう
な方法を用いていた。

■サブＣＰＵをメインＣＰＵが監視し、サブＣＰＵの異
常をメインＣＰＵが検知した時に、メインＣＰＵの制御
でサブＣＰＵあるいは該サブＣＰＵの制御する記録系等
の動作電源である高エネルギー電源を停止させる。

■サブＣＰＵのシステムクロックをウオッチドツク回路
等で監視し、システムクロックが停止した時に高エネル
ギー電源を停止させる。

［発明が解決しようとしている課題］ しかしながら、上記従来例■の場合は、メインＣＰＵが
暴走した時は、サブＣＰＵの監視ができなくなり、メイ
ンＣＰＵとサブＣＰＵが共に暴走した時には、記録系が
異常状態となり、モータ、サーマルヘッドの発煙、発火
が発生し、それが火災にも発展しつるといった重大な問
題があった。

又、この場合、メインＣＰＵをウオッチドツク回路が監
視し、メインＣＰＵのシステムクロックが停止した時に
は、記録系の電源をオフするという方法もとられたが、
従来のウオッチドツク回路では、システムクロックが瞬
間的におかしくなったような場合、それを検知する事が
できず、暴走を完全に検知しているものではな（、しか
もウオッチドツク回路の反応スピードが遅いためにメイ
ンＣＰＵやサブＣＰＵが暴走し、モータ、サーマルヘッ
ドなどの記録系等の発煙、発火後に記録系電源がオフと
なる場合もあり、発煙、発火事故の防止という点では、
完全にその役割をはたしているとは言えなかった。

又、■の場合も同様にウオッチドツク回路によるサブＣ
ＰＵの暴走の監視の完全性、反応スピードという点で完
全にその役割をはたしているとは言えなかった。

［課題を解決するための手段］ 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。

即ち、サブＣＰＵが正常動作している時に所定周期の動
作信号を出力する動作信号出力手段と、該動作信号出力
手段よりの動作信号とメインＣＰＵを動作させるクロッ
クの周期を比較し、その比率が一定量以下あるいは一定
量以上であるか否かを監視する監視手段と、該監視手段
が前記動作信号の発生周期の所定範囲外を検知するとサ
ブＣＰＵでの制御対象の駆動電源をオフする電源制御手
段とを備える。

［作用］ 以上の構成において、サブＣＰＵの動作信号とメインＣ
ＰＵを動作させるクロックの周期を比較するという簡単
で安価な回路を設ける事により、メインＣＰＵとサブＣ
ＰＵを同時に監視し、両者の暴走を速やかに検知し、サ
ブＣＰＵでの制御対象の駆動電源をオフにし、発煙、発
火等の事故を未前に防止するものである。

［実施例］ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。

第１図は本発明に係る一実施例のファクシミリ装置のブ
ロック構成図である。

第１図において、１は回線網２０を介して他のファクシ
ミリ装置とファクシミリ通信を行なうためた、送信デー
タを変調し、受信データを復調するためのモデム、２は
回線網２０とのインタフェースを司る網制御装置（ＮＣ
Ｕ）であり、接続回線の直流ループの保持や通話路制御
を行なうための各種リレー２ａを備えている。

３はモデム１を制御するモデム制御部、４は受信画像、
又はコピー画像等を記録紙にプリントアウトするための
記録部であり、記録部４は、記録紙を搬送、排紙するた
めの駆動系を動作させる記録モータ４ａ、サブＣＰＵ４
ｃの制御で電気エネルギーを熱エネルギーに変換して感
熱記録紙等に印刷出力する記録紙に熱を加え、ファクシ
ミリ受信画像情報、あるいはコピー画像情報をプリント
アウトするサーマルヘッド４ｂ、記録モータ４ａ及びサ
ーマルヘッド４ｂを制御するとともに、暴走検知回路９
に対し動作信号であるサブＣＰＵクロック信号を送出す
るサブＣＰＵ４ｃ等により構成されている。５は送信原
稿の画像情報を画像信号へと変換する読取部であり、読
取部５は、送信原稿の搬送等の該読取部５の駆動系を動
作させるための読取モータ５ａ、送信原稿を照射して読
取を容易とし、画像信号へ変換しやす（するための蛍光
灯５ｂ等により構成されている。

６は送信原稿に送信済スタンプを押印するためのスタン
プ用プランジャー　７は例えば後述する第５図〜第７図
のメインＣＰＵ１．３ａの制御手順等を記憶するＲＯＭ
、８は画像データ等を記憶するＲＡＭ、９は本実施例の
特有の暴走検知回路であり、サブＣＰＵ４ｃよりのサブ
ＣＰＵクロック信号と、メインＣＰＵの動作クロック信
号の状態を監視する回路である。１０は操作パネルであ
り、操作パネルｌＯには、各種情報等を表示する表示器
１０ａと、ファクシミリ装置の各種動作の指示入力及び
データ等を登録するためのキーボード（ＫＥＹ）１０ｂ
等が含まれる。

１１はファクシミリ装置の状態を検知するセンサ、１２
は記録紙をカットするカッタ一部であり、カッターを駆
動させるためのカッターモータ１２ａが含まれている。

１３は本実施例の全体制御を司る中央制御部であり、該
中央制御部１３は、上述したＲＯＭ７に格納されたプロ
グラムに従イファクシミリ装置の全体制御を司るメイン
ＣＰＵＬ３ａ、及び該メインＣＰＵ　Ｌ　３　ａの入出
力ボート（Ｉ１０ボート）等で構成されている。

１４は本実施例のファクシミリ装置の上述した各構成を
動作させるための電源であり、各種リレー２ａ、記録モ
ータ４ａ、サーマルヘッド４ｂ、読取モータ５ａ、蛍光
灯５ｂ、スタンプ用プランジャー６、カッターモータ１
２ａ等に電流を供給する高エネルギー電源１４ａ、モデ
ム制御部３などのアナログ回路に電流を供給するアナロ
グ電源１４ｂ、その他のデジタル回路に電流を供給する
デジタル電源１４ｃ等より構成されている。

以上の実施例ファクシミリ装置の主にサーマルヘッド、
モータ等の高エネルギー電源の接続系統の概略を第２図
に示す。

第２図において、第１図と同様構成には同一番号を付し
詳細説明を省略する。

第２図において、１５はメインＣＰＵ　１３　ａの動作
クロック信号であるシステムクロックを生成するための
水晶発振器、１６はサブＣＰＵ４ｃの動作クロック信号
であるシステムクロックを生成する水晶発振器、１７は
本実施例ファクシミリ装置の各種モータを大電力にてド
ライブするモータドライバである。

また、図中、１−３は水晶発振器４を発振源とし、メイ
ンＣＰＵ１３ａを駆動しているシステムクロックの外部
出力信号である、いわゆるメインＣＰＵクロック、２−
３はサブＣＰＵ４ｃが正常に動作している時に、後述す
る第８図に示す制御によりある一定の周期でサブＣＰＵ
４ｃのＩ１０ボートより出力される、いわゆるサブＣＰ
Ｕ信号（動作信号）である。２−７はサブＣＰＵ４ｃが
サーマルヘッド４ｂに対し、出力すべき画像を記録出力
するために送出するストローブ信号、２−８はサブＣＰ
Ｕ４ｃがモータドライバ１７に対し、接続モータ４ｂ、
５ａ、１２ａを動作させるために送出する制御信号、３
５はメインＣＰＵクロック１−３とサブＣＰＵ信号、（
動作信号）２−３とを監視し、異常を検知した時に高エ
ネルギー電源１４ａをオフさせる電源制御信号、６−７
は高エネルギー電源１４ａがサーマルヘッド４ｂに対し
電気エネルギーを供給する電源線、６−８は高エネルギ
ー電源１４ａがモータドライバ１７に対し電気エネルギ
ーを供給する電源線、６−１２は高エネルギー電源１４
ａが蛍光灯５ｂに対し電気エネルギーを供給する電源線
、６−１３は高エネルギー電源１４ａが各種リレー２ａ
に対し電気エネルギーを供給する電源線、６−１４は高
エネルギー電源１４ａがスタンプ用プランジャー６に対
し電気エネルギーを供給する電源線、８−９はモータド
ライバ１７が読取モータ５ａを駆動するためのモータ励
磁信号、８−１０はモータドライバ１７が記録モータ４
ａを駆動するためのモータ励磁信号、８−１１はモータ
ドライバ１７がカッターモータ１２ａを駆動するための
モータ励磁信号である。

暴走検知回路９の主要部の詳細ブロック図を第３図に示
す。

第３図中２０は暴走検知回路主要部であり、暴走検知回
路主要部２０において、２１はメインＣＰＵクロック１
−３とサブＣＰＵ信号２−３の両信号周期の比較結果が
、異常状態であるか、正常状態であるかを判断するため
の数値を書き込む事のできるコンベアレジスタ、２２は
メインＣＰＵクロック１−３を分周し、サブＣＰＵ信号
２−３との周期の比較を容易にするための分周回路、２
３は分周回路２２の出力信号をカウントし、サブＣＰ　
、Ｕ信号２−３でリセットされるカウンタ、２４はカウ
ンタ２３がオーバーフローした場合、それを記憶、保持
しクロック異常検知回路２６に報知するオーバーフロー
保持回路、２５はカウンタ２３のカウント値とコンベア
レジスタ２１の値が一致を検出しクロック異常検知回路
２６に伝達する一致／不一致検出回路である。

２６はクロック異常検知回路であり、オーバーフロー保
持回路２４からオーバーフロー状態が発生した事を報知
された場合で、かつ一致／不一致検出回路２５がカウン
タ値とコンベアレジスタの値が一致した事を検知する事
なしに、サブＣＰＵ信号２−３が２周期続けて入力した
場合に、サブＣＰＵ４ｃが異常状態であると判断し、高
エネルギー電源１４ａをオフするとともに、その状態を
リセット信号が入力するか、もしくはコンベアレジスタ
２１の設定値が再書込みされるまで保持し続ける。また
、２７はメインＣＰＵ１３ａのＩ１０ボート１３ｂより
出力されるコンベアレジスタ２１のレジスタ値を設定す
るデータ信号、２１０はクロック異常検知回路２６の出
力信号であり、メインＣＰＵクロック１−３とサブＣＰ
Ｕ信号２−３の比率が異常となった時に高エネルギー電
源１４ａをオフする信号である。

暴走検知回路９の暴走検知回路出力部の詳細ブロックを
第４図に示す。

図中、３０が暴走検知回路出力部であり、オア回路３１
、アンド回路３２により構成されている。３５は暴走検
知回路出力部３０よりの電源制御信号であり、高エネル
ギー電源１４ａのオン／オフを制御する信号である。３
６はメインＣＰＵ１３ａのＩ１０ボート１３ｂからの電
源オフ信号であり、該電源オフ信号３２を“０”とする
ことにより、電源制御信号３５を強制的に“Ｏｏｏとし
て、高エネルギー電源１４ａをメインＣＰＵ１３ａの制
御で強制オフするための信号である。

また、３７はメインＣＰＵ１３ａのＩ１０ボート１３ｂ
からの電源オフ防止信号であり、“１°°とすることに
より、高エネルギー電源１４ａのオン／オフ制御を電源
オフ信号３２のみで決定し、暴走検知回路９よりの出力
信号２１０が電源オフ状態となっても高エネルギー電源
１４ａをオフしないようにする、暴走検知回路９の機能
を殺すための信号である。

また、電源制御信号３５はＩ１０ボート１３ｂの入力ボ
ート部に入力されており、クロック異常等が発生し、高
エネルギー電源１４ａがオフとなった時に、メインＣＰ
Ｕ　１３　ａがそれを検知することができるように構成
されている。

次に、以上の構成を備える本実施例・の暴走時の高エネ
ルギー電源１４ａの制御動作を以下に説明する。

第５図はメインＣＰＵ１３ａの暴走検知回路９を有効に
するための（検知可能状態にするための）制御動作を示
すフローチャート、第６図はクロック異常が発生した時
の暴走検知回路９の動作を示すフローチャート、第７図
はメインＣＦ’Ｕ１３ａの高エネルギー電源１４ａをオ
フする事なしに、コンベアレジスタ２１の設定値を変更
する時の動作を示すフローチャート、第８図はサブＣＰ
Ｕ４ｃのサブＣＰＵクロック出力制御を示すフローチャ
ートである。

まず第５図を参照してメインＣＰＵ１３ａの暴走検知回
路９を有効にするための動作を説明する。

メインＣＰＵ１３ａは、まずステップＳ１で信号線２７
を介してコンベアレジスタ２１にメインｃｐｕクロック
１−３とサブＣＰＵ信号２−３の両信号周期の比較結果
が、異常状態であるが、正常状態であるかを判断するた
めの数値を書込む。そしてステップＳ２でメインＣＰＵ
１３ａはＩ１０ボート１３ｂをセットして高エネルギー
電源１４ａを強制オフするための信号３６を“１”とし
、続くステップＳ３で同様にＩ１０ボート１３ｂからの
電源オフ防止信号３７を“０”として、高エネルギー電
源１４ａのオン／オフ制御を暴走検知回路９よりの出力
信号２１０により行なうモードに設定する。

一方、装置に電源が供給されている時には高エネルギー
電源１４ａ以外の電源１４ｂ、１４ｃは付勢された状態
であり、メインＣＰＵ１３ａよりのメインＣＰＵクロッ
ク信号１−３及びサブＣＰＵ４ｃよりのサブＣＰＵ信号
２−３は常時出力されている状態であり、両信号は暴走
検知回路９に出力されている。このため、暴走検知回路
９は、ステップＳ５で比較処理を開始する。

即ち、一致／不一致検出回路２５はサブＣＰＵ信号２−
３の一周期の間に、分周回路２２よりのメインＣＰＵク
ロック１−３の分周出力（カウンタ２３のカウント値）
がコンベアレジスタ２１の設定数値と同じになったか否
かを常時検出しており、両値が一致すると一致信号をク
ロック異常検知回路２６へ出力する。クロック異常検知
回路２６は、この一致信号が出力されるとサブＣＰＵ信
号２−３とメインＣＰＵクロック１−３の比率が正常で
あると判断し、暴走検知回路９よりの出力信号２１０を
オンとする。

これにより、高エネルギー電源１４ａが付勢され、電流
供給が行なわれ、ファクシミリ装置の動作が開始される
。

クロック異常検知回路２６は、高エネルギー電源１４ａ
が付勢され、電流供給が行なわれ、ファクシミリ装置の
動作が開始されるカウンタ２３のカウンタがオーバーフ
ローした場合及び、一致／不一致検出回路２５がカウン
タ２３とコンベアレジスタ２１の一致を検出することな
しにサブＣＰＵ信号２−３が連続して入力した場合には
、サブＣＰＵ信号２−３もしくは、メインｃｐｕクロッ
ク１−３が異常であると判断し、暴走検知回路９よりの
出力信号２１０をオフとする。この出力信号２１０がオ
フされると、オア回路３１の出力もオフとなり、アンド
回路３２の出力もオフ、即ち、電源制御信号３５がオフ
され、高エネルギー電源１４ａの電流供給を停止させる
。この状態を第６図ステップＳ１０、ステップＳｌｌに
示す。

一方、電源制御信号３５はメインＣＰＵ１３ａのＩ１０
ボート１３ｂの入力ボート部にも出力されており、メイ
ンＣＰＵ　１３　ａはステップＳ１２でこの高エネルギ
ー電源１４ａの電流供給の停止を検出することができる
。これを検出したメインＣＰＵ１３ａは、ステップＳ１
３で異常発生の報知や他の構成部分の動作の停止等の必
要な後処理を実行する。

このオフ状態は、クロック、異常検知回路２６がリセッ
トされるか、もしくはコンベアレジスタ２１の数値が中
央制御部１３により再書込みされない限り、解除されな
い。即ち、−度異常状態となった場合、もし仮にサブＣ
ＰＵ信号２−３とメインＣＰＵクロック１−３の周波数
比が正常状態に復帰しても、それだけでは暴走検知回路
主要部２０よりの出力信号２１０はオンとならない。

また、本実施例の暴走検知回路９は、コンベアレジスタ
２１への設定数値を変更すると、異常状態の検出範囲を
変更することができ、電源制御信号３５（出力信号２１
０）の発生範囲を可変とすることができる。

この本実施例の暴走検知回路９のコンベアレジスタ２１
への設定数値の変更による異常状態の検出範囲の変更処
理を第７図を参照して以下に説明する。

本実施例の暴走検知回路９は、上述した様にコンベアレ
ジスタ２１に数値を書込み、サブＣＰＵ信号２−３が入
力し、カウンタ２３のカウント値とコンベアレジスタ２
１の設定数値とが一致しないと高エネルギー電源１４ａ
をオンとする事ができない。そのため、ファクシミリ装
置が動作中にコンベアレジスタ２１の数値を書き変える
と、電源が一瞬“オフとの状態となる。このため、第７
図のステップＳ２０でレジスタ値の変更処理の開始に続
き、まずステップＳ２１でＩ１０ボート１３ｂからの電
源オフ防止信号３７を“１”として、高エネルギー電源
１４ａがオフしないように制御し、高エネルギー電源１
４ａのオン／オフ制御を暴走検知回路９よりの出力信号
２１０により行なわないように（暴走検知回路９の出力
信号２１０を無効とするように）する。

続いてステップＳ２２でコンベアレジスタ２１の数値を
所望の数値に設定変更する。そしてステップＳ２３でサ
ブＣＰＵ信号２−３の１周期分の時間ウェイトする。こ
れは、出力信号２１０が一旦オフになっても、次のサブ
ＣＰＵ信号２−３でカウンタ２３のカウント値がリセッ
トされ、一致／不一致検出回路２５の一致が検出され、
出力信号２１０がオンされる時間電源制御信号３５がオ
フされないためである。

そして、サブＣＰＵ信号２−３の１周期分の時間が経過
するとステップＳ２４でＩ１０ボート１３ｂからの電源
オフ防止信号３７を“Ｏ”として、高エネルギー電源１
４ａのオン／オフ制御を暴走検知回路９よりの出力信号
２１０により行なうにしてステップＳ２５に進み、再び
暴走検知回路９による暴走検知処理に移行する。

このように制御することにより、高エネルギー電７ＩＰ
ｉｌ　４　ａは連続的にオンの状態を保ち続ける。

最後にサブＣＰＵ４ｃにおけるサブＣＰＵ信号２−３の
出力制御を第８図を参照して以下に説明する。

サブＣＰＵ４ｃは、正常にプログラムが実行されている
時には、まずステップＳ３１でリアルタイマをスタート
させる。このリアルタイマがスタートされると、以後、
タイムオーバとなる毎にサブＣＰＵ４ｃに割り込みをか
け、所定時間が経過する毎にサブＣＰＵ４ｃに報知する
。従って、割り込みがあるまで、即ち、タイムオーバす
るまではステップＳ３２よりステップＳ３３の処理に進
み、通常の駆動系制御等を実行する。

そして、リアルタイマがタイムオーバすると割り込みが
かかるため、ステップＳ３２よりステップＳ３５に進み
、付属のＩ１０ボートのサブＣＰＵ信号２−３出力ボー
トを一部時間セットしてサブＣＰＵ信号２−３を出力す
る。そして再びステップＳ３１に戻り、次のタイムオー
バに備える。サブＣＰＵ４ｃでは、正常に動作している
間は、常時以上の処理を実行し、所定周期でサブＣＰＵ
信号２−３を出力し続けることになる。

以上説明した暴走検知回路９の動作タイミングチャート
を第９図及び第１０図に示す。

第９図は、メインＣＰＵ１３ａのメインＣＰＵクロック
１−３の発振がおかしくなった場合などで、暴走検知回
路９の作用で高エネルギー電源１４ａが電源断となる場
合の動作タイミングチャート、第１０図はサブＣＰＵ信
号２−３の出力がおかしくなった場合などで、暴走検知
回路９の作用で高エネルギー電源１４ａが電源断となる
場合の動作タイミングチャートである。

第９図において、まず最初に、メインＣＰＵ１３ａがコ
ンベアレジスタ２１に数値を書込み、サブＣＰＵ信号２
−３が入力するとカウンタ２３リセツトされて■に示す
状態となり、カウンタ２３はメインＣＰＵクロック１−
３のカウント（分周回路２２出力のカウント）を開始す
る。順次カウントを続け、■′の如くこのカウンタ値が
コンベアレジスタ２１の設定値を越えると、一致／不一
致検出回路２５が一致を検出してクロック異常検知回路
２６に報知し、出力信号２１０を出力する。その結果、
電源制御信号３５が出力され、高エネルギー電源１４ａ
がオンとなる。

カウンタ２３はカウントを続行しているが、次にサブＣ
ＰＵ信号２−３が再入力された時点で該カウンタ２３は
一旦クリアされ、■の如く再びＯ”からメインＣＰＵク
ロック１−３のカウントを開始する。この場合電源制御
信号３５は出力されたままであり、高エネルギー電源１
４ａはオンのままである。正常時は以上の動作を繰り返
すことになる。

ここで、メインＣＰＵクロック１−３の発振が停止、ま
たは周期が長（なる等した場合には、■に示す様にカウ
ンタ２３のカウント値が上がらず、次のサブＣＰＵ信号
２−３が（るまでにコンベアレジスタ２１の設定値に達
しない。また、サブＣＰＵ４ｃが動作不良を起こし、サ
ブＣＰＵ信号２−３の周期が短（なった様な場合にも、
コンベアレジスタ２１の設定値に達しない。このため、
次のサブＣＰＵ信号２−３が（るとクロック異常検知回
路２６は■で異常検知状態となり、出力信号２１０をオ
フする。この結果、電源制御信号３５がオフされ、高エ
ネルギー電源１４ａがオフとなる。この状態となると、
再びメインＣＰＵクロック１−３の発振が正常になり、
■に示す状態となっても、コンベアレジスタ２１の数値
を再び書込まないかぎり、高エネルギー電源１４ａはオ
ンとはならない。

次に第１０図の場合を説明する。

この場合にも、正常動作時の動作は第９図と同様であり
、■より■′、■の動作を繰り返す。

この状態時に、サブＣＰＵ４ｃの暴走等の動作不良が発
生してサブＣＰＵ信号２−３が出力されない、または出
力周期が長（なった場合、あるいはメインＣＰＵ１３ａ
の動作クロックの異常で、メインＣＰＵクロック１−３
周期が短（なった場合等は、■に示すようにカウンタ２
３のカウント値がオーバーフローしてしまう。クロック
異常検知回路２６は■で異常検知状態となり、出力信号
２１０をオフする。この結果、電源制御信号３５がオフ
され、高エネルギー電源１４ａがオフとなる。この状態
となると、■で再びサブＣＰＵ信号２−３の出力が正常
になっても、コンベアレジスタ２１の数値を再び書込ま
ないかぎり、高エネルギー電源１４ａはオンとはならな
い。

以上説明したように本実施例によれば、（１）サーマル
ヘッド、モータ等記録系を制御するサブＣＰＵ４ｃから
のサブＣＰＵ信号２−３と、メインＣＰＵクロック１−
３との周期の比較を行なう簡単で安価な回路を設ける事
により、メインＣＰＵ１３ａとサブＣＰＵ４ｃの動作を
同時に監視し、両者の暴走を速やかに検知し、高エネル
ギー電源１４ａをオフにし、発煙、発火等の事故を未然
に防止する安全性の高い装置が提供できる。

（２）また、上述の高エネルギー電源１４ａの電源オフ
の条件を可変にする事によりメインＣＰＵクロック１−
３に対するサブＣＰＵ信号２−３の周期が変化するよう
な場合、たとえばサブＣＰＵ４Ｃがサーマルヘッドとモ
ータを同時に制御可能でサブＣＰＵ４ｃがどちらか一方
を制御している場合と両者を同時に制御している場合と
ではサブＣＰＵ信号２−３の周期が異なる様な場合にお
いても適切な対処が可能である。

（３）サブＣＰＵ信号２−３とメインＣＰＵクロック１
−３の周波数比が一旦異常とみなされる値となった時に
は、メインＣＰＵ１３ａからのトリガ信号が送出されな
い限り、電源のオフに保ちつづける構成にした事により
、サブＣＰＵ信号２−３あるいは、メインＣＰＵクロッ
ク１−３が断続的に異常、正常を繰り返すような場合に
おいて、高エネルギー電源１４ａが断続的にオン／オフ
を繰り返す事による、たとえばモータ駆動系の脱調や、
プリントアウトデータがところどころ欠落するようなフ
ァクシミリ装置の異常な動作を防止する事ができる。

（４）上述の電源オフ解除のトリガ信号をコンベアレジ
スタ２１の数値書込み信号とする事により、回路の構成
を簡単にすると同時に、制御ソフトウェアを簡単なもの
とする事ができる。

（５）暴走検知回路９による高エネルギー電源１４ａの
オフを、メインＣＰＵ　１３　ａで検知可能に構成した
ことにより、高エネルギー電源１４ａがオフとなった後
の処理を速やかに、かつ適切に実行する事ができる。

（６）暴走検知回路の状態によらず、高エネルギー電源
１４ａをオンする手段を設けた事により、高エネルギー
電源１４ａをオンさせたままでコンベアレジスタ２１の
値を書きかえることを可能とした。これにより、サブＣ
ＰＵ４ｃの動作に幅をもたせる事ができた。

［発明の効果］ 以上説明したように本発明によれば、サブＣＰＵの動作
信号とメインＣＰＵを動作させるクロックの周期を比較
するという簡単で安価な回路を設ける事により、メイン
ＣＰＵとサブＣＰＵを同時に監視し、両者の暴走を速や
かに検知し、サブＣＰＵでの制御対象の駆動電源をオフ
にし、発煙、発火等の事故を未然に防止することができ
る安全性の高いファクシミリ装置を提供できる。

また、−旦異常とみなされ電源オフとなった後には、メ
インＣＰＵからのトリガ信号が送出されない限り、電源
をオフに保ちつづける構成にした事により、サブＣＰＵ
あるいは、メインＣＰＵが断続的に異常、正常を繰り返
す場合でも電源が断続的にオン／オフを繰り返す事によ
る、たとえばモータ駆動系の脱調やデータがところどこ
ろ欠落したプリントアウトといったようなファクシミリ
装置の異常な動作を防止する事ができる。

更に、電源オフをメインＣＰＵが検知する手段を設ける
事により、電源オフとなってからの後処理を適切に実行
する事が可能になる。

【図面の簡単な説明】

第１図は本発明に係る一実施例ファクシミリ装置の構成
ブロック図、 第２図は本実施例ファクシミリ装置の主にサーマルヘッ
ド、モータ等の高エネルギー電源の接続系統の概略を示
す図、 第３図は本実施例の暴走検知回路の主要部の詳細ブロッ
ク図、 第４図は本実施例の暴走検知回路出力部の詳細ブロック
図、 第５図〜第７図は本実施例の主にメインＣＰＵの高エネ
ルギー電源制御動作フローチャート、第８図は本実施例
サブＣＰＵのサブＣＰＵ信号出力制御フローチャート、 第９図は本実施例の主にメインＣＰＵクロックが異常と
なり、高エネルギー電源がオフとなる場合の動作タイミ
ングチャート、 第１０図は本実施例の主にサブＣＰＵ信号が異常となり
、高エネルギー電源がオフとなる場合の動作タイミング
チャートである。 図中、ｌ・・・モデム、２・・・ＮＣＵ、１−３・・・
メインＣＰＵクロック、２ａ・・・各種リレー、２−３
・・・サブＣＰＵ信号、３・・・モデム制御部、４・・
・記録部、４ａ・・・記録モータ、４ｂ・・・サーマル
ヘッド、４ｃ・・・サブＣＰＵ、５・・・読取部、５ａ
・・・読取モータ、５ｂ・・・蛍光灯、６・・・スタン
プ用プランジャー　７・・・ＲＯＭ、８・・・ＲＡＭ、
９・・・暴走検知回路、１０ａ・・・表示器、１０ｂ・
・・キーボード、１２・・・カッタ一部、１２ａ・・・
カッターモータ、１３・・・中央制御部、１３ａ・・・
メインＣＰＵ、１３ｂ・・・Ｉ１０ボート、１４ａ・・
・高エネルギー電源、１７−・・モータドライバ、２０
・・・暴走検知回路主要部、２１・・・コンベアレジス
タ、２２・・・分周回路、２３・・・カウンタ、２４・
・・オーバーフロー保持回路、２５・・・一致／不一致
検出回路、２６・・・クロック異常検知回路、３０・・
・暴走検知回路出力部、３５・・・電源制御信号、３７
・・・電源オフ防止信号である。

Claims (6)

【特許請求の範囲】
1. （１）電気回路系を主に制御するメインＣＰＵと、他の
   記録／読取機構系等を主に制御するサブＣＰＵとを備え
   るファクシミリ装置であつて、前記サブＣＰＵが正常動
   作している時に所定周期の動作信号を出力する動作信号
   出力手段と、該動作信号出力手段よりの動作信号とメイ
   ンＣＰＵを動作させるクロックの周期を比較し、その比
   率が一定量以下あるいは一定量以上であるか否かを監視
   する監視手段と、該監視手段が前記動作信号の発生周期
   の所定範囲外を検知すると前記サブＣＰＵでの制御対象
   の駆動電源をオフする電源制御手段とを備えることを特
   徴とするファクシミリ装置。
2. （２）請求項第１項記載のファクシミリ装置において、 監視手段は前記動作信号の発生周期の監視範囲を可変と
   したことを特徴とするファクシミリ装置。
3. （３）請求項第１項又は第２項記載のファクシミリ装置
   において、 電源制御手段はメインＣＰＵからの起動信号の出力によ
   りオフした前記サブＣＰＵでの制御対象の駆動電源をオ
   ンすることを特徴とするファクシミリ装置。
4. （４）請求項第３項記載のファクシミリ装置において、 監視手段は前記動作信号の発生周期の監視範囲を可変と
   し、メインＣＰＵより電源制御手段への起動信号に従つ
   て前記動作信号の発生周期の監視範囲を設定することを
   特徴とするファクシミリ装置。
5. （５）請求項第１項記載のファクシミリ装置において、 電源制御手段によるサブＣＰＵでの制御対象の駆動電源
   のオフ状態をメインＣＰＵに報知する報知手段を備える
   ことを特徴とするファクシミリ装置。
6. （６）請求項第１項記載のファクシミリ装置において、 更に電源制御手段の電源オフ動作を消勢するオフ防止手
   段を備えることを特徴とするファクシミリ装置。