JPH0320191B2

JPH0320191B2 -

Info

Publication number: JPH0320191B2
Application number: JP59043644A
Authority: JP
Inventors: Takuya Tsushima
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1984-03-06
Filing date: 1984-03-06
Publication date: 1991-03-18
Also published as: DE155136T1; US4649427A; KR850006957A; KR890004242B1; JPS60187185A; EP0155136A1; DE3567340D1; EP0155136B1

Description

【発明の詳細な説明】産業上の利用分野本発明は映像信号遅延回路に係り、特に入力用
水平転送レジスタと複数列の垂直転送レジスタと
出力用水平転送レジスタとが夫々マトリクス状に
配置された半導体遅延回路部を用いて、入力複合
映像信号を所望時間遅延し得、またその遅延時間
を変更することができる映像信号遅延回路に関す
る。

従来技術従来より、VTRその他の映像信号再生装置に
おいて、所謂ライン相関性やフイールド相関性を
利用して再生複合映像信号中に含まれるノイズを
低減するためのノイズリダクシヨン回路内には、
１水平走査期間（1H）又は１フイールドの遅延
回路が設けられており、またドロツプアウト補償
のためなどにも遅延回路が使用される。このよう
に、従来より映像信号遅延回路は種々の用途に供
されており、第１図にこの従来の映像信号遅延回
路の一例のブロツク系統図を示す。同図中、入力
端子１に入来した複合映像信号は、半導体遅延回
路部２に供給される。この半導体遅延回路部２は
１行の入力用水平転送レジスタ３とｎ列（ただし
ｎは２以上の自然数）の垂直転送レジスタ４₁〜
４ｎと１行の出力用水平転送レジスタ５とが夫々
マトリクス状に配置された構成とされている。水
平転送レジスタ３及び５は夫々１行で、水平方向
にｎ個のセルが配置されている。一方、垂直転送
レジスタ４₁〜４ｎの夫々は垂直方向にｍ個（た
だし、ｍは２以上の自然数）のセルが配置されて
いる。これらのｎ×（ｍ＋２）個のセルは例えば
チヤージ・カツプルド・デバイス（CCD）から
構成されている。

入力端子１よりの複合映像信号はまた水平同期
信号分離回路６にも供給され、ここで水平同期信
号を分離抽出された後、水平転送パルス発生回路
７及び垂直転送パルス発生回路８に夫々供給され
る。水平転送パルス発生回路７は入力複合映像信
号を第２図Ａに示すものとすると、第２図Ｂ，Ｃ
に夫々示す如く、互いに逆相で入力複合映像信号
の1H期間当り、水平転送レジスタ３，５のセル
の数に等しいｎ個のパルスをクロツクパルスφ_H，
φ_Hとして発生し、これを水平転送レジスタ３及
び５に夫々供給する。

一方、垂直転送パルス発生回路８は例えば第３
図に示す如く、２個の単安定マルチバイブレータ
（モノマルチ）１１及び１２が縦続接続された構
成とされており、入力端子１０に入来した水平同
期信号をモノマルチ１１により時間T₁だけ遅延
し、次のモノマルチ１２によりパルス幅T₂の第
２図Ｄに示す如き1H周期のパルスを生成する。
モノマルチ１２の出力パルスは出力端子１４より
垂直転送クロツクパルスφ_Vとして垂直転送レジ
スタ４₁〜４ｎに夫々供給される一方、インバー
タ１３により位相反転されて第２図Ｅに示す如き
垂直転送クロツクパルス_Vに変換された後出力
端子１５を介して垂直転送レジスタ４₁〜４ｎに
夫々供給される。ここで、上記のクロツクパルス
φ_V及び_Vの発生位置は、一例として第２図Ａ，
Ｄ，Ｅよりわかるように、入力複合映像信号のバ
ツクポーチ内に選定されており、そのパルス幅
T₂は1μs程度である。更にクロツクパルスφ_H及び
φ_Hはφ_V及び_Vが発生する期間以外に発生するよ
うに構成されている。

これにより、入力用水平転送レジスタ３に供給
された入力複合映像信号は、クロツクパルスφ_H
及び_Hでサンプリングされた如き信号波形で、
水平転送レジスタ３を構成するｎ個のセルの夫々
に順次に記憶される。すなわち、入力複合映像信
号はクロツクパルスφ_H，_Hに基づき順次に右方
向へ転送されていき、クロツクパルスφ_H，_Hが
ｎ個入力された時点で（1Hよりやや短い期間）
各セルのすべてに入力複合映像信号のｎ個のサン
プリング波形が記憶され終る（水平転送が終了す
る）。次に、クロツクパルスφ_H，_Hは発生され
ず、クロツクパルスφ_V，_Vが第２図Ｄ，Ｅに示
す如くバツクポーチ期間内で発生されるので、入
力用水平転送レジスタ３に保持されているｎ個の
サンプリング波形（サンプル値）が垂直転送レジ
スタ４₁〜４ｎの１行目の各セルへ夫々並列に転
送される。これにより、1H期間の水平転送と垂
直転送とが夫々終了する。

以下、上記と同様の動作が繰り返され、水平転
送レジスタ３に保持されたｎ個のサンプル値はｍ
＋１回の垂直転送で出力用水平転送レジスタ５に
入力され、以後クロツクパルスφ_H，_Hにより出
力端子９へ直列に出力される。この結果、（ｍ＋
１）Ｈの遅延が付与された第２図Ｆに示す如き複
合映像信号が出力端子９より取り出されることに
なる。

従つて、入力複合映像信号が走査線数525本方
式の複合映像信号であり、これを１フイールド−
0.5H遅延する場合は、上記のｍの値は261に選定
され、入力複合映像信号の垂直帰線消去期間
（V.BLK）付近の波形を第４図Ａ、クロツクパル
スφ_Vの波形を同図Ｂに示すものとすると、出力
端子９には同図Ｃに示す波形の262H遅延された
複合映像信号が取り出される。

発明が解決しようとする問題点しかるに、上記の従来の映像信号遅延回路は、
垂直転送レジスタ４₁〜４ｎの行数（段数；ここ
ではｍ）によつて定まる一定の遅延時間しかとり
得ず、遅延時間を可変することができず、そのた
め、走査線数525本方式及び625本方式のいずれの
方式の複合映像信号に対しても例えば１フイール
ドー0.5H（又は１フイールド＋0.5H）の遅延時間
を有するフイールド遅延回路として共用すること
ができなかつた。

またフイールド遅延回路を用いてフイールド相
関を利用した信号処理を行なう場合、テレビジヨ
ン映像信号はインターレースのために１フイール
ドの走査線数が262.5本（走査線数525本方式の場
合）、又は312.5本（走査線数625本方式の場合）
で、0.5の端数が生ずるのに対して、垂直転送レ
ジスタ４₁〜４ｎの行数は自然数個であるために
上記の従来回路の遅延時間は1Hの自然数倍しか
とり得ず、よつて画面上、上下のどちらか一定方
向へずれたフイールド相関しかとれなかつた。

更に、上記の従来回路は垂直転送を行なつてい
る期間は水平転送ができないので、遅延された出
力複合映像信号中には第２図Ｆにf₁、f₂、f₃で
夫々示す如く、垂直転送期間に相当する期間は信
号欠落部分になつてしまうという問題点があつ
た。

そこで、本発明は入力用水平転送レジスタと出
力用水平転送レジスタとを夫々複数行ずつ構成す
ると共に、それらの中から各一行ずつを選択して
動作せしめることにより、任意の遅延時間を得る
ことができ、また垂直転送期間中は一定電圧又は
入力複合映像信号を選択出力することにより、垂
直転送期間中の信号欠落をも補償し得る映像信号
遅延回路を提供することを目的とする。

問題点を解決するための手段本発明は、入力用水平転送レジスタと出力用水
平転送レジスタとを夫々複数行ずつ垂直転送レジ
スタに交差させると共に互いに独立に動作するよ
うに構成し、該複数行の入力用水平転送レジスタ
のうち任意に選択したいずれか一行の入力用水平
転送レジスタの並列出力信号を該垂直転送レジス
タを介して該複数行の出力用水平転送レジスタの
うち任意に選択したいずれか一行の出力用水平転
送レジスタに夫々供給せしめ、所望の遅延時間を
付与された複合映像信号を、選択した該一行の出
力用水平転送レジスタより取り出すよう構成した
ものであり、また更にこの出力遅延複合映像信号
と一定電圧又は前記入力複合映像信号とのうちス
イツチ回路手段により通常は該遅延複合映像信号
を選択出力し、少なくとも該垂直転送パルス発生
期間中は該一定電圧又は該入力複合映像信号を選
択出力するよう構成したものであり、以下その各
実施例について第５図以下の図面と共に説明す
る。

実施例第５図は本発明回路の第１実施施の回路系統図
を示す。同図中、入力端子１７に入来した複合映
像信号（第６図Ａに走査線数525本方式の入力複
合映像信号の奇数、偶数の各フイールドの垂直帰
線消去期間付近の波形を示す。）ａは、スイツチ
回路１８及び１９に夫々供給される一方、同期信
号分離回路２０に供給され、ここで水平同期信号
と垂直同期信号とを夫々別々に分離される。

同期信号分離回路２０より取り出された第６図
Ｂに示す如き垂直同期信号ｂと同図Ｃに示す如き
水平同期信号ｃとは夫々タイミング発生回路２１
に供給され、また水平同期信号ｃは更に垂直転送
パルス発生回路２２及び水平転送パルス発生回路
２３に夫々供給される。垂直転送パルス発生回路
２２は第６図Ｄに示す如く、水平同期信号ｃの例
えば立上りエツジ位置よりも僅かに遅れた1H周
期の極めて幅の狭いパルスｄを垂直転送のための
クロツクパルス（垂直転送パルス）φ_Vとして発
生出力し、かつ、これと逆相の垂直転送パルス
φ_Vも発生し、これらをｎ列の垂直転送レジスタ
３０₁〜３０ｎに供給し、また、後述のスイツチ
回路４０にスイツチングパルスとして供給する。
一方、水平転送パルス発生回路２３は入力複合映
像信号の必要とする帯域の上限周波数の２倍以上
の繰り返し周波数で、かつ、垂直転送パルスｄ
（φ_V）の発生期間中のみ一定レベルとされた、第
６図Ｅに示す如きパルスｅを水平転送のためのク
ロツクパルス（水平転送パルス）φ_Hとして発生
出力して２入力AND回路２４，２５，３２，３
３の各一方の入力端子に夫々供給する。

更にタイミング発生回路２１は任意の遅延時間
を得るために後述する入力用水平転送レジスタ２
９₁及び２９₂を選択動作させるタイミングパルス
を発生する回路で、例えば第６図Ｆに示す如く垂
直同期信号の後の等化パルスの後、２個目の水平
同期信号に位相同期して立下り、それ以降262H
経過した時点で立上る、２フイールド周期のパル
スｆを生成すると共に、例えば同図Ｇに示す如
く、パルスｆの立下りエツジ位置よりも1H前の
位置で立上り、それ以降263H経過した時点で立
下る、２フイールド周期のパルスｇを生成する。
上記パルスｆはAND回路２５の他方の入力端子
に印加される一方、スイツチ回路１９にスイツチ
ングパルスとして印加され、これをそのハイレベ
ル期間オンとし、そのローレベル期間オフとす
る。また、上記パルスｇはAND回路２４の他方
の入力端子に印加される一方、スイツチ回路１８
にスイツチングパルスとして印加され、これをそ
のハイレベル期間オンとし、そのローレベル期間
オフとする。

これにより、入力端子１７の入力複合映像信号
ａは、パルスｇがハイレベルである263H期間は
スイツチ回路１８を通して半導体遅延回路部２８
の第１行に配置された第１の入力用水平転送レジ
スタ２９₁に直列に供給され、ここでこの期間の
みAND回路２４を通して取り出された第６図Ｈ
に示す水平転送パルスφ_1Hと、これをインバータ
２６を通して得た水平転送パルス_1Hとにより、
水平転送レジスタ２９₁の右方向へ順次転送され
ていく。

パルスｇが立下ると同時に立上るパルスｆが、
ハイレベルである次の263H期間は、入力複合映
像信号ａはスイツチ回路１９を通して半導体遅延
回路部２８の第２行に配置された第２の入力用水
平転送レジスタ２９₂に直列に供給され、ここで
この期間のみAND回路２５を通して取り出され
た第６図Ｉに示す水平転送パルスφ_2Hと、これを
インバータ２７を通して得た水平転送パルス_2H
とにより、水平転送レジスタ２９₂を右方向へ順
次転送されていく。

他方、前記パルスｅはAND回路３２，３３に
供給され、ここで入力端子３４に入来した走査線
方式判別信号及び、それをインバータ３５を通し
て得た信号と夫々論理積をとられる。ここで、上
記走査線数方式判別信号は、入力端子１７の入力
複合映像信号ａが走査線数525本方式のときには
ハイレベル、625本方式のときにはローレベルと
なる２値信号である。従つて、入力複合映像信号
ａが走査線数525本方式であるものとすると、
AND回路３２の出力信号は常にローレベルとな
り、半導体遅延回路部２８の第314行に配置され
た第１の出力用水平転送レジスタ３０₁はローレ
ベルの信号とインバータ３６を経たハイレベルの
信号とが夫々供給され、水平転送を禁止される。
一方、AND回路３３の出力信号は第６図Ｊに示
す如くパルスｅがそのまま通過出力された信号と
なり、この信号は水平転送パルスφ_264Hとして半
導体遅延回路部２８の第264行に配置された第２
の出力用水平転送レジスタ３０₂に直接供給され
ると共に、インバータ３７を通して逆相の水平転
送パルス_264Hとされた後、上記水平転送レジス
タ３０₂に供給される。

ここで、半導体遅延回路部２８の構成につき更
に詳細に説明するに、第７図は半導体遅延回路部
２８の一実施例の構成を示す。同図中、半導体遅
延回路部２８は314行ｎ列のマトリクス状に配置
された314×ｎ個のCCD等の電荷転送部（セル）
からなり、その第１行と第２行の各ｎ個のセルが
入力用水平転送レジスタ２９₁，２９₂を夫々構成
し、その第314行と第264行の各ｎ個のセルが出力
用水平転送レジスタ３０₁，３０₂を夫々構成する
と共に、水平転送レジスタ２９₁と３０₁との間の
第２行から第313行までの各セルは垂直方向にｎ
列の垂直転送レジスタ３１₁〜３１ｎを構成して
いる。従つて、水平転送レジスタ２９₂，３０₂の
各セルは垂直転送レジスタ３１₁〜３１ｎの一部
をも構成している。

入力用水平転送レジスタ２９₁及び２９₂には
夫々263H期間ずつ略交互に（ただし、1H期間は
両方共に）入力複合映像信号ａが供給され、まず
一番左（第１列）の１個のセルに最初の１個の水
平転送パルスφ_1H，φ_2Hで入力複合映像信号をサン
プリングして得た信号（サンプル値）が記憶保持
され、次の１個の水平転送パルスφ_1H，φ_2H入来時
には第１列のセルに記憶されたサンプル値が第２
列の１個のセルに転送された後、入力複合映像信
号ａの２番目のサンプル値が第１列の１個のセル
に記憶され、以下水平転送パルスφ_1H，φ_2Hが入来
する毎に上記と同様の動作が繰り返され、ｎ個目
の水平転送パルスφ_1H，φ_2Hの入来により、約1H
分の入力複合映像信号ａが入力用水平転送レジス
タ２９₁又は２９₂の容量一杯に記憶保持される。

しかる後に垂直転送パルスφ_Vが入来し、これ
により入力用水平転送レジスタ２９₁又は２９₂に
記憶されたｎ個のサンプル値（約1H分の複合映
像信号情報）は並列に１行下のｎ個セルに垂直転
送され、ここで記憶保持される。以下、垂直転送
パルスφ_Vが1H周期で入来する毎にｎ個のサンプ
ル値は次行へ垂直転送されていく。従つて、入力
用水平転送レジスタ２９₁に記憶されたｎ個のサ
ンプル値は263回の垂直転送で出力用水平転送レ
ジスタ３０₂に供給されて記憶されるから、263H
遅延されて出力用水平転送レジスタ３０₂より直
列に取り出される。また、入力用水平転送レジス
タ２９₂に記憶された次の約１フイールド後のｎ
個のサンプル値は262回の垂直転送で出力用水平
転送レジスタ３０₂に入力されるから、出力用水
平転送レジスタ３０₂から262H遅延された複合映
像信号として直列に取り出される。

再び第５図に戻つて説明するに、出力用水平転
送レジスタ３０₂より上記の如く入力用水平転送
レジスタ２９₁，２９₂を約１フイールド毎に交互
に切換えて使用することにより、１フイールド毎
に遅延時間が263H（１フイールドの水平走査期間
である263.5Hに0.5Hを加えた値）と262H（＝
263.5H−0.5H）と交互に切換えられた複合映像
信号が取り出されてスイツチ回路３９に供給され
る。一方、出力用水平転送レジスタ３０₁の出力
信号はスイツチ回路３８に供給される。スイツチ
回路３８はインバータ３５の出力信号により入力
複合映像信号ａが走査線数625本方式のときにの
みオンで、525本方式のときはオフとされる。一
方、スイツチ回路３９は入力端子３４よりの判別
信号により入力複合映像信号ａが走査線数525本
方式のときにオン、625本方式のときにオフとさ
れる。従つて、ここではスイツチ回路３９がオン
で、かつ、スイツチ回路３８はオフとされるか
ら、水平転送レジスタ３０₂の上記の出力複合映
像信号のみがスイツチ回路３９を通してスイツチ
回路４０の端子４０ａに印加される。このスイツ
チ回路４０はその端子４０ｂにペデスタルレベル
発生器４１より入力複合映像信号ａのペデスタル
レベルに相当する一定電圧が供給される。

ところで、第６図Ａ及び第８図Ａに示す複合映
像信号を遅延する場合、第６図Ｄ及び第８図Ｂに
示す如き垂直転送パルスφ_V及びそれと逆相の第
８図Ｃに示す如き垂直転送パルス_Vの発生期間
中は垂直転送をするために水平転送は休止されて
いる。このため、出力用水平転送レジスタ３０₂
又は３０₁の出力遅延信号中には第８図Ｄにh₁、
h₂、h₃で示す如く水平転送休止期間に対応する期
間、信号が欠落する。

そこで、スイツチ回路４０は垂直転送パルス
φ_V(d)をスイツチングパルスとして供給され、水
平転送期間中はその端子４０ａの入力遅延複合映
像信号を選択出力し、垂直転送期間中はその端子
４０ｂに入来するペデスタルレベルを選択出力す
るように切換わる。これにより、スイツチ回路４
０より出力端子４２へ出力される信号は、第６図
Ｋ及び第８図Ｅに示す如く、垂直転送時の信号欠
落が補償された遅延複合映像信号が取り出され
る。なお、第６図Ｋにおいて、遅延時間が263H
から262Hへ切換わる位置の水平同期信号h₁は等
化パルスの直後より２番目の水平同期信号で、１
番目の水平同期信号は消失する。また遅延時間が
262Hから263Hへ切換わつた最初の水平同期信号
h₃はその1H前の水平同期信号h₂と同一の水平同
期信号となる。すなわち、遅延時間を１フイール
ド−0.5Hから１フイールド＋0.5へ切換える時は
単純に切換えると、切換え直後より1Hは信号が
欠落するが、本実施例ではパルスｆとｇとが夫々
共にハイレベルとなる1H期間があつて、この1H
期間では入力用水平転送レジスタ２９₁及び２９₂
に共に入力複合映像信号を記憶させるので、上記
の信号欠落はなく、水平同期信号h₂が２回繰り返
して出力される。上記の遅延時間の切換位置は上
記のように、垂直帰線消去期間内の位置である。

このように遅延時間を１フイールド毎に１フイ
ールド＋0.5Hと１フイールド−0.5Hに切換わる
遅延回路を、例えば巡回型フイールド相関ノイズ
リダクシヨン回路のフイールド遅延回路として用
いた場合は、従来固定の遅延時間のフイールド遅
延回路を用いていたときに生じていた再生画面上
のスミアを出なくすることができる。

次に本発明回路の第２実施例につき説明する
に、第９図は本発明回路の第２実施例の回路系統
図を示す。同図中、第５図と同一構成部分には同
一符号を付し、その説明を省略する。また第１０
図Ｂ〜Ｅに示す信号は、第６図Ｂ〜Ｅに示す各信
号と夫々同一の信号である。第９図において、入
力端子１７には第１０図Ａに示す如き例えば走査
線数625本方式の複合映像信号a′が入来し、スイ
ツチ回路４４，４５及び後述のスイツチ回路６０
の端子６０ｂに夫々供給される。スイツチ回路４
４は入力端子３４よりの判別信号をインバータ４
６を通して得た信号によりそのハイレベル期間オ
ンとされ、スイツチ回路４５は入力端子３４より
の判別信号がハイレベルのときにオンとされる。
従つて、いま入力複合映像信号a′が走査線数625
本方式であるものとすると、この入力複合映像信
号a′はスイツチ回路４４を通して入力用水平転送
レジスタ２９₁に供給され、スイツチ回路４５に
より遮断されて半導体遅延回路部４７の第51行に
配置された第２の入力用水平転送レジスタ４８へ
の伝送を阻止される。すなわち、本実施例では入
力複合映像信号の走査線数方式に応じて、２つの
入力用水平転送レジスタ２９₁及び４８のうちの
いずれか一方が動作せしめられる。

半導体遅延回路部４７は前記半導体遅延回路部
２８と同様に、314行ｎ列のマトリクス状に配置
された314行×ｎ個のセルからなり、また入力用
水平転送レジスタ２９₁、出力用転送レジスタ３
０₁及び垂直転送レジスタ３１₁〜３１ｎの各配置
も前記半導体遅延回路部２８と同一であるが、第
２の入力用水平転送レジスタ４８が第51行に配置
され、かつ、第２の出力用水平転送レジスタ４９
が第313行に配置される点が異なる。また、本実
施例では第１実施例と異なり、１フイールド毎に
交互に出力用水平転送レジスタ３０₁，４９が切
換動作せしめられる。

第９図において、AND回路５０は第１０図Ｅ
に示す水平転送パルスｅとインバータ４６の出力
信号との論理積をとつて得た第１０図Ｊに示す如
きパルスを、水平転送パルスφ_1Hとして直接入力
用水平転送レジスタ２９₁に供給する一方、イン
バータ５２により逆相とした水平転送パルス_1H
を上記レジスタ２９₁に供給する。またAND回路
５１は入力端子３４よりの判別信号と上記パルス
ｅとの論理積をとつて得た信号を、水平転送パル
スφ_51Hとして直接入力用水平転送レジスタ４８に
供給する一方、インバータ５３により位相反転し
て得た水平転送パルス_51Hも上記レジスタ４８に
供給する。ただし、ここでは判別信号はローレベ
ルである場合を例にとつて説明しているので、
AND回路５１の出力信号は常にローレベルとな
り、よつて水平転送レジスタ４８は水平転送動作
は行なわない。

一方、AND回路５４は上記パルスｅとタイミ
ング発生回路４３より取り出された第１０図Ｆに
示す如き、入力複合映像信号a′の等化パルス直後
の最初の水平同期信号に位相同期して立下り、そ
の時点より313H経過した時点で立上るパルスｌ
との論理積をとつて得た、第１０図Ｉに示すパル
スを水平転送パルスφ_314Hとして直接に出力用水
平転送レジスタ３０₁に供給する一方、インバー
タ５６を介して上記レジスタ３０₁に供給する。
また、AND回路５５は上記パルスｅとタイミン
グ発生回路４３より取り出された、第１０図Ｇに
示す如きパルスｐ（パルスｌと逆相のパルス）と
の論理積をとつて得た、第１０図Ｈに示すパルス
を水平転送パルスφ_313Hとして直接に出力用水平
転送レジスタ４９に供給する一方、インバータ５
７を介して上記レジスタ４９に供給する。

従つて、入力複合映像信号a′の垂直帰線消去期
間内の位置から始つて次のフイールドの垂直帰線
消去期間内の位置で終る313H期間は出力用水平
転送レジスタ４９が水平転送パルスφ_313H，_313H
を夫々供給されて水平転送を行なつて312H遅延
した複合映像信号を直列にスイツチ回路５９へ出
力し、この313H期間の次の312H期間は出力用水
平転送レジスタ３０₁が水平転送パルスφ_314H及び
φ_314Hを夫々供給されて水平転送を行ない、313H
遅延した複合映像信号を直列にスイツチ回路５８
へ出力するという動作が交互に繰り返される。こ
こで、スイツチ回路５８は前記パルスｌをスイツ
チングパルスとして印加され、そのハイレベル期
間はオン、ローレベル期間はオフとなるように構
成されているので、出力用水平転送レジスタ３０
_１が水平転送を行なつている312Hの期間中のみレ
ジスタ３０₁よりの遅延複合映像信号をスイツチ
回路６０の端子６０ａに供給する。他方、スイツ
チ回路５９は前記パルスｐをスイツチングパルス
として印加され、そのハイレベル期間はオン、ロ
ーレベル期間はオフとなるように構成されている
ので、出力用水平転送レジスタ４９より取り出さ
れた遅延複合映像信号はスイツチ回路５９を通し
てスイツチ回路６０の端子６０ａに印加される。

このようにして、スイツチ回路６０の端子６０
ａには約１フイールド毎に遅延時間が312Hと
313Hとに交互に切換え付与された遅延複合映像
信号が供給される。ここで、遅延時間が312Hか
ら313Hへ切換わつた時は、切換え直後の1H期間
は遅延複合映像信号に信号の欠落が生ずる。そこ
で、本実施例ではこの信号欠落期間においてハイ
レベルとなる第１０図Ｋに示す如き信号ｑをタイ
ミング発生回路４３で発生し、この信号ｑをOR
回路６１を通してスイツチ回路６０にスイツチン
グパルスとして印加し、これをそのハイレベル期
間端子６０ｂ側へ切換接続させることにより、上
記の信号欠落期間は入力複合映像信号a′がスイツ
チ回路６０より選択出力される。

また、スイツチ回路６０には第１実施例と同様
に、垂直転送パルスｄ（φ_V）がOR回路６１を通
してスイツチングパルスとして印加されるので、
水平転送期間中はその端子６０ａの入力遅延複合
映像信号を選択出力し、垂直転送期間中はその端
子６０ｂに入来する入力複合映像信号を選択出力
するように切換わり、垂直転送期間中の信号欠落
を入力複合映像信号に置換することで補償する。
このようにして、スイツチ回路６０より出力端子
４２へ出力される信号は、第１０図Ｌに示す如
く、遅延時間が313Hと312Hとに１フイールド毎
に交互に切換え付与された走査線数625本方式の
複合映像信号であつて、かつ、垂直転送時の信号
欠落と遅延時間が312Hから313Hへ切換えた時に
発生する1H間の信号欠落の両方を現入力複合映
像信号に置換されることにより補償された複合映
像信号となる。なお、第１０図Ｌにおいて、６２
は遅延時間が312Hから313Hへ切換えられた時の
信号欠落を補償するために挿入された、入力複合
映像信号の1H部分を示す。

応用例なお、本発明は上記の各実施例に限らずその他
種々の応用例が考えられるものである。すなわ
ち、上記の各実施例では遅延時間は１フイールド
毎に切換えていたが、使用をする用途に応じて所
望の一定の遅延時間を得ることができることは勿
論である。例えば、第５図に示した半導体遅延回
路部２８を使用した場合は、スイツチ回路１８を
常時オンとし、かつ、スイツチ回路１９を常時オ
フとし、また入力用水平転送レジスタ２９₁に水
平転送パルスを供給してこれを動作せしめる一
方、出力用水平転送レジスタ３０₂に水平転送パ
ルスを供給し、かつ、スイツチ回路３８をオフと
してスイツチ回路３９をオンとすることにより出
力用転送レジスダ３０₂を動作させ、更に1Hに１
回の割合で垂直転送を行なうことにより、263H
の遅延時間を得ることができる。また、入力用水
平転送レジスタ２９₂を動作せしめる一方、出力
用水平転送レジスタ３０₂を動作せしめ、1Hに１
回の割合で垂直転送を行なうことにより、262H
の遅延時間を得ることができる。

同様に、第５図とは異なり、半導体遅延回路部
２８の出力用水平転送レジスタ３０₁を常時動作
せしめた場合は、入力用水平転送レジスタ２９₁
を動作させ、かつ、1Hに１回の割合で垂直転送
を行なうことにより、313Hの遅延時間を得るこ
とができ、他方、入力用水平転送レジスタ２９₂
を動作させ、かつ、1Hに１回の割合で垂直転送
を行なうことにより、312Hの遅延時間を得るこ
とができる。更に遅延時間を１フイールド毎に
313Hと312Hに交互に切換えることもできること
は明らかである。

他方、第９図に示した半導体遅延回路部４７を
使用した場合は313H又は312Hの遅延時間を任意
に選択して固定的に得ることができることは上記
の説明より明らかであり、更に入力用水平転送レ
ジスタ４８と出力用水平転送レジスタ４９とを
夫々動作させ、かつ、1Hに１回の割合で垂直転
送を行なうようにした場合は262Hの遅延時間を
得ることができ、一方、入力用水平転送レジスタ
４８と出力用水平転送レジスタ３０₁を夫々動作
させ、かつ、1Hに１回の割合で垂直転送を行な
うことにより263Hの遅延時間を得ることができ
る。更に、入力用水平転送レジスタ４８を常時動
作させると共に、出力用水平転送レジスタ４９及
び３０₁を263H期間交互に（1H期間は重複する）
動作させ、かつ、1Hに１回の割合でで垂直転送
を行なうことにより、遅延時間を１フイールド毎
に262Hと263Hに交互に切換えることができる。

また、スイツチ回路４０の端子４０ｂには入力
複合映像信号を供給するようにしてもよく、スイ
ツチ回路６０の端子６０ｂにはペデスタルレベル
等の一定電圧を供給するようにしてもよい。更に
スイツチ回路４０及び６０を削除しても、信号欠
落部分は水平帰線消去期間又は垂直帰線消去期間
内の特定位置であり、再生画像にそれほどの悪影
響はもたらさないので、これらのスイツチ回路４
０，６０を設けなくてもよい。更に、遅延時間を
上記の如く１フイールド毎に切換える構成とした
この遅延回路を、VTRの再生系のノイズリダク
シヨン回路内に設けるようにした場合は、上記１
フイールド毎に入力用又は出力用水平転送レジス
タを切換動作させる基準信号として公知のドラム
パルスを共用することもできる。

また更に、半導体遅延回路部は第５図に２８で
示したものや、第９図に４７で示したものに限定
されるものではなく、入力用水平転送レジスタ及
び出力用水平転送レジスタは夫々３以上の複数行
ずつ設けてもよく、この場合は前記した遅延時間
以外の遅延時間を含む予め設定した各種遅延時間
の中から、所望の遅延時間を任意に選択すること
ができる。

効果上述の如く、本発明によれば、半導体遅延回路
部の入力用水平転送レジスタと出力用水平転送レ
ジスタとを夫々複数行ずつ設け、それらの中から
任意に−の入力用水平転送レジスタと−の出力用
水平転送レジスタとを夫々選択して動作せしめる
よう構成したので、次のような数々の特長を有す
るものである。

半導体遅延回路部の構造を何ら変更すること
なく、２以上の遅延時間を選択的に得ることが
できる。

と関連して、遅延すべき入力複合映像信号
が走査線数525本方式及び625本方式のいずれで
あつても、同一回路により所望の遅延時間を得
ることができる。

遅延時間を１フイールド＋0.5Hと１フイー
ルド−0.5Hの２つの値とし、これを１フイー
ルド毎に交互に切換えることができるので、こ
の遅延回路を例えば巡回形フイールド相関ノイ
ズリダクシヨン回路内のフイールド遅延回路と
して用いた場合は、従来生じていた再生画面上
のスミアを出なくすることができる。

垂直転送期間中は入力複合映像信号又は一定
電圧（垂直転送期間中の例えばペデスタルレベ
ル、あるいはシンクチツプレベルなど）を選択
出力するようにしたので、信号の欠落がない。

垂直帰線消去期間内で遅延時間の切換えを行
なうので、再生画像が不自然にならない。

１フイールド毎に遅延時間を切換えるときに
生ずる情報欠落をと同様にして補償すること
ができる。

【図面の簡単な説明】

第１図は従来回路の一例を示すブロツク系統
図、第２図は第１図の動作説明用信号波形図、第
３図は第１図の要部の一例を示すブロツク系統
図、第４図は第１図の動作説明用信号波形図、第
５図及び第９図は夫々本発明回路の各実施例を示
す回路系統図、第６図及び第８図は夫々第５図図
示回路系統の動作説明用信号波形図、第７図は第
５図図示回路系統中の半導体遅延回路部の構成の
一実施例を示す図、第１０図は第９図図示回路系
統の動作説明用信号波形図である。１，１７……複合映像信号入力端子、２，２８
……半導体遅延回路部、１０……水平同期信号入
力端子、１８，１９，３８，３９，４０，４４，
４５，５８，５９，６０……スイツチ回路、２０
……同期信号分離回路、２１，４３……タイミン
グ発生回路、２２……垂直転送パルス発生回路、
２３……水平転送パルス発生回路、２４，２５，
３２，３３，５０，５１，５４，５５……AND
回路、２９₁，２９₂，４８……入力用水平転送レ
ジスタ、３０₁，３０₂，４９……出力用水平転送
レジスタ、３１₁〜３１ｎ……垂直転送レジスタ、
４１……ペデスタルレベル発生器、４２……遅延
複合映像信号出力端子。

Claims

【特許請求の範囲】１入力複合映像信号が直列に供給される入力用
水平転送レジスタと、該入力用水平転送レジスタ
より並列に供給される信号を転送する複数列の垂
直転送レジスタと、該垂直転送レジスタより並列
に供給される信号を保持した後水平転送をして遅
延複合映像信号を直列に出力する出力用水平転送
レジスタとからなる半導体遅延回路部と、該入力
用及び出力用の両水平転送レジスタに水平転送を
行なわせるためのクロツクパルスを発生して該入
力用及び出力用の両水平転送レジスタに夫々供給
する水平転送パルス発生回路と、該垂直転送レジ
スタに垂直転送を行なわせるためのクロツクパル
スを上記水平転送期間以外の期間中に発生して該
垂直転送レジスタへ供給する垂直転送パルス発生
回路とよりなる映像信号遅延回路において、該入
力用水平転送レジスタと該出力用水平転送レジス
タとを夫々複数行ずつ該垂直転送レジスタに交差
させると共に互いに独立に動作するように構成
し、該複数行の入力用水平転送レジスタのうち任
意に選択したいずれか一行の入力用水平転送レジ
スタの並列出力信号を該垂直転送レジスタを介し
て該複数行の出力用水平転送レジスタのうち任意
に選択したいずれか一行の出力用水平転送レジス
タに夫々供給せしめ、所望の遅延時間を付与され
た複合映像信号を、選択した該一行の出力用水平
転送レジスタより取り出すよう構成したことを特
徴とする映像信号遅延回路。２該垂直転送レジスタは第１行に配置された第
１の入力用水平転送レジスタの１行下の第２行か
ら、第314行に配置された第１の出力用水平転送
レジスタの１行上の第313行までに配置され、第
２の入力用水平転送レジスタは第２行又は第51行
の該垂直転送レジスタとして選択的に共用するべ
く配置され、第２の出力用水平転送レジスタは第
264行又は第313行の該垂直転送レジスタとして選
択的に共用するべく配置され、該第１及び第２の
入力用水平転送レジスタのいずれか一方と該第１
及び第２の出力用水平転送レジスタのいずれか一
方とを夫々水平転送レジスタとして任意に選択
し、かつ、選択した該第１又は第２の入力用水平
転送レジスタと選択した該第１又は第２の出力用
水平転送レジスタとの間の該垂直転送レジスタ
に、該垂直転送パルス発生回路より前記入力複合
映像信号の１水平走査期間当り１回の割合で該垂
直転送パルスを供給するよう構成したことを特徴
とする特許請求の範囲第１項記載の映像信号遅延
回路。３入力複合映像信号が直列に供給される入力用
水平転送レジスタと、該入力用水平転送レジスタ
より並列に供給される信号を転送する複数列の垂
直転送レジスタと、該垂直転送レジスタより並列
に供給される信号を保持した後水平転送をして遅
延複合映像信号を直列に出力する出力用水平転送
レジスタとからなる半導体遅延回路部と、該入力
用及び出力用の両水平転送レジスタに水平転送を
行なわせるためのクロツクパルスを発生して該入
力用及び出力用の両水平転送レジスタに夫々供給
する水平転送パルス発生回路と、該垂直転送レジ
スタに垂直転送を行なわせるためのクロツクパル
スを上記水平転送期間以外の期間中に発生して該
垂直転送レジスタへ供給する垂直転送パルス発生
回路とよりなる映像信号遅延回路において、該入
力用水平転送レジスタと該出力用水平転送レジス
タとを夫々複数行ずつ該垂直転送レジスタに交差
させると共に互いに独立に動作するように構成
し、該複数行の入力用水平転送レジスタのうち任
意に選択したいずれか一行の入力用水平転送レジ
スタの並列出力信号を該垂直転送レジスタを介し
て該複数行の出力用水平転送レジスタのうち任意
に選択したいずれか一行の出力用水平転送レジス
タに夫々供給せしめて、所望の遅延時間を付与さ
れた複合映像信号を選択した該一行の出力用水平
転送レジスタより取り出し、選択した該一行の出
力用水平転送レジスタの出力遅延複合映像信号と
一定電圧又は前記入力複合映像信号とのうちスイ
ツチ回路手段により通常は該遅延複合映像信号を
選択出力し、少なくとも該垂直転送パルス発生期
間中は該一定電圧又は該入力複合映像信号を選択
出力するよう構成したことを特徴とする映像信号
遅延回路。４該垂直転送レジスタは第１行に配置された第
１の入力用水平転送レジスタの１行下の第２行か
ら、第314行に配置された第１の出力用水平転送
レジスタの１行上の第313行までに配置され、第
２の入力用水平転送レジスタは第２行又は第51行
の該垂直転送レジスタとして選択的に共用するべ
く配置され、第２の出力用水平転送レジスタは第
264行又は第313行の該垂直転送レジスタとして選
択的に共用するべく配置され、該第１及び第２の
入力用水平転送レジスタのいずれか一方と該第１
及び第２の出力用水平転送レジスタのいずれか一
方とを夫々水平転送レジスタとして任意に選択
し、かつ、選択した該第１又は第２の入力用水平
転送レジスタと選択した該第１又は第２の出力用
水平転送レジスタとの間の該垂直転送レジスタ
に、該垂直転送パルス発生回路より前記入力複合
映像信号の１水平走査期間当り１回の割合で該垂
直転送パルスを供給するよう構成したことを特徴
とする特許請求の範囲第３項記載の映像信号遅延
回路。５該第１及び第２の入力用水平転送レジスタ、
又は該第１及び第２の出力用水平転送レジスタは
約１フイールド毎に交互に動作せしめられ、か
つ、該第１及び第２の出力用水平転送レジスタの
一方、又は該第１及び第２の入力用水平転送レジ
スタの一方のみが常時動作せしめられ、該入力複
合映像信号の１フイールドの水平走査期間に１水
平走査期間の半分の期間を加えた第１の値をN₁、
該１フイールドの水平走査期間から１水平走査期
間の半分の期間を差し引いた第２の値をN₂とし
たとき、動作せしめられる該第１又は第２の出力
用水平転送レジスタより遅延時間が１フイールド
毎にN₁とN₂に交互に切換え付与された複合映像
信号を取り出すよう構成したことを特徴とする特
許請求の範囲第４項記載の映像信号遅延回路。６該第１及び第２の入力用水平転送レジスタ、
又は該第１及び第２の出力用水平転送レジスタの
１フイールド毎の動作切換え時点を、該入力複合
映像信号の垂直帰線消去期間内に選定したことを
特徴とする特許請求範囲第５項記載の映像信号遅
延回路。