JPH0436510B2 - - Google Patents
Info
- Publication number
- JPH0436510B2 JPH0436510B2 JP58127146A JP12714683A JPH0436510B2 JP H0436510 B2 JPH0436510 B2 JP H0436510B2 JP 58127146 A JP58127146 A JP 58127146A JP 12714683 A JP12714683 A JP 12714683A JP H0436510 B2 JPH0436510 B2 JP H0436510B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- video signal
- signals
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 34
- 238000000926 separation method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばフイールド周波数が２倍の表
示がされるテレビジヨン受像機に適用して好適な
テレビジヨン受像機に関する。
示がされるテレビジヨン受像機に適用して好適な
テレビジヨン受像機に関する。
背景技術とその問題点
現行のテレビ方式においては、インターレース
と呼ばれる走査方法が行なわれている。即ち、１
枚の画像（フレーム）を２回の垂直走査（フイー
ルド）で送像するもので、これは限られた周波数
帯域において、観案者の目にちらつき感じさせず
に、走査線数をできるだけ多くしようとするため
に考えられたものである。
と呼ばれる走査方法が行なわれている。即ち、１
枚の画像（フレーム）を２回の垂直走査（フイー
ルド）で送像するもので、これは限られた周波数
帯域において、観案者の目にちらつき感じさせず
に、走査線数をできるだけ多くしようとするため
に考えられたものである。
しかし、主にヨーロツパにおけるCCIR方式に
おいては、フイールド周波数は50Hzであり、この
周波数ではちらつきを完全に除去できるものでは
なく、特に輝度の高い画面ではちらつきを感じさ
せてしまう。
おいては、フイールド周波数は50Hzであり、この
周波数ではちらつきを完全に除去できるものでは
なく、特に輝度の高い画面ではちらつきを感じさ
せてしまう。
そこで従来、フイールド周波数が２倍の表示が
されるテレビジヨン受像機が提案されている。第
１図はその一例を示すものである。
されるテレビジヨン受像機が提案されている。第
１図はその一例を示すものである。
同図において、１はアンテナ、２はチユーナ、
３は中間周波増幅器、４は映像検波回路である。
映像検波回路４からは、例えば625ライン／フレ
ーム、50フイールド／秒のインターレース方式の
映像信号Svが得られる。
３は中間周波増幅器、４は映像検波回路である。
映像検波回路４からは、例えば625ライン／フレ
ーム、50フイールド／秒のインターレース方式の
映像信号Svが得られる。
この映像信号SvはＡ／Ｄ変換器５でデジタル信
号に変換された後、フイールド周波数が２倍とさ
れたフイールド２倍速映像信号に変換されるため
に変換回路６に供給される。
号に変換された後、フイールド周波数が２倍とさ
れたフイールド２倍速映像信号に変換されるため
に変換回路６に供給される。
変換回路６は、フイールドメモリ（１フイール
ド期間（1V）の画素分の記憶容量を有するラン
ダムアクセスメモリ）６ａ及び６ｂ、スイツチ回
路６ｃ及び６ｄより構成される。スイツチ回路６
ｃは1V毎にメモリ６ａ及び６ｂ側に切換えられ、
一方スイツチ回路６ｄはこれとは逆側に切換えら
れる。また、スイツチ回路６ｃにて選択された方
のメモリには上述した画素のタイミングの書き込
みクロツクパルスが供給されると共に、スイツチ
回路６ｄにて選択されたメモリにはその２倍の周
波数の読み出しクロツクパルスが供給される。
ド期間（1V）の画素分の記憶容量を有するラン
ダムアクセスメモリ）６ａ及び６ｂ、スイツチ回
路６ｃ及び６ｄより構成される。スイツチ回路６
ｃは1V毎にメモリ６ａ及び６ｂ側に切換えられ、
一方スイツチ回路６ｄはこれとは逆側に切換えら
れる。また、スイツチ回路６ｃにて選択された方
のメモリには上述した画素のタイミングの書き込
みクロツクパルスが供給されると共に、スイツチ
回路６ｄにて選択されたメモリにはその２倍の周
波数の読み出しクロツクパルスが供給される。
Ａ／Ｄ変換器５でデジタル信号に変換された映
像信号Svは、スイツチ回路６ｃを介して1V毎に
１フイールド分ずつメモリ６ａ及び６ｂに供給さ
れて書き込みがなされると共に、メモリ６ｂ及び
６ａより直前の1Vに書き込まれた１フイールド
分の映像信号が、1/2Ｖの周期をもつて２回連続
して読み出され、これがスイツチ回路６ｄを介し
て得られる。つまり、このスイツチ回路６ｄより
フイールド周波数が２倍とされたフイールド２倍
速映像信号Sv′が得られる。
像信号Svは、スイツチ回路６ｃを介して1V毎に
１フイールド分ずつメモリ６ａ及び６ｂに供給さ
れて書き込みがなされると共に、メモリ６ｂ及び
６ａより直前の1Vに書き込まれた１フイールド
分の映像信号が、1/2Ｖの周期をもつて２回連続
して読み出され、これがスイツチ回路６ｄを介し
て得られる。つまり、このスイツチ回路６ｄより
フイールド周波数が２倍とされたフイールド２倍
速映像信号Sv′が得られる。
この映像信号Sv′は、Ｄ／Ａ変換器７にてアナ
ログ信号に変換された後信号処理回路８に供給さ
れる。そして、この信号処理回路８より赤、緑及
び青原色信号Ｒ，Ｇ及びＢが得られ、夫々受像管
９に供給される。
ログ信号に変換された後信号処理回路８に供給さ
れる。そして、この信号処理回路８より赤、緑及
び青原色信号Ｒ，Ｇ及びＢが得られ、夫々受像管
９に供給される。
また、映像検波回路４より得られる映像信号Sv
は垂直同期分離回路１０に供される。この分離回
路１０より得られる垂直同期信号Pvは、逓倍器
１１にて２逓倍されて２倍の周波数の信号とさ
れ、この信号が垂直偏向回路１２を通じて偏向コ
イル１３に供給される。
は垂直同期分離回路１０に供される。この分離回
路１０より得られる垂直同期信号Pvは、逓倍器
１１にて２逓倍されて２倍の周波数の信号とさ
れ、この信号が垂直偏向回路１２を通じて偏向コ
イル１３に供給される。
また、Ｄ／Ａ変換器７より得られる映像信号
Sv′は水平同期分離回路１４に供給される。この
分離回路１４より得られる水平同期信号PH′（通
常の２倍の周波数を有する）は水平偏向回路１５
を通じて偏向コイル１３に供給される。
Sv′は水平同期分離回路１４に供給される。この
分離回路１４より得られる水平同期信号PH′（通
常の２倍の周波数を有する）は水平偏向回路１５
を通じて偏向コイル１３に供給される。
第１図例は以上のように構成され、受像管９に
はフイールド周波数が２倍とされた原色信号Ｒ，
Ｇ及びＢが供給されると共に水平及び垂直偏向走
査が２倍速でなされるので、受像管９には、フイ
ールド周波数の２倍とされたカラー画像が表示さ
れる。従つて、上述したCCIR方式においても、
フイールド周波数は２倍の100Hzとなり、ちらつ
きを感じることがなくなる。
はフイールド周波数が２倍とされた原色信号Ｒ，
Ｇ及びＢが供給されると共に水平及び垂直偏向走
査が２倍速でなされるので、受像管９には、フイ
ールド周波数の２倍とされたカラー画像が表示さ
れる。従つて、上述したCCIR方式においても、
フイールド周波数は２倍の100Hzとなり、ちらつ
きを感じることがなくなる。
しかしながら、この第１図例の場合には、変換
回路６より得られた映像信号Sv′の水平同期が周
期的に乱れ、画面上部にこれによる歪が生じる不
都合がある。
回路６より得られた映像信号Sv′の水平同期が周
期的に乱れ、画面上部にこれによる歪が生じる不
都合がある。
即ち、映像検波回路４より得られる映像信号Sv
の、メモリ６ａ及び６ｂへの書き込み状態は第２
図Ａに示すように表わされる。F1及びF2は夫々
第１及び第２フイールドを示している。そして、
変換回路６からの映像信号Sv′は第２図Ｂに示す
ように表わされる。同図において、矢印は垂直同
期信号の位置を示している。この第２図Ｂからも
明らかなように、映像信号Sv′は、２フイールド
毎、即ち1/50秒毎（破線矢印で示す）に水平同期
の位相が180゜ずれてしまい。これにより画面上部
の同期が乱れ、画像歪を生じるのである。
の、メモリ６ａ及び６ｂへの書き込み状態は第２
図Ａに示すように表わされる。F1及びF2は夫々
第１及び第２フイールドを示している。そして、
変換回路６からの映像信号Sv′は第２図Ｂに示す
ように表わされる。同図において、矢印は垂直同
期信号の位置を示している。この第２図Ｂからも
明らかなように、映像信号Sv′は、２フイールド
毎、即ち1/50秒毎（破線矢印で示す）に水平同期
の位相が180゜ずれてしまい。これにより画面上部
の同期が乱れ、画像歪を生じるのである。
発明の目的
本発明は斯る点に鑑みてなされたもので、上述
したような水平同期の乱れによる画像歪を生じな
いようにしたものである。
したような水平同期の乱れによる画像歪を生じな
いようにしたものである。
発明の概要
本発明は上記目的を達成するため、インターレ
ース方式の映像信号を受信し、フイールドメモリ
１６ａ，１６ｂを用いてその映像信号のフイール
ド周波数を変換した後、受像管９に供給するよう
にしたテレビジヨン受像機において、受信した映
像信号を供給して水平及び垂直同期信号を分離す
る同期分離回路１８と以下に説明するような制御
回路１７とを設ける。
ース方式の映像信号を受信し、フイールドメモリ
１６ａ，１６ｂを用いてその映像信号のフイール
ド周波数を変換した後、受像管９に供給するよう
にしたテレビジヨン受像機において、受信した映
像信号を供給して水平及び垂直同期信号を分離す
る同期分離回路１８と以下に説明するような制御
回路１７とを設ける。
この制御回路１７では、同期分離回路１８から
出力された水平及び垂直同期信号に基づいて、受
信した映像信号の１フレーム分を、それぞれ整数
ライン分ずつ複数フイールドに分けてフイールド
メモリ１６ａ，１６ｂに書き込むと共に、フイー
ルドメモリ１６ａ，１６ｂに書き込まれた１フレ
ーム分の映像信号を書き込み時の複数倍の速度で
各フイールド毎に複数回ずつ連続して読み出し、
且つ、連続して読み出された２つのフイールド信
号が同じフイールド信号に基づく場合ではそのフ
イールド信号による走査線が同一位置に形成され
ると共に、異なるフイールド信号に基づく場合で
はインターレースを行うようにそのフイールド信
号による走査線が所定量ずれて形成されるように
受像管９の垂直偏向を制御するようなタイミング
の垂直同期信号を発生するようにフイールドメモ
リ１６ａ，１６ｂの書き込み及び読み出しを制御
する。
出力された水平及び垂直同期信号に基づいて、受
信した映像信号の１フレーム分を、それぞれ整数
ライン分ずつ複数フイールドに分けてフイールド
メモリ１６ａ，１６ｂに書き込むと共に、フイー
ルドメモリ１６ａ，１６ｂに書き込まれた１フレ
ーム分の映像信号を書き込み時の複数倍の速度で
各フイールド毎に複数回ずつ連続して読み出し、
且つ、連続して読み出された２つのフイールド信
号が同じフイールド信号に基づく場合ではそのフ
イールド信号による走査線が同一位置に形成され
ると共に、異なるフイールド信号に基づく場合で
はインターレースを行うようにそのフイールド信
号による走査線が所定量ずれて形成されるように
受像管９の垂直偏向を制御するようなタイミング
の垂直同期信号を発生するようにフイールドメモ
リ１６ａ，１６ｂの書き込み及び読み出しを制御
する。
本発明はこのように構成され、変換後の映像信
号の水平同期が連続するようになされるので、水
平同期の乱れによる画像歪を生じることがない。
号の水平同期が連続するようになされるので、水
平同期の乱れによる画像歪を生じることがない。
実施例
以下、第３図を参照しながら本発明の一実施例
について説明しよう。この第３図において、第１
図と対応する部分には同一符号を付し、その詳細
説明は省略する。
について説明しよう。この第３図において、第１
図と対応する部分には同一符号を付し、その詳細
説明は省略する。
同図において、映像検波回路４より得られる、
625ライン／フレーム、50フイールド／秒のイン
ターレース方式の映像信号はSvは、Ａ／Ｄ変換器
５でデジタル信号に変換された後、フイールド周
波数が２倍とされたフイールド２倍速映像信号に
変換されるために変換回路１６に供給される。
625ライン／フレーム、50フイールド／秒のイン
ターレース方式の映像信号はSvは、Ａ／Ｄ変換器
５でデジタル信号に変換された後、フイールド周
波数が２倍とされたフイールド２倍速映像信号に
変換されるために変換回路１６に供給される。
変換回路１６は、夫々313水平期間（313H）及
び312水平期間（312H）の画素分の記憶容量を有
するフイールドメモリ（ランダムアクセスメモ
リ）１６ａ及び１６ｂ、スイツチ回路１６ｃ及び
１６ｄにて構成される。スイツチ回路１６は、メ
モリ１６ａ側に313H、メモリ１６ｂ側に312Hず
つ交互に切換えられる。一方、スイツチ回路１６
ｄはこれとは逆側に切換えられる。これら切換ス
イツチ１６ｃ及び１６ｄの切換制御はコントロー
ル回路１７によつて行われる。このコントロール
回路１７には、映像信号Svより同期分離回路１８
で分離された水平及び垂直同期信号PH及びPvが
供給される。
び312水平期間（312H）の画素分の記憶容量を有
するフイールドメモリ（ランダムアクセスメモ
リ）１６ａ及び１６ｂ、スイツチ回路１６ｃ及び
１６ｄにて構成される。スイツチ回路１６は、メ
モリ１６ａ側に313H、メモリ１６ｂ側に312Hず
つ交互に切換えられる。一方、スイツチ回路１６
ｄはこれとは逆側に切換えられる。これら切換ス
イツチ１６ｃ及び１６ｄの切換制御はコントロー
ル回路１７によつて行われる。このコントロール
回路１７には、映像信号Svより同期分離回路１８
で分離された水平及び垂直同期信号PH及びPvが
供給される。
スイツチ回路１６ｃにて選択された方のメモリ
には上述した画素のタイミングの書き込みクロツ
クパルスが供給されると共に、スイツチ回路１６
ｄにて選択されたメモリにはその２倍の周波数の
読み出しクロツクパルスが供給される。
には上述した画素のタイミングの書き込みクロツ
クパルスが供給されると共に、スイツチ回路１６
ｄにて選択されたメモリにはその２倍の周波数の
読み出しクロツクパルスが供給される。
Ａ／Ｄ変換器５でデジタル信号に変換された映
像信号Svは、スイツチ回路１６ｃを介して、メモ
リ１６ａ及び１６ｂに供給され、夫々313H分及
び312H分ずつ交互に書き込まれる。第４図Ａは、
メモリ１６ａ及び１６ｂの書き込み状態を示すも
のであり、F1及びF2は第１及び第２のフイール
ド示している。また、一方に書き込みがなされて
いる313H及び312Hに他方のメモリ１６ｂ及び１
６ａからは直前の312H及び313Hに書き込まれた
映像信号が２回続けて読み出され、これがフイー
ルド２倍速映像信号Sv *としてスイツチ回路１６
ｄより得られる。第４図Ｂはスイツチ回路１６ｄ
より得られる映像信号Sv *を示すものであり、同
図Ａと対応するフイールド部分には同一符号を付
して示している。ところで、書き込み時間と読み
出し時間との違いから、映像信号Sv *には１フイ
ールド当り１ライン分の余分あるいは欠如を生じ
る。
像信号Svは、スイツチ回路１６ｃを介して、メモ
リ１６ａ及び１６ｂに供給され、夫々313H分及
び312H分ずつ交互に書き込まれる。第４図Ａは、
メモリ１６ａ及び１６ｂの書き込み状態を示すも
のであり、F1及びF2は第１及び第２のフイール
ド示している。また、一方に書き込みがなされて
いる313H及び312Hに他方のメモリ１６ｂ及び１
６ａからは直前の312H及び313Hに書き込まれた
映像信号が２回続けて読み出され、これがフイー
ルド２倍速映像信号Sv *としてスイツチ回路１６
ｄより得られる。第４図Ｂはスイツチ回路１６ｄ
より得られる映像信号Sv *を示すものであり、同
図Ａと対応するフイールド部分には同一符号を付
して示している。ところで、書き込み時間と読み
出し時間との違いから、映像信号Sv *には１フイ
ールド当り１ライン分の余分あるいは欠如を生じ
る。
第４図Ｂにおいて、例えばF1，F1フイールド
の部分（メモリ１６ａからの読み出し部分）にお
いては、時間の関係上313ラインは読み出されな
い。また、例えばF2，F2フイールドの部分（メ
モリ１６ｂからの読み出し部分）においては、１
ライン分映像信号が不足し、その間読み出しは止
められ、１ライン分の映像信号が欠如する（１点
鎖線で図示）。このような映像信号の余分及び欠
如は垂直ブランキング期間中のものであり、実際
の画面上では支障とならない。
の部分（メモリ１６ａからの読み出し部分）にお
いては、時間の関係上313ラインは読み出されな
い。また、例えばF2，F2フイールドの部分（メ
モリ１６ｂからの読み出し部分）においては、１
ライン分映像信号が不足し、その間読み出しは止
められ、１ライン分の映像信号が欠如する（１点
鎖線で図示）。このような映像信号の余分及び欠
如は垂直ブランキング期間中のものであり、実際
の画面上では支障とならない。
以上のメモリ１６ａ及び１６ｂへの書き込み、
読み出しは、コントロール回路１７によつて制御
される。
読み出しは、コントロール回路１７によつて制御
される。
スイツチ回路１６ｄより得られる映像信号Sv *
はＤ／Ａ変換器７にてアナログ信号に変換された
後、信号処理回路８に供給される。そして、この
信号処理回路８より赤、緑及び青原色信号Ｒ，Ｇ
及びＢが得られ、夫々受像管９に供給される。
はＤ／Ａ変換器７にてアナログ信号に変換された
後、信号処理回路８に供給される。そして、この
信号処理回路８より赤、緑及び青原色信号Ｒ，Ｇ
及びＢが得られ、夫々受像管９に供給される。
また、コントロール回路１７からは、第４図Ｂ
の矢印で示すタイミングで垂直同期信号Pv *が発
生される。即ち、第１のF1フイールドの開始、
これより312ライン後つまり第２のF1フイールド
の開始、これより311.5ライン後、これより313ラ
イン後、これより313.5ライン後つまり第１のF1
フイールドの開始、以下同様のタイミングで垂直
同期信号Pv *が発生される。この同期信号Pv *は
垂直偏向回路１２を通じて偏向コイル１３に供給
され、垂直偏向走査がなされる。同期信号Pv *を
上述したタイミングで発生させることにより、
F1フイールド同士、F2フイールド同士は同一位
置に走査線が形成され、F1フイールド、F2フイ
ールドに夫々形成された走査線は、夫々1/2走査
線間隔だけずれるようにされる。即ち、映像信号
Svのインターレース関係をそのまま保つたものと
される。
の矢印で示すタイミングで垂直同期信号Pv *が発
生される。即ち、第１のF1フイールドの開始、
これより312ライン後つまり第２のF1フイールド
の開始、これより311.5ライン後、これより313ラ
イン後、これより313.5ライン後つまり第１のF1
フイールドの開始、以下同様のタイミングで垂直
同期信号Pv *が発生される。この同期信号Pv *は
垂直偏向回路１２を通じて偏向コイル１３に供給
され、垂直偏向走査がなされる。同期信号Pv *を
上述したタイミングで発生させることにより、
F1フイールド同士、F2フイールド同士は同一位
置に走査線が形成され、F1フイールド、F2フイ
ールドに夫々形成された走査線は、夫々1/2走査
線間隔だけずれるようにされる。即ち、映像信号
Svのインターレース関係をそのまま保つたものと
される。
また、Ｄ／Ａ変換器７より得られる映像信号Sv
＊は水平同期分離回路１４に供給される。そして、
この分離回路１４より得られる水平同期信号PH *
（通常の２倍の周波数を有する）は水平偏向回路
１５を通じて偏向コイル１３に供給され、水平偏
向走査がなされる。
＊は水平同期分離回路１４に供給される。そして、
この分離回路１４より得られる水平同期信号PH *
（通常の２倍の周波数を有する）は水平偏向回路
１５を通じて偏向コイル１３に供給され、水平偏
向走査がなされる。
本例は以上のように構成され、受像管９にはフ
イールド周波数が２倍とされた原色信号Ｒ，Ｇ及
びＢが供給されると共に水平及び垂直偏向走査が
２倍速でなされるので、受像管９にはフイールド
周波数が２倍とされたカラー画像が表示される。
イールド周波数が２倍とされた原色信号Ｒ，Ｇ及
びＢが供給されると共に水平及び垂直偏向走査が
２倍速でなされるので、受像管９にはフイールド
周波数が２倍とされたカラー画像が表示される。
斯る本例によれば、第４図Ｂに示すように映像
信号Sv *の水平同期は連続したものとなる。従つ
て、第１図例におけるような水平同期の不連続に
よる同期乱れはなく、これによる画像歪を生じる
ことがない。
信号Sv *の水平同期は連続したものとなる。従つ
て、第１図例におけるような水平同期の不連続に
よる同期乱れはなく、これによる画像歪を生じる
ことがない。
尚、上述実施例では映像信号が625ライン／フ
レーム、50フイールド／秒のインターレース方式
の映像信号の場合につき説明したが、本発明はこ
れに限らず、映像信号が他のインターレース方式
のものでも同様に適用することができる。
レーム、50フイールド／秒のインターレース方式
の映像信号の場合につき説明したが、本発明はこ
れに限らず、映像信号が他のインターレース方式
のものでも同様に適用することができる。
また、上述実施例では、フイールドメモリを２
個１６ａ，１６ｂ用いる例を示したが、例えば１
個のメモリにおいて書き込み、読み出しを時分割
で行ない、フイールド周波数が２倍とされた映像
信号を得るようになされたものにも、本発明を同
様に適用することができる。
個１６ａ，１６ｂ用いる例を示したが、例えば１
個のメモリにおいて書き込み、読み出しを時分割
で行ない、フイールド周波数が２倍とされた映像
信号を得るようになされたものにも、本発明を同
様に適用することができる。
また、上述実施例では、625走査線／フレーム、
50フイールド／秒の映像信号に対して、メモリへ
の書き込み、読み出しを313H，312Hずつ交互に
行なうものであつたが、これに限られず、要は
1Hの整数倍単位でなされればよい。これにより
変換後の映像信号の水平同期の連続性は保障され
る。
50フイールド／秒の映像信号に対して、メモリへ
の書き込み、読み出しを313H，312Hずつ交互に
行なうものであつたが、これに限られず、要は
1Hの整数倍単位でなされればよい。これにより
変換後の映像信号の水平同期の連続性は保障され
る。
また、上述実施例では、フイールド周波数を２
倍にするものであるが、これに限らず、３倍、４
倍、……にフイールド周波数を変換するものに
も、本発明を同様に適用することができる。
倍にするものであるが、これに限らず、３倍、４
倍、……にフイールド周波数を変換するものに
も、本発明を同様に適用することができる。
発明の効果
以上述べた本発明によれば、映像信号の変換回
路を構成するフイールドメモリへの書き込み、読
み出しを水平期間の整数倍単位で行ない、変換後
の映像信号の水平同期が連続するようにされる。
従つて、水平同期の乱れによる画像歪を生じるこ
とがない。
路を構成するフイールドメモリへの書き込み、読
み出しを水平期間の整数倍単位で行ない、変換後
の映像信号の水平同期が連続するようにされる。
従つて、水平同期の乱れによる画像歪を生じるこ
とがない。
第１図はテレビジヨン受像機の一例を示す構成
図、第２図はその説明のための図、第３図は本発
明の一実施例を示す構成図、第４図はその説明の
ための図である。 ４は映像検波回路、９は受像管、１６は変換回
路、１６ａ及び１６ｂは夫々フイールドメモリ、
１７はコントロール回路である。
図、第２図はその説明のための図、第３図は本発
明の一実施例を示す構成図、第４図はその説明の
ための図である。 ４は映像検波回路、９は受像管、１６は変換回
路、１６ａ及び１６ｂは夫々フイールドメモリ、
１７はコントロール回路である。
Claims (1)
- 【特許請求の範囲】 １ インターレース方式の映像信号を受信し、フ
イールドメモリを用いて上記映像信号のフイール
ド周波数を変換した後、受像管に供給するように
したテレビジヨン受像機において、 上記受信した映像信号を供給して水平及び垂直
同期信号を分離する同期分離回路と、 該同期分離回路から出力された水平及び垂直同
期信号に基づいて、上記受信した映像信号の１フ
レーム分を、それぞれ整数ライン分ずつ複数フイ
ールドに分けて上記フイールドメモリに書き込む
と共に、上記フイールドメモリに書き込まれた１
フレーム分の映像信号を書き込み時の複数倍の速
度で上記各フイールド毎に複数回ずつ連続して読
み出し、且つ、上記連続して読み出された２つの
フイールド信号が同じフイールド信号に基づく場
合では該フイールド信号による走査線が同一位置
に形成されると共に、異なるフイールド信号に基
づく場合ではインターレースを行うように該フイ
ールド信号による走査線が所定量ずれて形成され
るように上記受像管の垂直偏向を制御するような
タイミングの垂直同期信号を発生するように上記
フイールドメモリの書き込む及び読み出しを制御
する制御回路とを設けたことを特徴とするテレビ
ジヨン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127146A JPS6019374A (ja) | 1983-07-13 | 1983-07-13 | テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127146A JPS6019374A (ja) | 1983-07-13 | 1983-07-13 | テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019374A JPS6019374A (ja) | 1985-01-31 |
| JPH0436510B2 true JPH0436510B2 (ja) | 1992-06-16 |
Family
ID=14952751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127146A Granted JPS6019374A (ja) | 1983-07-13 | 1983-07-13 | テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019374A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559478B2 (ja) * | 1988-10-14 | 1996-12-04 | 株式会社日立製作所 | ビデオメモリ回路 |
-
1983
- 1983-07-13 JP JP58127146A patent/JPS6019374A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6019374A (ja) | 1985-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907364A (en) | Display device for information signals | |
| KR100190247B1 (ko) | 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템 | |
| US4605952A (en) | Compatible HDTV system employing nonlinear edge compression/expansion for aspect ratio control | |
| US5497199A (en) | Apparatus for processing progressive scanning video signal comprising progressive to interlaced signal converter and interlaced to progressive signal converter | |
| US5418572A (en) | Method of and apparatus for displaying images at different rates | |
| JP2502829B2 (ja) | 画像表示装置 | |
| JPH04365278A (ja) | 多画面表示回路 | |
| EP0160706A1 (en) | Television receiver | |
| JP2001231016A (ja) | 映像信号再生装置 | |
| KR100394288B1 (ko) | 제1및제2수신비디오신호의비디오픽쳐디스플레이방법과비디오디스플레이장치 | |
| EP0162116A1 (en) | Television receiver | |
| US5029002A (en) | High definition television system | |
| JPH0436510B2 (ja) | ||
| US5223928A (en) | Television receiver | |
| JP2514434B2 (ja) | テレビジョン受像機 | |
| EP0568320B1 (en) | A method of and apparatus for displaying images | |
| JPH0430789B2 (ja) | ||
| JPH11196383A (ja) | 映像信号処理装置 | |
| JPH0455029B2 (ja) | ||
| JP2646132B2 (ja) | テレビジョン受像機 | |
| JPH0638649B2 (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JPH0683419B2 (ja) | テレビジョン信号受信装置 | |
| KR0143167B1 (ko) | 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로 | |
| JPS62245889A (ja) | テレビジヨン会議装置 |