KR890004242B1

KR890004242B1 - 영상신호 지연회로

Info

Publication number: KR890004242B1
Application number: KR1019850001403A
Authority: KR
Inventors: 다꾸야 쯔시마
Original assignee: 니뽕 빅터 가부시끼 가이샤; 이노우에 도시야
Priority date: 1984-03-06
Filing date: 1985-03-06
Publication date: 1989-10-27
Also published as: EP0155136B1; EP0155136A1; KR850006957A; DE3567340D1; DE155136T1; JPH0320191B2; US4649427A; JPS60187185A

Abstract

내용 없음.

Description

영상신호 지연회로

제 1 도는 종래회로의 일예를 도시한 블럭 계통도.

제 2 도는 제 1 도의 동작설명용 신호 파형도.

제 3 도는 제 1 도의 주요부의 일예를 도시한 블럭 계통도.

제 4 도는 제 1 도의 동작설명용 신호 파형도.

제 5 도 및 제 9 도는 각각 본 발명회로의 각 실시예를 도시한 회로 계통도.

제 6 도 및 제 8 도는 각각 제 5 도에 도시한 회로 계통중의 반도체 지연회로 부의 구성의 한 실시예를 도시한 도면.

제10도는 제 9 도에 도시된 회로 계통의 동작설명용 신호파형도.

* 도면의 주요부분에 대한 부호의 설명

1,17 : 복합영상신호 입력단자 2,28 : 반도체 지연회로 부

10 : 수평동기신호 입력단자 20 : 동기신호 분리회로

18,19,38,39,40,44,45,58,59,60 : 스위치회로 21,43 : 타이밍 발생회로

22 : 수직전송 펄스 발생회로 23 : 수평전송 펄스 발생회로

24,25,32,33,50,51,54,55 : AND 회로

29,29,48 : 입력용 수평전송 레지스터

30₁,30₂,49 : 출력용 수평전송 레지스터 31₁: 내지

31_n: 수직전송 레지스터 41 : 페데스탈레벨발생기

42 : 지연 복합 영상신호 출력단자

본 발명은 영상신호 지연회로에 관한 것으로 특히 입력용 수평전송 레지스터와 복수열의 수직전송 레지스터와 출력용 수평전송 레지스터가 각각 매트릭스 형태로 배치된 반도체 지연회로 부를 사용하여, 입력 복합영상신호를 소망시간 지연시킬 수 있고 또 그 지연시간을 변 경할 수가 있는 영상신호 지연회로에 관한 것이다.

종래로부터 VTR 및 그외의 영상신호 재생 장치에 있어서 소위 타인상관성이나 필드 상관성을 이용하여 재생복합 영상신호중에 포함되어 있는 노이즈를 거감하기 위한 노이즈 리덕션회로 내에는 1수평주사기간(1H) 또는 1필드의 지연회로가 설치되어 있고 또 드 롭 아웃보상을 위한 것등에도 지연회로가 사용된다. 이와같이 종래부터 영상신호지연회로는 여러용도에 따라 제공되어 있고 제 1 도에 이 종래의 영상신호 지연회로이 한예의 블럭계통도를 도시한다. 동도면중 입력단자(1)에 입래한 입력된 복합영상신호는 반도체 지연회로 부(2)에 공급된다. 이 반도체 지연회로 부(2)는 1행의 입력용 수평전송 레지스터(3)와 n열(n은 2이상의 자연수)의 수직전송 레지스터(4₁내지 4_n)와 1행의 출력용 수평전송 레지스터(5)하고 각각 매트릭스 형태로 배치된 구성으로 되어 있다. 수평전송 레지스터(3) 및 (5)는 각각 1행으로 수평방향으로 n개의 셀이 배치되어 있다. 한편 수직전송 레지스터(4₁내지 4_n)의 각각은 수직방향으로 m개 (단 m은 2개이상의 자연수)의 셀이 배치되어 있다. 이들의 n×(m＋2)개의 셀은 예를들면 챠지커플드 디바이스(CCD)로 구성되어 있다.

입력단자(1)로부터의 복합영상신호는 또 수평동기신호분리회로(6)에도 공급되어, 여기서 수평동기신호를 분리추출한 후, 수평전송 펄스 발생회로(7) 및 수직전송 펄스 발생회로(8)에 각각 공급된다. 수평전송 펄스 발생회로(7)는 입력 복합영상신호를 제 2 도에 나타낸 것으로 하면, 제2b도, 제2c도에 각각 나타냄과 같이, 서로 역위상으로 입력 복합영상신호의 1H 기간마다 수평전송 레지스터(3), (5)의 셀의 수에 동등한 n개의 펄스를 클럭펄스 ø_H,

로 하여 발생하고, 이것을 수평전송 레지스터(3) 및 (5)에 각각 공급한다.

한편, 수직전송 펄스 발생회로(8)는 예를들어 제 3 도에 나타냄과 같이, 2개의 단안정 멀티바이브레터(모노멀티)(11) 및 (12)가 종속접속된 구성으로 되어 있어, 입력단자(10)에 입래한 수평동기신호를 모노멀티(11)에 의해 시간 T₁만큼 지연하고 다음의 모노멀티(12)에 의해 펄스 폭 T₂의 제 2 도에 나타냄과 같이 1h 주기의 펄스를 생성한다. 모노멀티(12)의 출력펄스는 출력단자(14)로 부터 수직전송 클럭펄스 ø_V로서 수직전송 레지스터(4₁내지 4_n)에 각각 공급되는 한편 인버터(13)에 의해 위상반전되어 제 2e도에 나타냄과 같이 수직전송 클럭펄스

로 변환된 후 출력단자(15)를 거쳐 수직전송 레지스터(4₁내지 4_n)에 각각 공급된다. 여기서 상기의 클럭펄스 ø_V및

의 발생위치는 그한예로서 제2a도, 제2d도 및 제2e도로 부터 바뀌도록 입력 복합영상 신호의 백포치내에 선정되어 있어 그펄스 폭 T₂는 1μS 정도다. 더우기 클럭펄스 ø_H와

는

와 ø_V가 발생하는 기간이외에 발생하도록 구성되어 있다.

이와같이 입력용 수평전송 레지스터(3)에 공급된 입력복합 영상신호는, 클럭펄스 ø_H와

로 샘플링된 것과 같은 신호파형으로, 수평전송 레지스터(3)를 구성하는 n개의 셀의 각각에 순차로 기억된다. 즉, 입력 복합영상신호는 클럭펄스 ø_H와

에 의거하여 순차로 우방향으로 전송되고 있고, 클럭펄스 ø_H와

가 n개 입력된 시점에서 (1H 보다 약간 짧은 기간), 각셀의 모두에 입력 복합영상신호의 n개의 샘플링 파형이 기억되어 종료된다(수평전송이 종료된다). 다음에, 클럭펄스 ø_H와

는 발생되지 않고, 클럭펄스 ø_V및

가 제2d도 및 제2e도에 나타냄과 같이 백포치 기간내에서 발생되므로 입력용 수평전송 레지스터(3)에 보유되어 있는 n개의 샘플링 파형(샘플치)이 수직전송 레지스터(4₁내지 4_n)의 1행의 각 셀에 각각 병렬로 전송된다. 이에 이해 1H기간의 수평전송과 수직전송이 각각 종료된다.

이하, 상기와 같은 동작이 반복되어, 수평전송 레지스터(3)에 보유된 n개의 샘플치는 m＋1회의 수직전송으로 출력용 수평전송 레지스터(5)에 입력되고, 이후 클럭펄스 ø_H,

에 의해 출력단자(9)로 직렬로 출력된다. 이 결과, (m＋1) H의 지연이 부여된 제2f도에 도시된 바와같은 복합영상신호가 출력단자(9)로부터 인출되는 것이다.

따라서, 입력 복합영상신호가 주사선수 525본 방식의 복합영상신호이고, 이것을 1필드－0.5H 지연할때에는, 상기의 m의 값은 261로 선정되어, 입력 복합영상신호의수직귀선소거기간(V, BLK)부근에 파형을 제4a도, 클럭펄스 ø_V의 파형을 제4b도에 나타나는 것으로 하면 출력단자(9)에는 제4c도에 나타내는 파형의 262H 지연된 복합영상신호가 인출된다.

그리하여 상기 종래의 영상신호 지연회로는, 수직전송 레지스터(4₁내지 4_n)의 행수(단수 : 여기에서는 m)

더우기, 타이밍 발생회로(21)는 임의의 지연시간을 얻기 위해 후술하는 입력용 수평전성 레지스터(29₁및 29₂)를 선택동작시키는 타이밍 펄스를 발생하는 회로로서, 예를들면 제6f도에 도시된 바와같이 수직동기신호의 후의 등화펄스의 후 2번째의 수평동기신호에 위상동기해서 입하하고, 그 이하 강하 262H 경과한 시점에서 입상하며, 2필드 주기의 펄스 f를 생성함과 동시에 예를들면 제6g도에 도시된 바와같이 펄스 f의 입하연부 위치보다 1H 전의 위치에서 입상하며, 그 이하강하 263H 경과한 시점에서 입하하고, 2필드주기의 펄스 g를 생성한다. 상기 펄스 f는 AND 회로(25)의 다른쪽 입력단자에 인가되는 한편 스위치 회로(19)에 스위칭 펄스로서 인가되고, 이것을 그 하이레벨기간 온으로 하고, 그 로우레벨기간 오프로 한다. 또, 상기 펄스 g는 AND 회로(24)의 다른쪽 입력단자에 인가되는 한편, 스위치회로(18)에 스위칭 펄스로서 인가되고, 이것을 그 하이레벨 기간 온으로 하고, 그 로우레벨 기간 오프로 한다.

이것으로 인해, 입력단자(17)의 입력 복한영산신호 a는 펄스 g가 하이레벨인 263H 기간은 스위치회로(18)를 통해 반도체지연회로 부(28)의 제 1 행에 베치된 제 1 의 입력용 수평전송 레지스터(29₁)에 직렬로 공급되고, 여기서 이기간만 AND 회로(24)를 통해서 인출된 제6h도에 도시된 수평전송 펄스 ø_1H와, 이것을 인버터(26)을 통해서 얻은 수평전송 펄스

에 의해 수평전송 레지스터(29₁)의 우방향으로 순차 전송시켜진다.

펄스 g가 입하하는 동시에 입상펄스 f가, 하이레벨인 다음의 263H 기간은, 입력 복합영상신호 a는 스위치회로(19)를 통해서 반도체 지연회로 부(28)의 제 2 행에 배치된 제 2 의 입력용 수평전송 레지스터(29₂)에 직렬로 공급되고, 여기서 이기간만 AND 회로(25)를 통해서 인출된 제6i도에 도시된 수평전송 펄스 ø_2H와, 이것을 인버터(27)를 통해서 얻은 수평전송펄스

에 의해, 수평전송 레지스터(29₂)의 우방향으로 순차전송되어간다.

다른 한편 상기 펄스 e는, AND 회로(32), (33)에 공급되어, 여기서 입력단자(34)에 입래한 주사선 방식 판별신호 및 그것을 입버터(35)를 통해 얻은 신호가 각각 논리적을 이룬다. 여기서, 상기 주사선수방식 판별신호는, 입력단자(17)의 입력 복합영상신호 a가 주사선수 525본 방식일때에는 하이레벨, 625본 방식일때에는 로우레벨로 되는 2값신호이다. 따라서 입력 복합영상신호 a가 주사선수 525본 방식인 것으로 하면 AND 회로(32)의 출력신호는 항상 로우레벨로 되고 반도체 지연회부(28)의 제314행에 배치된 제 1 의 출력용 수평전송 레지스터(30₁)는 로우레벨의 신호와 인버터(36)를 거친 하이레벨 신호가 각각 공급되고, 수평전송이 금지된다. 한편, AND 회로(33)의 출력신호는 제6j도에 도시된 바와같은 펄스e가 그대로 통과 출력된 신호로 되고, 이 신호는 수평전송 펄스 ø264H로써 반도체 지연회로 부(28)의 제264행으로 배치된 제 1 의 출력용 수평전송 레지스터(30₂)에 직접 공급됨과 동시에 인버터(37)를 통해 역위상의 수평전송 펄스

로 된후 상기 수평전송 레지스터(30₂)에 공급된다.

여기서, 반도체 지연회로 부(28)의 구성에 대하여 더욱 상세히 설명하면, 제 7 도는 반도체 지연회로 부(28)의 한 실시예의 구성을 나타낸다. 동도증, 반도체 지연회로 부(28)는 314행 n렬의 매트릭스 상태로 배치된 314×n개의 CCD등의 전하 전송부(셀)로 되어, 그 제 1 행과 제 2 행의 각 n개의 셀이 입력용 수평전송 레지스터(29₁), (29₂)를 각각 구성해, 그 제314행과 제264행의 각 n개의 셀이 출력용 수평전송 레지스터(30₁), (30₂)를 각각 구성함과 동시에, 수평전송 레지스터(29₁)와 (30₁)간의 제 2 행으로부터 제313행까지의 각 셀은 수직방향으로 열의 수직전송 레지스터(31₁내지 31_n)를 구성하고 있다. 따라서, 수평전송 레지스터(29₂), (30₂)의 각 셀은 수직전송 레지스터(31₁내지 31_n)의 일부를 구성하고 있다.

입력용 수평전송 레지스터(29₁내지 29₂)에는 각각 263H 기간씩 대략 교대로(단, 1H 기간은 양방동시에 입력 복합영상신호 a가 공급되고, 우선 1번좌(제 1 열)의 1개의 셀에 최초의 1개의 수평전송 펄스 ø_1H, ø_2H로 입력 복합영상신호를 샘플링해서 얻은 신호(샘플값)가 기억보유되고, 다음의 1개의 수평전송 펄스 ø_1H, ø_2H입래에 의해 정해지는 일정한 지연시간만 얻을 수 있고, 지연시간을 가변할 수가 없기 때문에 주사선수 252본 방식 및 625본 방식의 어느쪽 방식의 복합영상신호에 대해서도 예를들면 1필드－0.5H(또는 1필드 ＋0.5)의 지연시간을 가지는 필드지연 회로로 공용할 수가 없었다.

또, 필드지연회로를 사용하여 필드상관을 이용한 신호처리를 행할경우 텔레비젼 영상신호는 인테레이스 때문에 1필드의 주사선수가 262.5본(주사선수 525본 방식의 경우), 또는 312.5본(주사선수 625본 방식의 경우)으로, 0.5의 단수가 생기는 데대하여 수직전송 레지스터(4₁내지 4_n)의 행수는 자연수개이기 때문에 상기의 종래회로의 지연시간은 1H의 자연수배 밖에 얻이 못하였고 따라서 화면상의 상하 어느쪽이던 일정방향으로 어긋난 필드상관 밖에 얻지 못하였다.

더우기, 상기의 종래회로는 수직전송을 행하고 있는 기간은 수평전송을 할 수 가 없으므로 지연된 출력 복합영상신호중에는 제2f도에 f₁, f₂, f₃로 각각 도시되어 있는 바와같이 수직 전송기간에 상당한 기간은 신호 결락부분이 되어 버린다는 문제점이 있었다.

그래서, 본 발명은 입력용 수평전송 레지스터와 출력용 수평전송 레지스터를 각각 복수행씩 구성함과 동시에 그들 중에서 각 1행씩을 선택하여 동작시키는데 의해 임의의 지연시간을 얻을 수가 있고, 또, 수직전송기간중은 일정전압 또는 입력복합 영상신호를 선택출력하는 것에 의해 수직전송기간중의 신호 결락을 보상할 수 있는 영상신호 지연회로를 제공하는 것을 목적으로 한다.

본 발명은, 입력용 수평전송 레지스터와 출력용 수평전송 레지스터를 각각 복수행씩 수직전송 레지스터에 교차시킴과 동시에 서로 독립적으로 동작하도록 구성해, 그 복수행의 입력용 수평전송 레지스터중에 임으로 선택한 어느 것이나 1행의 입력용 수평전송 레지스터의 병렬 출력신호를 그 수직전송 레지스터를 거쳐서 그 복수행의 출력용 수평전송 레지스터중 임의로 선택한 어느 것인가의 1행의 출력용 수평전송 레지스터에 각각 공급시켜, 소망의 지연시간이 부여된 복합영상신호를 선택한 그 1행의 출력용 수평전송 레지스터로부터 인출하도록 수성한 것이고, 또 더우기 이 출력지연 복합영상신호와 일정 전압 또는 상기 입력 복합영상신호중 스위치 회로 수단에 의해 통상은 그 지연 복합영상신호를 선택출력하고, 적어도 그 수직전송펄스 발생기간중에는 그 일정전압 또는 그 입력 복합영상신호를 선택출력하도록 구성한 것으로서 이하 그각 실시예에 대하여 제 5 도 이하의 도면과 함께 설명한다.

제 5 도는 본 발명 회로의 제 1 실시예의 회로 계통도를 도시한다. 도중, 입력단자(17)에 입래한 복합영상신호(제 6 도에 주사선수 525본 방식의 입력복합 영상신호의 홀수, 짝수의 각 필스의 수직귀선소거 기간부근의 파형을 나타냄) a는 스위치회로(18 및 19)에 각각 공급되는 한편 동기 신호분리회로(20)에 공급되여, 여기서 수평동기신호와 수직동기신호를 각각 따로따로 분리된다.

동기신호분리회로(20)로부터 인출된 제6b도에 도시된 바와같이 수직동기신호 b와 동도(C) 제6c도에 도시된 바와같이 수평동기신호 C는 각각 타이밍 발생회로(21)에 공급되고, 또, 수평동기신호 C는 더욱 수직전송펄스 발생회로(122) 및 수평전송 펄스 발생회로(23)에 각각 공급된다. 수직전송 펄스 발생회로(22)는 제6d도에 도시된 바와같이 수평 동기신호 C의 예를들면 입상 연부 위치보다 약간 지연된 1H 주기의 아주 폭이 좁은 펄스 d를 수직전송을 위한 클럭펄스(수직전송 펄스) ø_V로서 발생출력하고, 또 이와 역위상의 수직 전송펄스

로 발생하여 이들을 n열의 수직전송 레지스터(30₁내지 30_n)에 공급하고, 또, 후술하는 스위치회로(40)에 스위칭펄스로서 공급한다. 한편 수평전송 펄스 발생회로(23)는 입력 복합영상신호의 필요로 하는 대역의 상한 주파수의 2배 이상의 반복 주파수에서 또, 수직전송 펄스 d(ø_V)의 발생기간중에만 일정 레벨로 된, 제6e도에 도시된 바와같은 펄스 e를 수평전송을 위해 클럭펄스(수평전송 펄스) ø_H로서 발생출력해서 2입력 AND 회로(24), (25), (32), (33)의 각 한쪽의 입력단자에 각각 공급한다. 시에는 1열의 셀에 기억된 샘플값이 제 2 열의 1개의 셀에 전송된 후, 입력 복합영상신호 a의 2번째의 샘플값이 제 1 열의 1개의 셀에 기억되여, 이하 수평전송 펄스 ø_1H, ø_2H가 입래할때마다 상기와 같은 동작을 반복하며, n개째의 수평전송 펄스 ø_1H, ø_2H의 입래에 의해 약 1H분의 입력 복합영상신호 a가 입력용 수평전송 레지스터(29₁) 또는 (29₂)의 용량에 기억보유된다.

그런후에, 수직전송 펄스 ø_V가 입래해, 이에의해 입력용 수평전송 레지스터(29₁) 또는 (29₂)에 기억된 n개의 샘플값(약 1H 분의 복합영상신호 정보)은 병렬로 1행하의 n개 셀에 수직전송되고, 여기서 기억보유된다. 이하, 수직전송 펄스 ø_V가 1H 주기로 입할때마다 n개의 샘플값은 다음 행으로 수직전송되어 간다. 따라서, 입력용 수평전송 레지스터(29₁)에 기억된 n개의 샘플값은 263회의 수직전송으로 출력용 수평전송 레지스터(30₂)에 공급되어 기억되는 것으로부터 263H지연 되어 출력용 수평전송 레지스터(30₂)로 부터 직렬로 인출된다. 또, 입력용 수평전송 레지스터(29₂)에 기억된 다음의 약 1필드후의 n개의 샘플값은 262회의 수직전송으로 출력용 수평전송 레지스터(30₂)에 입력되므로 출력용 수평전송 레지스터(30₂)로부터 262H 지연된 복합영상신호로서 직렬로 인출된다.

다시 제 5 도에 돌아가 설명하면 출력용 수평전송 레지스터(30₂)로부터 상기와 같이 입력용 수평전송 레지스터(29₁), (29₂)를 약 1필드 마다 교대로 절환해서 사용하는데 의해, 1필드 마다 지연시간이 263H (1필드의 수평주사기간인 263.5H에 0.5H 가한치)와 262H (=263.5H－0.5H)가 교대로 절환된 복합영상신호가 인출되어 스위치회로(39)에 공급된다. 한편, 출력용 수평전송 레지스터(30₁)의 출력신호는 스위치회로(38)에 공급된다. 스위치회로(38)는 인버터(35)의 출력신호에 의해 입력 복합영상신호 a가 주사선수 625본 방식일때만 온되고, 525본 방식일때는 오프된다. 한편 스위치회로(39)는 입력단자(34)로부터의 판별신호에 의해 입력영상신호 a가 주사선수 525본 방식일때는 온, 625본일때는 오프된다. 따라서, 여기에서는 스위치회로(39)가 온되고 또 스위치회로(38)는 오프되므로 수평전송 레지스터(30₂)의 상기 출력 복합영상신호만이 스위치 회로(39)를 통하여 스위치회로(40)의 단자(40a)에 인가된다. 이 스위치회로(40)는 그 단자(40b)에 페데스탈레벨발생기(41)로 부터 입력 복합영상신호 a가 페데스탈레벨에 상당하는 일정전압이 공급된다.

그런데, 제6a도 및 제8a도에 도시한 복합영상신호를 지연하는 경우, 제6d도 및 제8d도에 도시된 바와같은 수직전송 펄스 ø_H및 그와 역위상의 제8c도에 도시된 바와같은 수직전송 펄스

의 발생기간중에는 수직전송을 하기 때문에 수평전송을 휴지되어 있다. 이때문에, 출력용 수평전송 레지스터(30₁) 또는 (30₂)의 출력지연 신호중에는 제8d도 h₁, h₂, h₃로 도시된 바와같이 수평전송 휴지기간에 대응하는 기간, 신호가 결락한다.

여기에서, 스위치회로(40)는 수직전송펄스 ø_H(d)를 스위칭 펄스로서 공급하고, 수평전송 기간중에는 그 단자(40a)의 입력지연 복합영상신호를 선택출력하고, 수직전송기간중에는 그 단자(40b)에 입래하는 페데스탈레벨을 선택 출력하도록 절환한다. 이에 의해, 스위치회로(40)로부터의 출력단자(42)로 출력되는 신호는 제6k도 및 제8e도에 도시된 바와같이, 수직전송시의 신호 결락이 보상된 지연복합영상신호가 인출된다. 또, 제6k도에 있어서, 지연시간이 263H로부터 262H로 절환되는 위치의 수평동기신호 h₁은 등화펄스의 직후로부터 2번째의 수평동기신호에서 1번째의 수평동기신호는 소실한다.

또 지연시감이 262H로 부터 263H로 절환된 최초의 수평동기신호 h₃은 그 1H전의 수평동기 신호 h₂와 동일의 수평동기신호로 된다. 즉, 지연시간을 1필드－0.5H로 부터 1필드±0.5로 절환될 때는 단순히 절환되면 절환직후로부터 1H는 신호가 결합하지만 본 실시예에서는 펄스 f와 g가 각각 함께 하이레벨로 되는 1H 기간이 있고, 이 1H기간에서는 입력용 수평전송 레지스터(29₁) 및 (29₂)에 함께 입력 복합영상신호를 기억시키므로 상기 신호결락은 없고 수평동기신호 h₂가 2회 반복하여 출력된다.

상기 지연시간의 절환위치는 상기와 같이 수직귀선소거기간내의 위치이다.

다음의 312H 기간은 출력용 수평전송 레지스터(30₁)가 수평전송 펄스 ø₃₁₄萃췌 및

를 각각 공급하여 수평전송을 행하지 않고 313H 지연한 복합호를 직렬로 스위치 회로(58)로 출력한다고 하는 동작이 교대로 반복된다. 여기서, 스위치회로(58)은 상기 펄스 1를 스위칭 펄스로서 인가시켜, 그 하이레벨 기간은 온, 로우레벨 기간 오프되도록 구성되어 있으므로, 출력용 수평전송 레지스터(30₁)가 수평전송을 행하고 있는 312H의 기간중에만 레지스터(30₁)로부터의 지연복합영상신호를 스위치 회로(6)의 단자(60a)에 공급한다. 다른한편, 스위치회로(59)는 상기 펄스 p를 스위칭 펄스로서 인가시켜, 그 하이레벨 기간은 온, 로우레벨 기간은 오프되도록 구성되어 있으므로, 출력용 수평전송 레지스터(49)로부터 인출된 지연복합영상신호는 스위치회로(59)를 통해 스위치회로(6)의 단자(60a)에 인가된다.

이렇게 해서, 스위치회로(60)의 단자(60a)에는 약 1필드마다 지연시간이 312H와 313H가 교대로 절환부여된 지연복합영상신호가 공급된다. 여기서, 지연시간이 312H에서 313H로 절환되었을때는, 절환직후의 1H기간은 지연복합신호에 신호의 결락이 생긴다. 그래서, 본 실시예에서는 이 신호 결락기간에서 하이레벨로 되는 제10k도에 도시된 바와같이 신호 g를 타이밍 발생회로(43)에서 발생하여, 이 신호 g를 OR회로(61)를 통해 스위칭회로(60)에 스위칭펄스로서 인가하고, 이것을 그 하이레벨 기간단자(60b)축으로 절환접속시키는데 의해 상기의 신호 결락기간은 입력 복합영상신호 a'가 스위치회로(60)로부터 선택출력된다.

또, 스위치회로(60)에는 제 1 실시예와 같이, 수직전송 펄스 d(ø_V)가 OR회로(61)를 통해 스위칭 펄스로서 인가되므로, 수평전송 기간중은 그 단자(60a)의 입력지연복합영상신호를 선택출력하고, 수직전송기간중은 그단자(60b)에 입래하는 입력 복합영상신호를 선택출력하도록 절환되어, 수직전송기간중의 신호결락을 입력복합영상신호로 치환하는 것으로 보상한다.

이렇게 하여, 스위치회로(60)로부터 출력단자(42)로 출력되는 신호는, 제10l도에 도시된 바와같이, 지연시간이 313H와 312H에 1필드마다 교대로 절환 부여된 주사선수 625본 방식의 복합영상신호이며, 또, 수직전송시의 신호결락과 지연시간이 312H로 부터 313H로 절환시켰을때 발생하는 1H간의 신호결락의 양방을 현재 입력복합 영상신호로 치환되는 것에 의해 보상된 복합영상신호로 된다. 또, 제10l도에 있어서, (62)는 지연시간이 312H로부터 313H로 절환되었을때의 신호결락을 보상하기 위해 삽입된, 입력 복합영상신호의 1H 부분을 도시한다.

더욱, 본 발명은 상기의 각 실시예에 국한되지 않고, 기타 각종의 응용예가 고려될 수도 있다. 다시말해서, 상기의 각 실시예에서는, 지연시간은 1필드마다 절환하였지만, 사용하는 용도에 따라 소망의 일정의 지연시간을 얻을 수 있는 것은 물론이다. 예를들면, 제 5 도에 도시된 반도체 지연회로 부(28)를 사용한 경우는, 스위치 회로(18)를 항상 온으로 하고 또, 스위치회로(19)를 항상 오프로 하며, 또 입력용 수평전송 레지스터(29₁)에 수평전송 펄스를 공급하고 이것을 동작시키는 한편, 출력용 수평전송 레지스터(30₂)에 수평전송 펄스를 공급하고, 또, 스위치회로(38)를 오프로 하고 스위치회로(39)를 온으로 하는 것에 의해 출력용 전송 레지스터(30₂)를 동작시키고, 더우기 1H에 1회의 비율로 수직전송을 행하는 것에 의해, 263H의 지연시간을 얻을 수 있다. 또, 입력용 수평전송 레지스터(29₂)를 동작시키는 한편, 출력용 수평전송 레지스터(30₂)를 동작시켜, 1H에 1회의 비율로 수직전송을 행하는데 의해, 262H의 지연시간을 얻을 수있다.

이와같이 제 5 도와는 달리, 반도체 지연회로 부(28)의 출력용 수평전송 레지스터(30₁)를 항상 동작시킨 경우에는, 입력용 수평전송 레지스터(29₁)를 동작시키고, 또, 1H에 1회의 비율로 수직전송을 행하는데 의해, 313H의 지연시간을 얻을 수가 있고, 다른한편, 입력용 수평전송 레지스터(29₂)를 동작시켜, 또, 1H에 1회의 비율로 수직전송을 행하는데 의해, 312H의 지연시간을 얻을 수가 있다. 더우기 지연시간을 1필드마다 313H와 312H로 교대로 절환하는 것도 할수 있음은 명백하다.

이와같이 지연시간을 0필드마다 1필드＋0.5H와 1필드－0.5H로 절환하는 지연회로를 예를 들면 순희형 필드상관 노이즈리덕션 회로의 필드지연회로로 하여 사용한 경우는 종래 고정의 지연시간의 필드 지연회로를 사용하였을때 생겼던 재생화면상의 스미아를 생기지 않게 할 수가 있다.

다음에 본 발명 회로의 제 2 실시예에 대해 설명하면 제 9 도는 본 발명 회로의 제 2 실시예의 회로계통도를 도시한다. 동도면중 제 5 도와 동일한 구성 부분에는 동일 부호를 사용하여 그 설명을 생략한다. 제 10b도 내지 제10e도에 도시한 신호는 제6b도 내지 제6e도에 도시한 각 신호와 각각 동일의 신호이다. 제 9 도에 있어서, 입력단자(17)에는 제10a도에 도시한 바와같이 예를들면 주사선수 625분 방식의 복합영상신호 a¹가 입래하고, 스위치 회로(44), (45) 및 후술의 스위치회로(60)의 단자(60b)에 각각 공급된다. 스위치회로(44)는 입력단자(34)로 부터의 판별신호를 인버터(46)를 통해서 얻은 신호에 의해 그 하이레벨 기간 온으로 되고, 스위치회로(45)는 입력단자(34)로부터의 판별신호가 하이레벨일때에 온으로 된다. 따라서, 지금 입력 복합영상신호 a¹가 주사선수 625본 방식인 것으로 하면 이 입력 복합영상신호 a¹는 스위치회로(44)를 통해서 입력용수평전송 레지스터(29₁)에 공급되어, 스위치 회로(45)에 의해 차단되어 반도체 지연회로 부(47)의 제51행에 배치된 제 2 의 입력용 수평전송 레지스터(48)로의 전송을 지지한다. 즉, 본 실시예에서는 입력복합 영상신호의 주사 선수방식에 따라서, 2개의 입력용 수평전송 레지스터(29₁) 및 (48)중에 어느 한쪽이 동작되는 것이다.

반도체 지연회로 부(47)는 상기 반도체 지연회로 부(28)와 같이, 314행, n열의 매트릭스형태로 배치된 314행×n개의 셀로 되며, 또 입력용 수평전송 레비스터(29₁), 출력용 전송 레지스터(30₁) 및 수직전송 레지스터(31₁내지 31_n)의 각 배치도 상기 반도체 지연회로 부(28)와 동일하지만, 제 2 의 입력용 수평전송 레지스터(48)가 제51행에 배치되고 또, 제 2 의 출력용 수평전송 레지스터(49)가 제313행에 배치되는 점이 틀린다. 또, 본 실시예에서는 제 1 실시예와 달리, 1필드마다 교대로 출력용 수평전송 레지스터(30₁), (49)가 절환동작되는 것이다.

제 9 도에 있어서, AND 회로(50)는 제10도에 도시된 수평전송 펄스 e와 인버터(46)의 출력신호의 논리적을 얻은 제10j도에 도시된 바와같은 펄스를 수평전송 펄스 ø₁萃로서 직접 입력용 수평전송 레지스터(29₁)에 공급하는 한편, 인버터(52)에 의해 역위상으로된 수평전송 펄스

를 상기 레지스터(29₁)에 공급한다. 또 AND회로(51)는 입력단자(34)로 부터의 판별신호와 상기 펄스 e의 논리적으로 얻은 신호를, 수평전송 펄스 ø₅₁萃로서 직접 입력용 수평전송 레지스터(48)에 공급하는 한편 인버터(53)에 의해 위상반전하여 얻은 수평전송 펄스

도 상기 레지스터(48)에 공급한다. 단, 여기서 판별신호는 토우레벨인 경우를 예로하여 설명하고 있으므로, AND 회로(51)의 출력신호는 항상 토우레벨로 되여, 그래서 수평전송 레지스터(48)는 수평전송 동작을 행하지 않는다.

한편, AND 회로(54)는 상기 펄스 e와 타이밍 발생회로(43)로 부터 인출된 제10f도에 도시된 바와같이, 입력 복합영상신호 a¹의 등화펄스 직후의 최초의 수평동기신호에 위상동기해서 입하하고, 그 시점부터 313H 경과한 시점에서 입상펄스 1과의 논리적으로 얻은, 제10i도에 도시된 펄스를 수평전송 펄스 ø₃₁₄萃로서 직접 출력용 수평전송 레지스터(30₁)에 공급하는 한편 인버터(56)를 거쳐 상기 레지스터(30₁)에 공급된다. 또, AND 회로(55)는 상기 펄스 e와 타이밍 방생회로(43)로 부터 인출된 제10g도에 도시된 바와같은 펄스 (펄스 1과 역위상의 펄스)와의 논리적으로 얻은, 제10h도에 도시된 펄스를 수평전송 펄스ø₃₁₃萃로서 직접 출력용 수평전송 레지스터(49)에 공급하는 한편, 인버터(57)를 거쳐 상기 레지스터(49)에 공급한다.

따라서, 입력 복합영상신호 a¹의 수직귀선 소거 기간내의 위치에서 시작해서 다음의 필드의 수직귀선소거 기간내의 위치에서 끝나는 313H기간은 출력용 수평전송 레지스터(49)가 수평전송 펄스 ø₃₁₃萃,

를 각각 공급하여 수평전송을 행하고 312H 지연한 복합영상신호를 직렬로 스위치회로(59)로 출력하여, 이 313H 기간의 또 한편 제 9 도에 도시된 반도체 지연회로 부(47)를 사용한 경우에는 313H 또는 312H의 지연시간을 임의로 선택해서 고정적으로 얻을 수 있는것은 상기의 설명에서 명백하고, 더우기, 입력용 수평전송 레지스터(48)와 출력용 수평전송 레지스터(49)를 각각 동작시키고, 또, 1H에 1회의 비율로 수직전송을 행하도록한 경우에는 262H의 지연시간을 얻을 수 있고, 한편, 입력용 수평전송 레지스터(48)와 출력용 수평전송 레지스터(30₁)를 각각 동작시키고, 또, 1H에 1회의 비율로 수직전송을 행하는데 의해 263H의 지연시간을 얻을 수 있다. 더우기, 입력용 수평전송 레지스터(48)를 항상 동작시킴과 동시에, 출력용 수평전송 레지스터(49) 및 (30₁)를 263H기간 교대로 (1H기간은 중복함)동작시켜, 또 1H에 1회의 비율로 수직전송을 행하는데 의해, 지연시간을 1필드마다 262H와 263H에 교대로 절환할 수 있다.

또, 스위치회로(40)의 단자(40b)에는 입력 복합영상신호를 공급하도록 해도 좋고, 스위치회로(60)의 단자(60b)에는 페데스탈레벨등의 일정전압을 공급하도록 하여도 좋다. 더우기, 스위치회로(40) 및 (60)를 삭제해도, 신호결락부분은 수평귀선소거 기간 또는 수직귀선소거 기간내의 특징위치이고, 재생화상에 그다지 악영향은 끼치지 않으므로 이들 스위치회로(40), (60)를 설치하지 않아도 좋다. 더우기, 지연시간을 상기와 같이 1필드마다 절환하는 구성으로 한 이 지연회로를, VTR의 재생계의 노이즈 리덕션 회로내에 설치하도록 한 경우에는 상기 1필드마다 압력용 또는 출력용 수평전송 레지스터를 절환동작시키는 기준신호로서 공지의 드럼펄스를 공용할 수도 있다.

또 더우기, 반도체 지연회로 부는 제 5 도에 (28)로 도시한 것이나, 제 9 도에 (47)로 도시한 것에 한정되는것은 아니고 입력용 수평전송 레지스터 및 출력용 수평전송 레지스터는 각각 3이상의 복수행씩 설치하여도 좋고, 이경우는 상기한 지연시간 이외의 지연시간을 포함하여 미리 설정한 각종 지연시간중에서, 소망의 지연시간을 임의로 선택할 수 있다.

상술한 바와같이, 본 발명에 의하면, 반도체 지연회로 부의 입력용 수평전송 레지스터와 출력용 수평전송 레지스터를 각각 복수행씩 설치하고, 그들중에서 임의로 한 입력용 수평전송 레지스터와 한 출력용 수평전송 레지스터를 각각 선택하여 동작시키도록 구성하였으므로 다음과 같은 다수의 특징을 가진다.

① 반도체 지연회로 부의 구조를 변경하지 않고, 2이상의 지연시간을 선택적으로 얻을 수 있다.

② ①와 관련해서, 지연해야 할 입력 복합영상신호가 주사선수 525본 방식 및 625본 방식의 어느 것이라도, 동일회로에 의해 소망의 지연시간을 얻을수 있다.

③ 지연시간을 1필드＋0.5H와 1필드－0.5H의 두개의 값으로 하여 이것을 1필 마다 교대로 절환할 수가 있으므로, 이 지연회로를 예를들면, 순회형 필드상관 노이즈리덕션회로내의 필드지연회로로 사용한 경우에는 종래 생겼던 재생화면상의 스미아를 나타나지 않게 할수가 있다.

④ 수직전송 기간중에는 입력 복합영상신호 또는 일정 전압(수직전송기간중의 예를들면 페데스탈레벨, 또는 싱크팁레벨등)을 선택출력하게 한 것이므로 신호의 결락이 없다.

⑤ 수직귀선소거 기간내에서 지연시간의 절환을 행하므로 재생화상이 부자연스럽게 되지 않는다.

⑥ 1필드마다 지연시간을 절환할때 생기는 정보결락을 ④와 같이 하여 보상할 수가 있다.

Claims

입력 복합영상신호가 직렬로 공급되는 입력용 수평전송 레지스터(29₁, 29₂)와, 그 입력용 수평전송 레지스터로 부터 병렬로 공급되는 신호를 전송하는 복수열의 수직전송 레지스터(31₁~31_n)와, 그 수직전송 레지스터로부터 병렬로 공급되는 신호를 보유한후 수평전송을 행하여 지연복합영상신호를 직렬로 출력하는 출력용 수평전송 레지스터(30₁, 30₂)로 이루어진 반도체 지연회로 부와 그 입력용 및 출력용의 양수평전송 레지스터에 수평전송을 행하게 하기위한 클럭펄스를 발생하여, 그 입력용과 출력용의 양수평전송 레지스터에 각각 공급하는 수평전송 펄스 발생회로(23)와, 그 수직전송 레지스터에 수직전송을 행하게 하기위한 클럭펄스를 상기 수평전송기간 이외의 기간중에 발생하여, 그 수직전송 레지스터에 공급하는 수직전송 펄스 발생회로(22)로 이루어진 영상신호지연회로에 있어서, 그 입력용 수평전송 레지스터(29₁, 29₂)와 그 출력용 수평전송 레지스터(30₁, 30₂)를 각각 복수행식 그 수직전송 레지스터(31₁~311_n)에 교차시킴과 동시에 서로 독립적으로 동작하도록 구성하고, 그 복수행의 입력용 수평전송 레지스터(29₁, 29₂)중에 임의로 선택된 어느 1행의 입력용 수평전송 레지스터에 병렬출력신호를 그 수직전송 레지스터(31₁~31_n)를 거쳐 그 복수행의 출력용 수평전송 레지스터(30₁~30₂)중 임의로 선택된 어느 1행의 출력용 수평전송 레지스터에 각각 공급시켜 소망의 지연시간이 부여된 복합영상신호를 선택된 그 1행의 출력용 수평전송 레지스터로부터 인출하도록 구성한 것을 특징으로 하는 영상신호지연호로.
제 1 항의 영상신호지연회로에 있어서, 그 수직전송 레지스터(31₁~31_n)는 제 1 행에 배치된 제 1 의 입력용 수평전송 레지스터(29₁)의 1행하의 제 2 행으로부터, 제314행에 배치된 제 1 의 출력용 수평전송 레지스터(30₁)의 1행상의 제313행까지에 배치하고, 제 2 의 입력용 수평전송 레지스터(29₂; 48)는 제 2 행 또는 제51행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제 2 의 출력용 수평전송 레지스터(30₂; 49)는 제264행 또는 313행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제 1 및 제 2 의 입력용 수평전송 레지스터의 어느 것의 한쪽과 그 제1 및 제 2 의 출력용 수평전송 레지스터의 어느것의 한쪽을 각각 수평전송 레지스터로서 임의로 선택하고, 또 선택된 그 제1 또는 제 2 의 입력용 수평전송 레지스터(29₁, 29₁; 48)와 선택된 그 제1 또는 제 2 의 출력용 수평전송 레지스터(30₁, 30₂; 49)간의 그 수직전송 레지스터(31₁~31_n)에 그 수직전송 펄스 발생회로(22)로부터 상기 입력 복합영상신호의 1수평주사 기간당 1회의 비율로 그 수직전송펄스를 공급하도록 구성한 것을 특징으로 하는 영상신호지연회로.
입력 복합영상신호가 직렬로 공급되는 입력용 수평전송 레지스터(29₁, 29₂; 48)와, 그 입력용 수평전송 레지스터로 부터 병렬로 공급되는 신호를 전송하는 복수열의 수직전송 레지스터(31₁~31_n)와, 그 수직전송 레지스터로부터 병렬로 공급되는 신호를 보유한 후 수평전송하여 지연복합영상신호를 직렬로 출력하는 출력용 수평전송 레지스터(30₁, 30₂; 49)로 이루어진 반도체 지연회로 부(28 ; 47)와, 그 입력용 및 출력용의 양수평전송 레지스터에 수평전송을 행하게 하기위한 클럭펄스를 발생하여 그 입력용 및 출력용의 양수평전송 레지스터에 각각 공급하는 수평전송 펄스발생회로(23)와, 그 수직전송 레지스터에 수직전송을 행하게 하기위한 클럭펄스를 상기 수평전송기간 이외의 기간중에 발생하여 그 수직 전송레지스터에 공급하는 수직전송 펄스발생회로(22)로 이루어진 영상신호지연회로에 있어서, 그 입력용 수평전송 레지스터(29₁, 29₂; 48)와 그 출력용 수평전송 레지스터(30₁, 30₂; 49)를 각각 복수행씩 그 수직전송 레지스터(31₁~31_n)에 교차시킴과 동시에 서로 독립적으로 동작하도록 구성하고, 그 복수행의 입력용 수평전송 레지스터(29₁, 29₂; 48)중 임의로 선택된 어느 1행의 입력용 수평전송 레지스터의 병렬출력신호를 그 수직전송 레지스터를 거쳐 그 복수행의 출력용 수평전송 레지스터(30₁, 30₂; 49)중의 임의로 선택된 어느 1행의 출력용 수평전송 레지스터에 각각 같이 공급시켜 소망의 지연시간이 부여된 복합영상신호를 선택된 1행의 출력용 수평전송 레지스터로부터 인출하고 선택된 1행의 출력용 수평전송 레지스터의 출력지연복합 영상신호와 일정전압 또는 상기 입력복합 영상신호중 스위치회로 수단(40 ; 60)에 의해 통상은 그 지연복합 영상신호를 선택출력하고, 적어도 그 수직전송펄스 발생기간중에는 그 일정전압 또는 그 입력 복합영상 신호를 선택출력하도록 구성한 것을 특징으로 하는 영상신호지연회로.
제 3 항에 의한 영상신호지연회로에 있어서, 그 수직전송 레지스터(31₁~31_n)는 제 1 행에 배치된 제 1 의 입력용 수평전송 레지스터(29₁)의 1행하의 제 2 행으로부터 제314행에 배치된 제 1 의 출력용 수평전송 레지스터(30₁)의 제 1 행상의 제313행상까지 배치하고, 제 2 의 입력용 수평전송 레지스터(29₂; 48)는 제 2 행 또는 제51행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제 2 의 출력용 수평전송 레지스터(30₂; 49)는 제264행 또는 제313행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 그 제1 및 제 2 의 입력용 수평전송 레지스터의 어느 것의 한쪽과 그 제1및 제 2 의 출력용 수평전송 레지스터의 어느것의 한쪽을 각각 수평전송 레지스터로서 임의로 선택하고, 또, 선택된 그 제1 또는 제 2 의 입력용 수평전송 레지스터와 선택된 그 제1 또는 제 2 의 출력용 수평전송 레지스터간의 그 수직전송 레지스터(31₁~31_n)에 그 수직전송펄스 발생회로(22)로부터 상기 입력복합 영상신호의 1수평 주사기간당 1회의 비율로 그 수직전송 펄스를 공급하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
제 4 항에 의한 영상신호지연회로에 있어서, 제1 및 제 2 의 입력용 수평전송 레지스터(29₁, 29₂; 48) 또는 그 제1 및 제 2 의 출력용 수평전송 레지스터(30₁, 30₂; 49)는 약 1필드마다 교대로 동작시키고 제1 및 제 2 의 출력용 수평전송 레지스터의 한쪽 또는 제1 및 제 2 의 입력용 수평전송 레지스터의 한쪽만을 항상 동작시키고, 그 입력복합 영상신호의 1필드의 수평주사기간에 1수평 주사기간의 반분의 기간을 더한 제 1 의 값을 N₁, 그 1필드의 수평주사 기간으로부터 1수평 주사기간의 반분의 기간을 뺀 제 2 의 값을 N₂로 하였을 때, 동작하게 되는 그 제1 또는 제 2 의 출력용 수평전송 레지스터보다 지연시간이 1필드마다 N₁과 N₂로 교대로 절환부여된 복합영상신호를 인출하도록 구성한 것을 특징으로 하는 영상신호지연회로.
제 5 항에 의한 영상신호 지연회로에 있어서, 그 제1 및 제 2 의 입력용 수평전송 레지스터(29₁, 29₂; 48)또는 제1 및 제 2 의 출력용 수평전송 레지스터(30₁, 30₂; 49)의 1필드마다의 동작절환 시점을 그 입력 복합영상신호의 수직귀선소거 기간내에 선정한 것을 특징으로 하는 영상신호 지연호로.