KR890004219B1

KR890004219B1 - 영상신호 지연회로

Info

Publication number: KR890004219B1
Application number: KR1019850001258A
Authority: KR
Inventors: 아끼라 히로따; 다꾸야 쯔시마
Original assignee: 니뽕 빅터 가부시끼 가이샤; 이노우에 도시야
Priority date: 1984-02-29
Filing date: 1985-02-28
Publication date: 1989-10-27
Also published as: US4635116A; KR850006816A; EP0153861A3; EP0153861B1; DE3583809D1; EP0153861A2; DE153861T1

Abstract

내용 없음.

Description

영상신호 지연회로

제 1 도는 종래 회로의 일예를 도시한 블럭계통도.

제 2 도는 반도체 지연회로부의 구조의 일예를 확대한 도.

제 3 도는 제 1 도의 요부의 일예의 블럭계통도.

제 4 도 및 제 5 도는 각각 제 1도의 농작설명용 신호 파형도.

제 6 도는 본 발명 회로의 제 1 및 제 2실시예를 각각 도시한 블럭계통도.

제 7 도는 본 발명 회로의 제 1실시예의 요부를 도시한 회로 계통도.

제 8도는 본 발명회로의 제 1실시예의 동작 설명용 신호 파형도.

제 9 도는 본 발명 회로의 제 2 실시예의 요부를 도시한 회로 계통도.

제10도 및 제11도는 각각 본 발명 회로의 제 2 실시예의 동작설명용 신호 파형도.

제12도는 본발명 회로의 제3 및 제 4 실시예를 각각 도시한 블럭계통도.

제13도는 본 발명 회로의 제 3 실시예의 요부를 도시한 회로 계통도.

제14도는 본 발명 회로의 제 3 실시예의 동작설명용 신호 파형도.

제15도는 종래 회로의 일예의 블럭 계통도.

제16도 및 제17도는 각가 제15도의 동작설명용 신호 파형도.

제18도는 일반적인 순회형 필드 상관 노이즈리덕션회로의 일예를 도시하는 블럭 계통도.

제19도는 본 발명 회로의 제 5 실시예를 도시하는 블럭 계통도.

제20도는 제19도의 동작 설명용 신호 파형도.

제21도는 본 발명 회로의 제 6 실시예를 도시하는 블럭 계통도.

제22도는 제21도의 동작설명용 신호 파형도.

제23도 및 제25도는 각각 본 발명 회로의 요부의 제7 및 제 8 실시예를 도시하는 회로 계통도.

제24도는 제23도의 동작 설명용 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 복합 영상 신호 입력 단자 2 : 반도체 지연회로부

3 : 입력용 수평 전송 레지소터 4₁내지 4_n: 수직 전송 레지스터

5 : 출력용 수평 전송 레지소터 6 : 수평 동기 신호 분리회로

7 : 수평 전송 클럭 발생회로 8 : 수직 전송 클럭 발생회로

9,19 : 지연 복합 영상 신호 출력단자 17 : 동기 신호 분리회로

18.18-1,18-2,44,44-1 : 수직 전송 클럭발생회로

20 : 수직 동기 신호 입력 단자 21 : 수평 동기 신호 입력 단자

22 : 드럼 펄스 입력 단자

23 : 텔레비젼 방식 판별 신호 입력단자

24,34 : 타이밍 발생회로

25 내지 27, 35 내지 37 : 펄스발생회로

31,33,41,43 : 수지 전송 클럭 펄스 출력단자 45 : 스위치회로

46 : 페데스탈레벨 발생기 50 : 스위칭 신호 출력단자

51 : 신호 결탁부 52 : 신호 보정부분

101 : 복합 영상 신호 입력단자 102 : 반도체 지연회로부

103 : 입력용 수평 전송 레지스터

104 : 입력용 수직 전송 게이트

105₁내지 105_m: 수지 전송 레지스터

106 : 출력용 수직 전송 게이트

107 : 출력용 수평 전송 레지스터

108 : 수평 동기 신호 분리회로

109,126 : 수평 전송 펄스 발생회로

121 : 입력용 수평 전송 펄스발생 회로

122 : 입력용 수직 전송 게이트 펄스 발생회로

123 : 출력용 수직 전송 게이트 펄스 발생 회로

124 : 출력용 수평 전송 펄스 발생회로 127 : 타이밍 회로

128 : 스위치 회로 129 : 페데스탈 레벨 발생기

225 : 수평 동기 신호 입력단자 216 : 1/2 분주기

217 : 발진기 218 : 배타적 논리합 회로

219,221 : 수평 전송 펄스 출력단자

본 발명은 영상 신호 지연 회로에 관한 것으로서, 특히 입력용 수평 전송 레지스터와 복수열의 수직 전송레지스터와 출력용 수평 전송 레지스터가 각각 매트릭스형으로 배치된 반도체 지연 회로부를 적어도 가지고 있고, 입력 복합 영상 신호를 지연하여 출력하되, 입력 복합 영상 신호를 수평 주사기간의 자연 배수의 기간보다 약간 길거나 또는 짧은 시간 지연하여 출력하며, 또 입력 복합 영상 신호를 지연하여 출력할시, 수평전송 클럭 펄스 누설에 의한 영향을 시가적으로 경감하여 출력할 수 있는 영상 신호 지연 회로에 관한 것이다.

종래로 부터, VTR 기타의 영상 신호 재생 장치에 있어서, 소위 라인 상관성이나 필등상관성을 이용하여 재생 복합 영상 신호중에 포함되는 노이즈를 저감하기 위한 노이즈 리덕션 회로내에는, 1수평 주사기간(1H) 또는 1필드의 지연회로가 설치되어 있고, 또 드롭 아우트 보상을 위하여서라도 지연 회로가 사용된다. 이와같이, 종래로부터 영상 신호 지연 회로는 여러가지 용도에 제공되어있고, 제 1 도에 이 종래의 영상 신호 지연회로의 일예의 블럭계통도를 도시한다. 동도면중, 입력 단자(1)에 들어온 복합 영상 신호는, 반도체지연 회로부(2)에 공급된다. 이 반도체 지연 회로부(2)는 입력용 수평 전송 레지스터(3)와 n열(단 n는 2이상의 자연수)의 수직 전송 레지스터(4₁내지 4_n)와 출력용 수평 전송 레지스터(5)가 각각 매트릭스 형으로 배치된 구성으로 되어 잇다. 제 2 도는 이 반도체 지연 회로부(2)의 상세한 구성의 일예를 가리킨다.동도면에 있어서, 반도체 지연 회로부(2)는 (m+1)Xn개(단, m는 2이상의 자연수)의 셀이 m+1행 n열의 매트릭스 형으로 배치되어 있다. 제 1 행 L₁의 n개의 셀(C₁내지 C_n)이 입력용 수평 전송 레지스터(3)을 구성하고 있고, 마찬가지로 제 m+1행 Lm+1의 n개의 셀이 출력용 수평 전송 레지스터(5)를 구성하고 있고, 제 2 행으로 부터 제 m행 까지의 (m-1)Xn개의 셀(4₁₁내지 4_n(n-1))이 n열의 수직 정송 레지스터(4₁내지 4_n)를 구성하고 있다.

여기서, 수직 방향으로 m-1개 배치되어 있는 셀(4₁₁내지 4_n(n-1))이 수직 전송 레지스터(4₁)를 구성하고 있고, 이하 마찬가지로 셀(4₂₁내지 4₂(m-1))이 수직 전송 레지스터(4₂)를 구성하고, 셀(4_n1, 내지 4_n(m-1))이 수직 전송 레지스터(4n)를 구성하고 있다.

이것들의 nX (m+1)개의 셀은 예를 들면 챠지.커플드.디바이스(CCD)에 의하여 구성되고 있고, 또 입출력신호의 방향이 역 방향으로 되지 않도록, 좌우역 방향으로 입출력 단자가 수평 전송 레지스터(3,5)에 각각 설치되어 있다. 이와 같은 제 2 도에 도시하는 바 같은 구성의 지연회로부(2)는 본 출원인이 먼저 특허공개소 58-134524호 공보 등에서 제안한 회로이다.

다시 제 1 도를 돌아가서 설명한다. 입력 단자(1)로 부터의 복합 영상 신호는 또 수평 동기 신호 분리 회로(6)에도 공급되고, 여기서 수평동기 신호를 분리 추출된 후, 수평 전송 클럭 발생 회로(7) 및 수직 전송 클럭 발생회로(8)에 각각 공급된다. 수평 전송클럭 발생회로(7)는 입력 복합 영상 신호를 제4a도에 도시한 것으로 하면, 제4ｂ도, 제4ｃ도에 각가 도시한바 같이, 서로 역상으로 입력 복합 영상 신호의 1H 기간당, 수평 전송 레지스터(3,5)의 셀의 수에 동등한 n개의 펄스를 클럭 펄스(ψH,

)로서 발생하고, 이것을 수평 전송레지스터(3 및 5)에 각각 공급한다.

한편, 수직 전송 클럭발생 회로(8)예를 들면 제 3 도에 도시하는바 같이, 2개의 단안정 멀티 바이브 레이터(모노멀티)(11 및 12)가 종속 접속된 구성으로 되어 있고, 입력 단자(10)에 들어온 수평 동기 신호를 모노멀티(11)에 의하여 시간(T₁)만 지연하고, 다음의 모노멀티(12)에 의하여 펄스폭(T₂)의 제4ｄ도에 도시하는 바같은 1H 주기의 펄스를 생성한다. 모노멀티(12)의 출력 펄스는 출럭단자(14)로 부터 수직 전송 클럭 펄스(ψV로)로서 수직 전송 레지스터(4₁내지 4_n)에 각각 공급되는 한편, 인버터(13)에 의하여 위상 반전되어서 제4ｅ도에 도시하는 바 같이 수직 전송 클럭펄스(

)로 변환된 후 출력단자(15)를 통하여 수직 전송 레지스터(4₁내지 4_n)에 각각 공급된다. 여여기서, 상기의 클럭펄스(ψV 및

)의 발생 위치는, 일예로서 제4ａ도,제4ｄ도,제4ｅ도로 부터 알수 있는 바와 같이, 입력 복합 영상 신호의 백포치내에 선정되어 있고, 그 펄스폭(T₂)은 1μS 정도이다. 그리고 클럭펄스(ψV 및

)는 ψV 및

가 발생하는 기간이외에 발생하도록 구성되고 있다.

이것에 의하여, 입력용 수평 전송 레지스터(3)에 공급된 입력 복합 영상 신호는 클럭펄스((ψH,

)로 샘플링 된바 같은 신호 파형이고, 수평 전송 레지스터(3)를 구성하는 n개의 셀(C₁내지 C_n)의 각각에 차례로 기억된다. 즉, 입력 복합 영상 신호는 클럭펄스((ψH,

)에 근거하여 순차로 C₁

C₂

C₃…C_n의 순으로 전송되어 가고, 클럭 펄스(ψH,

)가 n개 입력된 시점에서 (1H 보다 약간 짧은 기간)각 셀(C₁내지 C_n)의 모든것에 입력 복합 영상 신호의 n개의 샘플링 파형이 기억되어 끝난다. (수평 전송이 종료한다)다음에, 클럭펄스((ψH,

)는 발생되지 않고, 클럭펄스(ψV ,

)가 제4ｄ도,제４ｅ도에 도시하는 바 같이 백 포치 기간내에서 발생되기 때문에, 셀(C₁내지 C_n)에 지지되어 있는 n개의 샘플링 파형이 수직 전송 레지스터(4₁내지 4_n)의 1행째의 각 셀(4₁₁,4₂₁,4_n1)에 각각 병렬로 전송된다. 이것에 의하여, 1H 기간의 수평 전송과 수직 전송이 각각 종료한다.

이하, 상기와 동일한 동작이 반복되고, 수평 전송 레지스터(3)에 지지되기도 하고 n개의 샘플링 신호는 m회의 수직 전송으로 출력용 수평 전송레지스터(5)에 입력되고, 이후 클럭펄스(ψH,

)에 의하여 출력단자(9)에 직렬로 출력된다. 이 결과, mH의 지연이 부여된 영상 신호가 출력단자(9)로 부터 인출되게 된다.

따라서, 입력 복합 영상 신화 주사 선수 525개 방시의 복합 영상 신호이고, 이것을 1필드 -0.5H 지연하는 경우는, 상기의 m의 값은 262로 선정되고, 입력 복합 영상 신호의 수직 귀선 소거기간(V.BLK)부근의 파형을 제5ａ도, 클럭펄스(ψV )의 파형을 제5ｂ도에 도시하는 것으로 하면, 출력단자(9)에는 5ｃ도에 도시하는 파형의 262H 지연된 복합 영상 신호가 인출된다.

그런데, 상기의 종래의 영상 신호 지연 회로는, 수직 전송 레지스터(4₁내지 4_n)의 행수(단수 : 여기서 m-1)에 의하여 정해지는 일정의 지연시간 밖에 취할수 없고, 지연 시간을 가변할 수가 없고, 그 때문에 주사선수 525개 방식 및 625개 방식의 어느 방식의 복합 영상 신호에 대하여도 예를 들면 1필드 -0.5H(또는 1필드 +0.5H)의 지연 시간을 가지는 필드 지연 회로로서 공용할 수가 없었다.

또 필드 지연 회로를 사용하여 필드 상관을 이용한 신호처리를 행할 경우, 텔레비젼 영상 신호는 인터레이스 때문에 1필드의 주사 선수가 262.5개(주사선수 525개 방식의 경우), 또는 312.5개(주사 선구 625개 방식의 경우)이고, 0.5의 단수가 샘김에 대하여, 수직 전송 레지스터(4₁내지 4_n)의 행수는 자연수개이기 때문에 상기의 종래 회로의 지연 시간은 1H의 자연수배 밖에 취할수 없고, 따라서 화면상, 상하의 어느쪽인가 일정방향에 빗나간 필드 상관 밖에 취할수 없었다.

그리고, 상기의 종래 회로는 수직 전송을 행하고 있는 기간은 수평 전송을 할수 없기 때문에 지연된 출력복합 영상 신호 중에는 제4ｆ도에 f₁,f₂,f₃으로 각각 도시하는 바 같이, 수직 전송 기간에 상당하는 기간은 신호 결락 부분이 되어 버린다고 하는 문제점이 있었다.

그래서, 본 발명은 지연 시간에 따라서 수직 전송 회수를 달리함에 의하여 임의 지연 시간을 얻을 수가 있고, 또 수직 전송 기간중은 일정 전압 또는 입력 복합 영상 신호를 선택출력함에 의하여, 수직 전송 기간중의 신호 결락도 보상할 수 있는 영상 신호 지연 회로를 제공하는 것을 목적으로 한다.

본 발명은, 수직 전송 레지스터의 단수가, 수직 정송 클럭 발생 회로로 부터 입력 복합 영상 신호의 1수평주사 기간에 1회의 비율로 수직 전송 클럭펄스가 출력될때, 출력용 수평 전송 레지스터로 부터 M(단, M는 자연수)수평 주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수직 전송 클럭 발생회로는 Na(단, Na는 자연수이고 Na＜M)수평 주사 기간의 지연시간을 얻을때에는, 상기 입력복합 영상 신호의 1수평 주사 기간당 1회의 비율로 상기 수직 전송 클럭펄스를 발생 출력하고, 또한 상기 입력 복합 영상 신호의 Na 수평 주사 기간내의 특정의 위치에서(M-Na)회 그리고 상기 수직 전송 클럭 펄스를 발생 출력하든가, 또는 Nb(단, Nb는 자연수이고 M/2＜Nb＜M)수평 주사 기간의 지연 시간을 얻을 때에는, 상기 입력 복합 영상 신호의 N 수평 주사 기간중의 특정의 (2Nb-M)수평 주사 기간은 입력 복합 영상 신호의 1수평 주사 기간당 1회의 비율로 상기 수직 전송 클럭 펄스를 발생 출력하고 또한 나머지의 (M-Nb)수평 주사기간에서는 1수평 주사기간당 2회의 비율로 상기 수직전송 펄스를 발생 출력하도록 구성한 것이다.

또한, 종래부터 VTR 기타의 영상 신호 재생장치에 있어서 소위 라인 상관성을　이용하여 재생 복합 영상신호중에 포함되는 노이즈를 저감하기 위한 노이즈 리덕션 회로내에는 1수평 주사기간(H) 또는 1필드의 지연 회로가 설치되어 있고, 또 드롭 아우트 보상을 위한 것 등에도 지연 회로가 사용된다. 이와 같이 종래부터 영상 신호 지연 회로는 여러가지 용도에 제공되고 있다. 제15도는 이 종래의 영상 신호 지연회로의 일예의 블럭 계통도이다. 동도면중 입력단자(101)에 들어온 제16ａ도에 도시한 바와같은 복합 영상 신호는 반도체 지연회로부(102)의 입력용 수평 전송 레지스터(103)에 공급되는 한편, 수평 동기 신호분리 회로(108)에 공급된다. 반도체 지연 회로부(102)는 입력용 수평 전송 레지스터(103)와 입력용 수직 전송 게이트(104)와 m열의 수직 전송 레지스터(105₁내지 105_m)와, 출력용 수직 전송 게이트(106)와, 출력용 수평 전송 레지스터(107)로 이루어진다.

상기의 레지스터(103,105₁내지 105_m및 107)는 예를들어 챠지 커플드 디바이스(CCD)의 셀의 복수개로 되어 있고, 수평 전송 레지스터 (103,107)는 각각 수평 방향으로 후술하는 이유로 부터 455개의 셀이 배열되어 있고, 이것에 의해 수직 전송 레지스터 (105₁내지 105_m)의 열수m은 455이다. 또 수직 전송 레지스터(105₁내지 105_m)의 각가의 단수(수지 방향으로 배열된 셀의 수)는 일예로서 261단이고, 1수평 주사기간(1H)에 1회의 수직 전송을 행함으로써 262H의 지연 시간을 얻을 수가 있다.

한편, 수평동기 신호 분리 회로(108)로 부터 인출된 수평동기 신호는 수평 전송 펄스 발생회로(109), 수직 전송 게이트 펄스 발생회로(110) 및 수직 전송 펄스발생 회로(11)에 각각 공급된다. 수평 전송 펄스 발생 회로(109)는 제 16b도에 도시하는 바와같은 수평 전송 펄스(ψH)와 이것과 역상의 수평 전송 펄스(

)와 이것과 역상의 수평 전송 펄스(

)(도시되지 않음)를 각각 발생하고, 입력용 수평 전송레지스터(103) 및 출력용 수평 전송 레지스터(107)에 각각 공급된다. 또 수직 전송 게이트 펄스 발생회로(110)는 입력 복합 영상 신호의 백 포치내의 소정기간(수평 전송 펄스 ψH,

)가 발생되지 않는 기간)만 고레벨로 된다. 제16c도에 도시한 바와 같이 게이트 펄스(ψG)를 발생하여 입력용 수직 전송 게이트(104)에 공급하고, 또 제16h도에 도시하는 게이트 펄스(ψG)를 발생하여 출력용 수직 전송 게이트(106)에 공급한다.

더우기, 수직 전송 펄스 발생회로(111)는 제16d도, 16e도, 16f도 및16g도에 도시한 바와같이 4상의 수직 전송 펄스(ψV₁,ψV₂,ψV₃및 ψV₄)를 1H마다 1회 각각 발생하고, 수직 전송 레지스터(105₁내지 105_m)에 공급한다. 또 출력용 수평 전송 레지스터(107)에는 수평 전송 펄스 발생 회로(109)로 부터 전송 펄스 ψH(제16I도에 도시됨)와

가 각각 공급된다.

입력 복합 영상 신호는 수평 전송 펄스(ψH,

)로 수평 전송 레지스터(103)내를 수평방향으로 전송되고, 또한 유지되므로 그 레지스터(103)의 기억 유지 정보는 입력 복합 영상 신호를 수평 전송 펄스(ψH,

)로 샘플링한 신호로 댄다. 여기서 입력 복합 영상 신호의 대역을 0 내지 2.5MH_Z로 하면 샘플링 정리로부터 샘플링주파수(즉, 수평 전송 주파수)는 5MH_Z이상되지 않으면 않된다. 여기서는 수평 전송 주파수를 수평주사주파수 fH의 455배의 주파수의 7.16MH_Z로 한다. 한편, 1H(

63.5μS)중 1μS 정도는 수직 전송을 행하지만 이 수직 전송 기간중은 수평 전송을 할 수 없으므로, 수직 전송 게이트(104,106)이 열리는 기RKS 1.4μS는 수평 전송을 행하지 않도록 한다.

여기서, 수직 전송게이트 펄스는 제17d도에 도시하는 바와 같이, 제17a도에 도시하는 입력 복합 영상 신호의 수평귀선 소거 기간내에 위차하고, 따라서 수평 전송 펄스(ψH,

)는 제17b, 제17c도에 도시하는 바와같이 수직 전송 게이트 펄스 발생 기간을 포함하는 기간 1.4μS는 수평 전송을 행하지 않도록 일정 레벨로 된다. 이 1.4μS는 수평 전송 펄스(ψH,

)의 10주기 (10펄스)분이므로 1H 내에 445(

445-10)개의 수평 전송 펄스(ψH,

)가 발생 출력된다. 수평 전송 레지스터(103,107)의 단수(셀의 개수)는 이 445개의 수평 전송 펄스(ψH,

)로 그 용량 가득히 입력 복합 영상 신호를 유지할 수 있으며 좋으므로 445단으로 한다.

입력 복합 영상 신호는 이 주기 1/(445/fH)의 수평 전송 펄스(ψH,

)445개로 입력용 수평 전송 레지스터(103)내를 수평 전송된 후, 1μS의 폭의 수직 전송 게이트 펄스(ψG)에 의해 입력용 수직 전송 게이트(104)가 열리고, 수평 전송 레지스터(103)에 유지되고 있던 445개의 샘플링 정보는 병렬로 445열의 수직 전송 레지스터(105₁내지 105_n)(여기서는 m은 445)로 공급된다. 수직 전송 레지스터(105₁내지 105_m)는 4상의 수직 전송 펄스(ψV₁내지 ψV₄)가 들어올때 마다 입력 샘플링 정보를 다음단(다음행)으로 전송하여 가고, 262회의 전송 후 출력용 수직 전송 게이트(106)를 통하여 출력용 수평 전송 레지스터(107)에 병렬로 공급한다. 출력용 수평 전송 레지스터(107)는 이 병렬 입력 샘플링 정보를 상기 수평 전송 펄스(ψH,

)에 기초하여 1H내에 직렬로 출력하고, 저역 필터(12)를 통하여 출력단자(3)로 인출한다. 저역 필터(12)는 수평 전송 펄스(ψH,

)의 주파수 성분 제거용이다.

이와 같이 하여, 출력단자(113)에는 입력 복합 영상 신호가 262H 지연되어 인출된다.

그러데, 상기의 종래 지연 회로는, 지연 시간이 수평 주사 시간의 꼭 자연수배 이기 때문에, 예를 들어 이것을 제18도에 도시하는 바와 같이 순회형 필드 상관 노이즈 리덕션 회로내의 1필드 지연 회로(114)에 사용한 경우는 다음과 같은 문제점을 생기게 하였다. 동 도면중 입력단자(115)에 들어온 재생 복합 영상 신호는 감산회로(116)에 공급되는 한편 감산 회로(117)에 공급되고, 여기서 출력 복합 영상 신호를 1필드 지연회로(114)에 의해 262H 지연한 복합 영상 신호로 감산된다. 감산회로(117)로 부터 인출된 필드 상관이 없는 노이즈 등은 리미터(118)를 통하여 계수 회로(119)에 공급되고, 여기서 소요의 웨이팅이 행해진 후 감산회로(116)에 공급된다.

이에 의해, 감산회로(116)로 부터는 입력 재생 복합 영상 신호중의 필드 상관이없는 노이즈가 대폭으로 저감되어 S/N비가 개선된 재생복합 영상 신호가 인출되고, 이 신호는 출력단자(120)에 출력되는 한편, 1필드지연회로(114)에 공급된다.

이러한 노이즈 리덕션 회로에 있어서 소요의 S/N비 개선 효과를 얻음에는 1필드 지연회로(114)의 지연 시간은 정확히 262H 이지 않으면 아니되고, 따라서 순회 루프내의 다른 소자의 지연 시간은 제로이지 않으면 안된다. 그런데, 제15도에 도시한 종래 회로는 저감 필터(112)에 의해 지연되고, 또 입력단자(101)의 입력단에는 되돌아와 노이즈가 반도체 지연 회로부(102)에 의해 발생하지 않도록 미리 입력 복합 영상 신호를 대역 제한하기 위한 저역 필터가 필요하고, 이 저역 필터에 의해서도 지연되어 버린다. 따라서, 제15도에 도시하는 종래 회로는 반도체 지연 회로부(102)에 의해 262H 정확한 지연 시간이 얻어져도 그 입력단 및 출력단의 저역 필테에 의해 약간의 지연 시간이 필여적으로 부가되어 버리고, 상기의 노이즈 리덕션 회로를 적절히 동작시킬 수가 없다는 문제점이 있었다.

여기서 본 발명은 적어도 입력용 수평 전송 펄스에 대하여 출력용 수평 전송 펄스를 1H 보다도 작은 기간상의 진전 또는 상의 지연을 시킴으로써 상기의 문제점을 해결한 영산 신호 지연 회로를 제공하는 것을 목적으로 한다. 따라서 본 발명은 수직 전송 레지스터의 단수가 수직 전송 클럭 발생 회로로 부터 입력 복합 영상신호의 1수평 주사기간에 1회의 비율로 수직 전송 클럭 펄스가 출력될때, 출력용 수평 전송 레지스터로 부터 M(단, M은 자연수) 수평 주사기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 입력용 수평 전송 펄스에 대한 상기 출력용 수평 전송 펄스의 제 1 의 위상, 및 상기 입력용 수직 전송 게이트 펄스에 대한 상기 출력용 수직 전송 게이트 펄스의 제 2의 위상중 적어요 상기 제 1의 위상을 기간 t(단 0＜t＜1수평 주사기간)만 상을 진전 또는 상을 지연하든가, 또는 수평 전송 펄스 발생 회로를 복합 영상 신호의 1수평 주사기간 당의 상기 입력용 및 출력용의 각 수평 전송 레지스터의 단수 m보다도 큰수의 상기 입력용 및 출력용 수평 전송펄스를 상기 입력용 및 출력용 수직 전송 펄스의 기간 발생하도록 구성한 것이다.

또, 상기의 종래 회로는 출력용 수평 전송 레지스터(107)의 출력 복합 영상 신호중에 수평 전송 펄스 주파수 성분이 혼입해 있고, 이에 의해 재생화질이 악화하기 때문에 저역 필터(112)에 의해 그 주파수 성분을 제거하여 재생화질의 악화를 방지하고 있었다. 그런데 이 저역 필터(112)는 상기의 수평 전송 펄스 주파수 성분이 입력 복합 영상 신호의 전송하고자 하는 대역의 상하 주파수의 2배 보다도 약간 높은 주파수이고, 이 주파수 성분의 전송을 충분히 지지하기 위해서는 좁은 대역에서 차단 주파수 특성이 급준한 필터가 요구되고 있었기 때문에 저역 필터의 회로 구성이 복잡하고 고가로 된다고 하는 문제점이 있었다.

여기서, 본 발명은 수평 전송 펄스의 위상을 1H마다 반전함으로써 상기의 문제점을 해결한 영상 지연 회로를 제공하는 것을 목적으로 한다.

따라서, 본 발명은 수평 전송 펄스 발생 회로를, 수평 전송 펄스 주파수에 관련한 주파수의 신호를 발진 출력함과 함게 입력 복합 영상 신호 중의 수평 동기 신호에의해 강제적으로 리셋트되는 발진 수단돠, 이 발진수단의 출력 신호로 부터 상기 수평 전송 펄스의 반복 주파수에 같고, 또한 입력 복합 영상 신호의 1수평 주사기간마다 위상 반전된 신호를 생성하여 수평 전송 펄스로서 출력하는 회로 수단으로 구성한 것이다.

이하 제 6 도 이하의 도면과 함께 2실시예에 대하여 설명한다. 제 6 도는 본 발명 영상 신호 지연 회로의 제 1 및 제 2실시예의 블럭 계통도를 나타낸다. 동도면중, 제 1 도와 동일 구성 부분에는 동일 부호를 붙이고, 그 설명을 생략한다. 제 6도에 있어서, 입력 단자(1)에 들어온 복합 영상 신호는, 반도체 지연 회로부(2)의 압력용 수평 정송 레지스터(3)에 공급되는 한편, 동기 선호 분리 회로(17)에 공급되고, 여기서 수평동기 신호와 수직 동기 신호를 분리하게 된다. 수평 동기 신호는 수평 전송 클럭 발생회로(7)에 공급되는 한편, 수직 전송 클럭 발생회로(18)에 공급된다. 또 수직 동기 신호는 수직 전송 클럭 발생회로(18)에만 공급된다. 본 발명은 이 수직 전송 클럭 발생 회로(18)의 구성에 특징을 가지는 것이며, 본 발명 회로의 제 1 실시예는 수직 전송 클럭 발생회로(18)를 제 7 도에 18-1로 도시하는 바 같이 구성한 것으로서, 또 본 발명 회로의 제 2 실시예는 수직 전송 클럭 발생회로(18)를 제 9 도에 18-2로 도시한 바 같이 구성한 것이다.

우선, 본 발명 회로의 제 1 실시예에 대하여 설명한다. 제 7 도에 도시한 수직전송클럭발생회로(18-1)는, 수직동기신호입력단자(20), 수평동기신호 입력단자(21), 드럼펄스입력단자(22), 및 텔레비젼 방식 판별 신호 입력단자(23)를 각각 가진다. 입력단자(20)에 들어온 수직동기신호는 타이밍 발생회로(24)에 공급된다. 한편 입력단자(21)에 들어온 수평동기신호는 타이밍 발생회로(24), 펄스발생회로(25,26 및 27)에 각각 공급된다. 지금, 입력복합영상 신호의 수직귀선 소거 기간내에 파형을 제8a도에 도시한 것으로 한다명, 입력 단자(21)에 들어온 수평 동기신호는 8c도에 또 입력단자(20)에 입래하는 수직동기신호는 8b도에 도시한 바 같이 된다.

타이밍 발생회로(24)는 이들 수평 및 수직 양 동기 신호에 근거하여, 예를 들면 제8d도에 도시하는 바 같이 수직동기 펄스의 직후의 동화 펄스후, 5H 기간만 고레벨로 되는 펄스(a)를 발생하여 AND 회로(28)에 공급함과 동시에, 펄스(a)의 입하직후부터 예를들면 다시 수평동기 펄스 폭 정도후의 위치로부터 1H기간만 고레벨로되는 제8E도에 도시하는 바 같은 펄스(b)를 발생하여 AND회로(29)에 공급한다. 또 펄스 발생회로(25)는 입력수평동기신호에 위상동기한, 제8f도에 도시하는 바 같은 폭이 좁은 펄스(C)를 발생하여 OR회로(30)에 출력한다. 그리고 펄스발생회로(26)는 펄스(c)에 대하여 매우 근소한 일정시간 지연된, 제8g도에 도시하는 것 같은 폭 좁은 펄스(d)를 발생하여 AND회로에 공급한다. 펄스(c 및 d)는 각각 1H내에 1회 발생출력된다. 이것에 대하여, 펄스발생회로(27)는 제8h도에 e로 도시한 바 같이, 상기 펄스(c)의 직후부터 매우 폭이좁은 펄스를, 펄스(c)와 동일한 1H기간내에서 10개 시계 열적으로 발생하고, 이 펄스(e)를 AND회로(28)에 공급한다.

AND회로(28)는 상기 펄스(a 및 e)와 입력단자(23)로부터의 텔레비젼 방식 판별 신호와의 논리곱을 취하여 얻은 신호를 OR회로(30)에 출력한다. 여기서, 상기의 판별신호는 입력복합영상신호가 주사선수 625개 방식인가 525개 방식인가를 가리키는 2값 신호이고, 고레벨일때에는 주사선수 525개 방식이고, 저레벨일때에는 주사선수 625개 방식인 것을 가리킨다. 한편, AND회로(29)는 상기 펄스(b 및 d)와 입력단자(22)로부터의 드럼펄스와의 논리곱을 취하여 얻은 신호를 OR회로(30)에 출력한다. 본 실시예는 VTR에 운용하였을 경우이고, 상기 드럼펄스는 주지된 바와같이, 회전헤드의 회전에 위상 동기한, 주기 2필드의 대칭 사각형파이다.

OR 회로(30)는 AND회로(28 및 29)의 양출력신호의 펄스(c)와의 논리합을 취하여 얻은 신호를 출력단자(31)에 수직전송펄스(ψV)로서 출력하는 한편, 인버터(32)를 통하여 출력단자(33)에 수직 전송 펄스(

)로서 출력한다. 이들의 수직전송펄스(ψV 및

)는 제 6 도에 도시하는 수직전송레지스터(4₁내지 4_n)에 각각 공급된다. 여기서, 수직전송레지스터(4₁내지 4_n)의 각단수(행수)는, 일예로서 312(즉 상기 m의 값이 313)로 하고, 1H마다 1회 수직전송을 행하면, 출력용 수평전송 제지스터(5)로부터 출력단자(19)에 313지연된 복합영상신호가 인출되는 것으로 한다.

지금, 입력복합영상신호가 주사선수 625개 방식인 것으로 한다면, AND회로(28)의 출력신호는 늘 저레벨로 되기 때문에, 출력단자(31)로부터 인출되는 수직전송펄스(ψV )는 입력단자(22)로부터의 드럼펄스가 고레벨인 1필드 기간은 제8k도에 도시한하는 바 같이 펄스(b)가 고레벨인 1H기간만 2회 출력되고, 그 이외의 각 1H기간에서는 1회 출력되고, 다른쪽 드럼펄스가 저레벨인 1필드 기간은 제8l도에 도시하는 바 같이 펄스(c)가 그대로 출력되고, 각 1H기간에서 1회 출력된다. 이것에 의하여, 지연 시간은 드럼펄스가 고레벨일때에는 312H, 드럼펄스가 저레벨일때는 313H로 되고, 1필드마다 지연시간이 313H와 312H로 서로 교대로 바뀐다.

한편, 입력복합영상신호가 주사선수 525개 방식의 경우는, 입력단자(23)의 입력신호가 고레벨로 되기때문에, AND회로(28)로부터는 펄스(a)가 고레벨인 수직귀선소거기간내의 5H기간만, 1H마다 10개의 펄스(e)가 인출된다. 따라서, 이 경우에는 반도체 지연회로부(2)에서 얻어지는 지연시간은, 드럼펄스가 고레벨일때에는 출력단자(31)의 출력수직 전송클럭펄스((ψV)가 제8I도에 도시하는 바 같이, 펄스(a)가 고레벨인 5H기간은 1H마다 11회 출력되고, 펄스(b)가 고레벨인 1H기간은 2회 출력되고, 남은 기간은 1H마다 1회씩 출력되기 때문에 262(=313-51)H로 되고, 한편, 드럼 펄스가 저레벨일때는 상기 펄스((ψV)는 제8j도에 도시하는 바 같이, 펄스(a)가 고레벨인 5H 기간만 1H마다 11회씩 출력되지만 남은 기간은 1H마다 1회씩 출력되기 때문에 263(=313-50)H로 된다. 따라서, 이 경우는 1필드마다 지연시간이 262H와 263H 로 서로 교대로 바뀐다.

이와같이, 본 실시예에 의하면 313H보다도 작은 312H, 263H 또는 262H의 지연시간을 얻을 경우에는, 1H마다 1회씩 수직전송을 행함과 동시에, 이에 더하여 얻을려고 하는 지연시간 N수평주사기간내에 정해진 위치에서, (313-N)회의 수직전송을 행하는 것이다. 또, 본 실시예에서는 1필드마다 1필드+0.5H와 1필드-0.5H의 지연시간의 전환을 행하고 있기 때문에이 지연회로를 필드상환을 이용한 순회형노이즈 리덕션 회로에 사용하며, 스미어현상이 나오지 않게된다. 그리고, 1필드마다의 지연시간의 전환을 행하지 않은 경우, 입력단자(2)에 항상 고레벨 또는 저레벨의 신호를 공급하면 된다.

다음에 본 발명 회로의 제 2 실시예에 대하여 설명한다. 제 9도는 본 발명의 회로의 제 2 실시예의 수직전송클럭 발생회로(18-2)를 도시한 회로계통도이고, 제 7도와 동일 구성 부분에는 동일부호를 붙혀, 그 설명을 생략한다. 타이밍 발생회로(34)는 제10a도에 도시하는 수직동기신호와 10b도에 도시하는 수평동기신호가 각각 공급되고, 수지동기신호의 직후의 1H기간만 고레벨로 되는 제10c도에 도시하는 1필드 주기의 펄스(f)를 발생하고, 또 펄스(f)의 입하 시점에서 입상하고, 고레벨기간에 예를들면 50H인 제10d도에 도시하는 펄스(g)를 발생한다. 또 펄스발생회로(35,36 및 37)는 각각 입력복합 영상신호를 제11a도에 도시한 것으로 한다면, 제11b도, 제c도 및 11d도에 도시하는 바같이, 수평귀선소거기간내의 상호 달리한 위치에서 고레벨로 되는 펄스(h,i 및 j)를 발생한다.

AND회로(38)는 상기의 펄스(f,j)와 입력단자(23)로부터의 텔레비젼 방식판별신호와의 논리곱을 취하여 얻은 신호를 OR회로(40)에 출력한다. 또 AND회로(39)는 상기의 펄스(g,i)와 입력단자(22)로부터의 드럼펄스와의 논리곱을 취하여 얻은 신호를 OR회로(40)에 출력한다. OR회로(40)는 AND회로(38,39)의 각 출력신호와 상기 펄스(h)와의 논리합을 취하여 얻은 신호를, 출력단자(41)에 수직전송클럭펄스(ψV)로서 출력하는 한편, 인버터(42)를 통하여 출력단자(43)에 수직전송 클럭펄스(

) 로서 출력한다.

이것에 의하여, 입력복합 영상신호에 주산선수 525개 방식의 경우에는, 출력단자(41)의 출력수직전송펄스(ψV)는, 드럼펄스가 고레벨일때에는 제10e도에 도시하는 바 같이 펄스(f,g)가 고레벨인 계 51H기간에서는 1H마다 2회 출력되고, 그 이외의 211H기간에서는 1H마다 1회 출력되고, 드럼펄스가 저레벨일때에는 제10f도에 도시하는 바 같이 펄스(g)가 고레벨인 50H기간에서만 1H마다 2회 출력되고, 그 이외의 212H기간에서는 1H마다 1회 출력된다. 따라서, 이 경우에는 반도체 지연회로부(2)에서 얻어지는 지연시간은, 수직전송펄스(ψV )가 제10e도에 도시되는 어떤 1필드기간은 262H로 되고, 10f도에 도시되는 다음 1필드기간은 263H로 된다. 이와같이, 지연시간은 1필드마다 바뀌침된다.

한편, 입력복합영상신호가 주사선수 625개 방식인 경우에는, 출력단자(41)인 출력수직전송펄스(ψV )는, 드럼펄스가 고레벨일때에는 제10g도에 도시하는 바같이, 펄스(f)가 고레벨인 1H기간만 2회 출력되고, 나머지의 312H 기간에서는 1H마다 1회 출력되고, 드럼펄스가 저레벨일때에는 제10h도에 도시하는 바 같이 313H의 전기간에서 1H마다 1회 출력된다. 이 경우는 지연시간은, 수직전송펄스(ψV )가 제10g도에 도시되는 어떤 1필드기간은 312H로 되고, 제10도에 도시되는 다음의 1필드 기간은 313H로 된다.

이와같이, 본 실시예에 의하면, 1H마다 1회 수지전송펄스(ψV ,

)가 출력되었을 때에 313H의 지연시간이 얻어지고, 313보다 작게 되는 지연시간 312H,2563H 또 262H(일것을 N로 한다)를 얻을때에는, N 수평주사기간중(2N-313) 수평주사기간에서는 1H마다 1회 상기 펄스(ψV ,

)를 발생하고, 나머지의 (313-N)수평형주사기간에서는 1H마다 2회씩 상기 펄스(ψV ,

)를 발생함으로써, 소망의 지연시간 N 수평주사기간을 얻을 수가 있다.

다음에, 본 발명 회로의 제 3 및 제 4 실시예에 대하여 설명한다. 제12도는 본 발명의 회로의 제3 및 4실시예의 블럭계통도이고, 동도면 중 제6도와 동일 구성부분에는 동일 부호를 붙혀서, 그 설명을 생략한다. 제12도에 있어서, 수직전송클럭발생회로(44)는 수직전송클럭펄스(ψV 및

)를 각각 수직전송레지스터(4₁내지 4_n)에 공급하는 한편, 스위칭펄스를 발생하여 스위치회로(45)에 출력한다. 스위치 회로(45)롤 출력용 수평전송레지스터(5)의 출력신호가 단자(45a)에 입력되고, 또한, 입력단자(1)로부터의 입력복합여상신호가 단자(45b)에 입력되고, 이것들의 입력신호의 한편을 출력단자(19)에 선택출력한다.

그러데, 상기한 바 같이 수직전송클럭펄스(ψV ,

)에 의하여 수직전송을 행하는 사이는 수평전송이 행할수 없기 때문에, 출력용수평전송레지스터(5)의 출력신호에는 수직전송기간중은 신호가 결락한다. 또 1필드마다 지연시간은 1피드+0.5H와 1필드-0.5H에 번갈아 전환할 경우는, 후술하는 바 같이 2필드마다 출력신호가 1H 결락하여 버린다. 이하 설명하는 제3, 제 4 실시예에는 이들의 신호결락을 보상하도록 구성한 것이다. 여기서, 본 발명회로의 제 3 실시예는 수직전송클럭발생회로(44)를 제13도에 44-1로 도시하는 바같이 구성한 것이고, 본 발명회로는 제 4 실시예는 제 9 도에 도시한 수직전송클럭발생회로(18-2)를 제13도와 동일하게 변형한 것이며, 그 변형은 제13도로부터 용이하게 유추할 수 있기 때문에 그 도시 및 상세한 설며은 생략한다.

제13도는 본 발명회로의 제 3 실시예의 수직전송클럭발생회로(44-1)를 도시하는 회로계통도이고, 제 7 도와 동일구성부분에는 동일부호를 붙혀서, 그 설명을 생략한다. 지금, 일력복합영상신호의 홀수필드와 짝수필드의 수직귀선소거기간부근의 파형도를 제14a도에 도시한 것으로 한다면, 입력단자(21)에는 제14b도에 도시하는 바 같은 수평동기신호가 들어오고, 입력단자(20)에는 제14c도에 도시하는 바 같은 수직동기 신호가 들어 온다. 상기한 바 같이 이들의 동기신호에 근거하여 타이밍 발생회로(24)는 제14d도, 14도e에 도시하는 바 같은 펄스(a,b)(제8d도, 제8e도에 도시한 펄스(a,b)와 동일)를 발생출력한다. 그중 펄스(b)는 AND회로(29)에 공급되는 한편, AND회로 (47)에 공급되고, 여기서 입력단자(22)로부터의 드럼펄스를 인버터(48)에 의하여 위상 반전하여 얻은 펄스와 논리곱을 취할 수 있다. 그결과, AND회로(47)로부터 제14f도에 도시하는 바 같이 2필드에 1회의 비율로 약 1H기간 고레벨로 되는 펄스(K)가 인출되게 된다.

이 펄스(K)는 OR회로(49)에 상기 OR회로(30)의 출력수직전송클럭펄스(ψV )와 함께 공급되고, 여기서 논리합을 취한 후, 출력단자(50)를 통하여 제12도에 도시한 스위치 회로(45)에 스위칭 신호로서 인가되고, 그 저레벨 기간은 단자(45a)의 입력신호를 선택출력시켜, 그 고레벨 기간은 단자(45b)의 입력복합영상신신호를 선택 출력시키도록 스위칭제어한다.

여기서, 제14e도에 b₁으로 도시하는 펄스(b)의 고레벨 기간은 드럼펄스가 고레벨인 1필드기간내의 소정의 1H 기간이고, 제8e도, 8i도, 8k도와 함께 설명한 것과 같이, 이 기간에서만 수직전송클럭펄스(ψV ,

)가 2회 출력되어서 수직전송이 2회 행하여진다. 이 결과, 지연시간이 262H 또는 312H로 되지만, 상기의 2회의 수직전송중 1회째의 수직전송에 의하여 입력용수평전송레지스터(3)의 기억신호가 1단 수직전송되기 때문에, 그 직후의 2회째의 수직전송시에는 상기 레지스터(3)내에는 기억신호가 존재치 않고, 따라서 2회째의 수직전송에 의하여 레지스터(3)내의 상기 무신호내용이 1단 수직전송하게 된다. (소위 빈것 보내기). 이 때문에, 다음의 1필드후에는, 출력용 수평전송레지스터(5)의 출력신호중에는, 제14f도에 51도에 도시하는 바 같이 신호가 결락해 버린다.

이리하여, 본 실시예에 의하면, 상기의 신호 결락부분(51)에 대응하는 기간은 펄스(K)가 고레벨로되고, 스위치로(45)를 단자(45a)로부터 (45b)측에 전환 접속하기 때문에 , 스위치회로(45)로부터 출력단자(19)에는 제14a도에 도시하는 입력복합영상신호가 선택출력된다. 따라서, 출력단자(19)로 부터 취출되는 지연복합영상신호는, 제14h도에 도시하는 바 같이 되고, 신호 결락부분(51)에 대응하는 개소에는 신호보정부분(52)이 설치된다. 또, 1H마다 1회씩의 수직전송시에도 신호 결락이 상기한 바 같이 생기지만, 이것은 OR회로(30)로부터의 수직전송클럭펄스(ψV ) 발생기간중에 스위치로회로(45)가 단자(45b)측에 전환접속되기 때문에, 마찬가지로 신호 결락을 보상할 수가 있다.

그리고, 1H마다의 수직전송은 수평귀선소거 기간내에서 행하고 있기 때문에, 보상하지 않아도 실용상지장이 없기 때문에, 상기 고필드마다 1회의 신호결락만을 보상하도록 하여도 좋다.

그리고, 본 발명은 상기의 각 실시예에 한정되는 것은 아니고, 기타 여러가지의 응용예가 생각되는 것이다. 예를들면, 1필드마다의 지연시간의 전환을 행하지 않은 경우, 2필드마다 1회, 수평동기신호등이 결략되는 일은 없고, 1H마다 1회 수평귀선소거기간내에서 행하여지는 수직전송시에 예를들면 페데스탈 레벨이 결락할 뿐이고, 따라서 제12도에 도시하는 바 같이, 스위치회로(45)의 단자(45b)에 입력복합영상신호 대신에 페데스탈레벨 발생기(46)로부터의 페데스탈 레벨에 상당하는 일정전압을 공급하는 구성으로 하고, 상기 수직전송시에 이 일정전압을 스위치회로(45)로부터 선택출력하는 구성으로 하는 것도 할 수 있다.

또, 수직전송레지스터(4₁내지 4_n)의 각 단수는 624(즉, 상기의 m의 값이 625)로하고, 제 7 도의 펄스 발생회로(26), AND회로(29)를 삭제하고 (또는 AND회로(29)를 상기 게이트「닫음」상태로 하고), 또한, 1H 기간내에 20개의 펄스를 발생하는 펄스 발생 회로를 펄스발생회로(27)로 대신에 설치하든가, 또는 새로 병설함에 의하여, 625H 또는 525H의 지연시간을 얻을 수 있는 것은 명백한 것이다. 한편, 수직전송레지스터(4₁내지 4_n)의 각 단수가 624단인 경우, 525수평주사 시간내의 100H는 2회 수직전송을 행하고, 나머지의 425H는 1회의 수직 전송을 행함에 의하여, 525H의 지연시간을 얻을 수도 있다.

그리고, 반도체 지연회로(2)는 바켓트, 브리게이드 디바이스(BBD)등의 다른 전하전송소자로 구성할 수도 있다.

다음, 제19도 이하의 도면과 함께 그 각 실시예에 관해 설명한다.

제19도는 본 발명회로의 제5실시예의 블럭계통도를 나타낸다. 동도면중 제15도와 동일구성 부분에는 동일부호를 붙이고 그 설명을 생략한다. 제19도에 있어서 입력복합, 영상신호(제20a도에 도시함)는 수평동기 신호분리로(108)를 거쳐 입력용 수평 전송펄스발생회로(121), 입력용 수직전송 게이트 펄스발생회로(122), 출력용 수직전송게이트펄스발생회로(123), 출력용 수평전송펄스발생회로(124) 및 수직전송펄스발생회로(111)에 각각 공급된다. 입력용 수평전송펄스발생회로(121)로부터 인출된 제20b도에 도시한 바와같이 입력용 수평전송펄스(ψH₁) 및 이것과 역상의 (

₁)(도시되지 않음)은 각각 입력용 수평전송레지스터(103)에 2상의 클럭펄스로서 인가된다. 여기서 입력용 수평전송레지스터(103)는 출력용 수평전송레지스터(107)와 각각 동일의 단수 m이고, 입력용수평전송펄스(

₁)는 수평귀선소거기간내의 특정의 기간을 제외하고 m개의 펄스 수 송출된다.

각 m개의 입력용 수평전송펄스(ψH₁,및

₁)에 의해 입력용 수평전송레지스터(3)의 m단의 모두에 기억된 입력복합 영상신호의 샘플링정보(샘플링 주파수는 수평전송주파수가 동등함)는 다음에 펄스발생회로(122)로부터 들어오는 입력용 수직전송게이트(104)를 병렬로 통하여 m열의 수직전송레지스터(105₁내지 105_m)에 각각 공급된다. 여기서, 입력용 수직전송게이트펄스(ψG₁)는 제20c도에 도시하는 바와같이 1H마다 1회씩, 또는 20b도에 도시한 입력용 수평 전송레지스터(ψH₁)의 비출력 기간내에 발생출력된다. 수직전송 레지스터(105₁내지 105_m)는 제20d도 내지 20g도에 도시하는 수직전송 펄스 (ψV₁내지ψV₄)가 4상의 클럭펄스로서 1H마다 1회씩 공급되어 수직전송을 행한다. 이상의 동작은 제15도에 도시한 종래 회로와 똑같다.

그래서, 본 실시예에 의하면 출력용 수직전송게이트 펄스발생회로(123)로부터출력용 수직전송게이트펄스(106)에 공급되어야 할 출력용 수직전송게이트 펄스(ψG₀)는 제20h도에 도시하는 바와같은 입력용 수직전송 게이트펄스(ψG₁)에 대하여 위상이 T(초)(단 0＜T＜1H)만 진전되고 있다. 또 출력용 수평전송펄스발생회로(124)로부터의 출력용수평전송펄스(ψH₀)도 제20i도에 도시하는 바와 같이 제20b도에 도시한 수평전송펄스(ψH₁)보다도 위상이 T(초)만 전전되어 있다. 이에 의해 출력용 수평전송레지스터(106)로부터는 제20j도에 도시하는 바와같이 종래보다도 T만 빠른 시간타이밍으로 복합영상신호가 인출되고, 지연시간이 262H-T만 얻어진다.

본 실시예에 의하면, 저역필터(112)에 출력되는 복합영상신호의 지연시간은 262H-T로 된다. 따라서, 저역필터(112) 및 입력단자(101)의 입력단에 설치되는 되돌아감 노이즈 제거용 저역 필터에 의한 합계의 군지연시간과 상기의 기간 T가 각각 똑같게 되도록 T를 선정함으로써 저역필터(112)등도 포함한 상태에서 출력단자(113)에는 꼭 262H지연된 복합영상신호를 인출할 수가 있다.

다음에 본 발명회로의 제 6 실시예에 관하여 설명한다. 제21도는 본 발명 회로의 제 6 실시의 블럭계통도를 나타낸다. 같은 도면중 제15도와 동일한 구성부분에는 동일부호를 붙이고, 그 설명을 적당히 생략한다. 본 실시예는 1H내의 수평전송펄스의 수를 수평전송레지스터(103,107)의 각 단수 m보다도 많이 발생시키는 점에 특징을 가진다. 제21도에 있어서, 수평전송펄스발생회로(126)는 제22a도에 도시하는 입력복합영상신호로부터 분리된 수평동기신호가 공급되고 제20a도에 도시하는 바와같이 수평전송펄스(ψH₁)과 그 역상의 펄스(도시되지 않음)을 각각 발생하여 입력용 수평전송레지스터(103)에 공급하는 한편, 제22i도에 도시하는 바와같이 출력용 수평전송펄스(ψH₀)와 그 역상의 펄스(도시되지 않음)를 각각 발행하여 출력용 수평전송레지스터(107)에 공급한다. 여기서 상기의 수평전송펄스(ψH₁,ψH₀)는 각각 동일주파수, 동일위상이고, 이들을 정리하여 ψH로서 설명한다.

제22c도,제22h도는 각각 수직전송 게이트 펄스 발생회로(110)로부터 입력용, 출력용 수직전송 게이트(104,106)에 공급되는 게이트 펄스(ψG₁,ψG₀)를 나타내고, 제22d도 내지 제22g도는 각각 수직전송펄스발생회로(111)로부터 수직전송레지스터(105₁내지 105_m)에 공급되는 수직전송펄스(ψV₁내지 ψV₄)를 각각 나타낸다.

지금, 수평전송펄스(ψH)의 주기를 1/(N.fH)로 한다. 여기서 fH는 입력복합영상신호의 수평주사주파수이다. 또, 수평전송펄스(ψH)에 의한 1H내에 있어서의 유효수평 전송기간은 TA, 위상진전 시간을 TB, 수직전송시의 수평 전송펄스 비 발생기간을 T_C로하면 수평전송펄스 비 발생기간을 T_C로 하면

T_a+T_b+T_c=1/fH ………………………………………………… (1)

로 되는 식이 성립한다. 또 유효수평전송기간 T_a는 수평전송레지스터(103,107)의 각 단수를 이용하여 다음식으로 나타낼 수 있다.

T_a=m/ (N.fH) …………………………………………………… (2)

또 진전시간 T_b를 만드는데 필요한 펄스수를 n으로 하면

T_a=n/ (N.fH) …………………………………………………… (3)

로 되는 식이 성립한다. 따라서 (1),(2)식으로 부터

N={m/N.fH)}/{(1/fH) - (T_b+T_c)}-(T_b+T_c)} ……………… (4)

가 성립한다.

여기서 T_b를 약 20.μS,T_c를 1.5μS로 하면, m은 상기한 바와같이 445이므로, 이들 수치를 (4)식에 대입하면, N은 약 471로 된다. 여기서 N을 471로 하면 (3)식으로부터 펄스수 n은 14.82로 된다. 펄스수 n을 15로하면 m+n은 460이 되므로 수평 전송펄스비발생기간 T_c(여기서는 1.5μS)에서는 N-(m+n)되는식으로부터 11펄스 결락하게 된다. 따라서 이상을 정리하면, 제22b도에 도시하는 바와같이 유효수평전송기간 T_a는 약 60μS로, 그 기간내의 수평정송펄스수는 445개로 되고, 또 위상진전시간 T_b(여기서는 약 20μS)내의 수평전송펄스수는 15개로 된다. 한편, 수직전송기의 수평전송펄스 비발생기기간 T_c(여기서는 1.5μS)에서는 수평전송펄스가 11개 결락되게 된다.

이러한 수평전송 펄스(ψH,

)에 의해 입력복합영상신호는 입력용 수평전송레지스터(103)내에, 수평전송펄스(ψH,

)로 샘플링된 바와같이 신호정보(샘플치)가 일시 기억됨과 함께, 수평전송펄스(ψH,

)가 1개들오올때마다 그 기억 샘플치가 차례로 우방향으로 시프트 하여 간다. 따라서, 수평전송펄스(ψH,

)가 각각 m개, 즉 445개 들어온 시점에서 입력용 수평전송레지스터(103)의 전단에 445개의 샘플링치가 모두 기억된 상태로 된다. 그래서, 1H내의 수평전송펄스(ψH,

)의 수는 상기한 바와같이 T_a+T_b의 기간에 발생되는 460개 이므로 상기 수평전송펄스(ψH,

)는 상기 445개 들어온 시점후 다시 계속하여 15개 들어오게 된다. 이에 의해 입력용 수평 전송레지스터(103)의 445단 전부에 기억되어 있는 샘플치 중, 기억순으로 최선의 것으로부터 15개의 샘플치가 소실함과 함께, 새로이 최신의 샘플치가 차례로 기억된다. 따라서, 수평전송 펄스(ψH,

)가 각각 460개 들어온 시점에서는 입력복합영상신호의 1H내의 신호정보의 신호정보의 신호정보의 460개의 샘플치중 최초부터 15개의 샘플치를 제외한 그후의 445개의 샘플치가 입력용 수평전송레지스터(103)의 전단에 기억된 상태로 된다.

이후, 기간 T_c에서 수평전송펄스(ψH,

)의 들어옴이 정지됨과 함께, 수직전송게이트펄스(ψG₁)에 의해 입력용 수직전송게이트(104)가 열리고, 상기의 445개의 기억 샘플치가 이 게이트(104)를 통과하여 수직전송레지스터(105₁내지 105_m)에 병렬로 공급된다. 수직전송레지스터(105₁내지 105_m)의 제 1행의 셀에 유지된 상기의 445개의 샘플치는 1H마다 들어오는 4상의 수직전송펄스(ψV₁내지 ψV₄)에 의해 1H마다 수직전송레지스터 (105₁내지 105_m)의 다음행에 전송되어가고, 262회의 수직전송에 의해 출력용 수직전송게이트(106)를 통해 출력용 수평전송레지스터(107)에 병렬로 공급되고, 여기서 일시 기억된다. 이러한 후에, 수평전송펄스(ψH,

)에 의해 차례로 우방향으로 시프트되어 가고, 445개의 기억샘플치는 직렬로 상기 레지스터(107)로부터 인출되어 스위치회로(128)의 단자(128a)에 입력된다. 여기서 출력용 수평전송레지스터(107)에 기억된 445개의 샘플치중 최초로 출력되는 샘플치는 입력복합영상신호의 1H내의 신호정보의 460개의 샘플치중 기간 T_b후의 최초부터 16번째의 샘플치이고, 이하 17번째 , 18번째, ……, 460번째의 샘플치의 순으로 출력됨으로, 수평전송레지스터(107)의 출력단에는 입력복합영상신호를 262H-T_b되는 기간 지연한, 제22j도에 도시한 바 와같이 지연복합영상신호(샘플치 계열)가 인출되게 된다.

그런데, 상기의 설명으로부터 알 수 있는 바와같이 수평전송레지스터(107)의 출력신호는 제22j도에 도시하는 바와같이 수직전송기의 기간 T_c와 그 직후의 기간 T_b의 입력복합영상신호의 1H내의 신호정보의 460개의 샘플칭중 최초의 15개의 샘플치가 각각 결락한 것으로 된다. 여기서, 이 신호 결락의 보상에 관하여 다음에 기술한다. 제21도에 있어서, 스위치 회로(128)는 그 단자(128b)에 페데스탈 레벨 발생기(129)로부터의 페데스탈 레벨에 상당하는 일정전압이 입력된다. 한편, 입력복합영상신호의 수평동기신호가 공급되는 타이밍 회로(127)는 상기의 T_c+T_b되는 신호 결락기간(여기서는, 3.5μS로, 수평전송펄스(ψH,

)의 26펄스상당기간)에 대응한 기간만 고레벨로 되는, 제22k도에 도시한 바와같이 펄스를 생성하고, 이 펄스를 스위칭 펄스로서 스위치회로(128)에 인가하고, 이것을 그 저레벨 기간은 단자(128a)에, 또 고레벨 기간은 단자(128b)에 절환접속하도록 스위칭 제어한다.

이에 의해, 스위치 회로(128)는 통상은 출력용 수평전송레지스트(107)의 출력 지연복합 영상신호를 출력단자(103)에 선택 출력하고, 제22k도에 도시하는 펄스가 고레벨로 되는 신호 격락기간에서는 페데스탈 레벨 발생기(129)로부터의 일정전압을 페데스탈 레벨로서 출력단자(130)에 선택 출력한다. 따라서, 출력단자(130)에는 제22L도에 도시하는 바와같은 신호 결락이 보상되고, 또한 262H-T_b되는 기간 지연된 복합영상 신호가 이출된다.

그리고, 본 발명은 상기의 실시예에 한정되는 것은 아니고, 예를들어 제19도에 도시한 제 5 실시예에서는 입력용 수평전송펄스(ψH,

₁)에 대한 출력용 수평전송펄스(ψH₀,

₀)의 위상 및 입력용 수직전송 게이트 펄스(ψG₁)에 대한 출력용 수직전송 게이트 펄스(ψG₀)의 위상을 T만 각각 지연시켜도 좋고, 그 경우는 262H+T되는 지연시간이 얻어진다. 이 경우는 위상 지연량 T를 1H에 가까운 큰 값으로 선정함으로써 실지러적으로 필터 회로도 포함시켜 소요의 지연시간을 얻을 수가 있다. 또, 제 5실시예에 있어서, 수직전송시의 신호 결락의 약간 크게 되지만 수직전송 게이트 펄스(ψG₁,ψG₀)는 상대적인 위상차를 가지지 않도록 해도 좋고, 수평전송펄스(ψH₁,

₁)에 대한 ψH₀,

₁의 위상을 진전하거나, 지연시키거나 하는 것만으로도 좋다.

그리고 제 19도에 있어서, 저역필터(112)의 입력단 또는 출력단에 스위치 회로를 설치하고, 통상은 이 스위치회로를 하여 수평전송레지스터(107)의 출력 신호를 선택출력시키고, 수직전송기간중만 일정전업(예를들어 페데스탈레벨 상당전압) 또는 입력복합영상 신호를 선택 출력시키도록 구성해도 좋다. 이 경우는 수직전송시에 있어서의 신호 결락을 보상할 수가 있다.

그리고 제21도에 있어서, 스위치회로(128)등의 신호결락 보상수단을 설치하지 않아도 재상화상에 약간의 단점은 생기지만, 소요의 지연시간을 얻는다고 하는 소기의 목적은 달성할 수가 있는 것이다. 더우기, 제21도에 있어서, T_b가 작은 기간인 경우는 신호결락 기간은 페데스탈레벨 발생기 (129)의 출력전압에서는 없이 입력 복합영상신호를 선택하도록 해도 좋다.

그리고 상기의 각 실시예에서는 입력복합영상 신호가 주사선수 525개 방식이고, 1필드 보다도 약간 길든가 짧은 시간을 얻도록 설명했지만, 수직전송레지스터(105₁내지 105_m)의 행수(단수)를 262단, 524단, 312,313단 혹은 624단 등, 입력복합영상신호의 주사선수 방식이나 얻도록 하는 지연시간에 응하여 적절히 선정할 수 있는 것이다.

그리고 제23도는 본 발명의 회로의 요부(즉 수평전송펄스발생회로)의 제 7 실시예의 회로 계통도를 나타낸다. 도면중 입력단자(215)에 들어온 지연되어야 할 입력복합영상 신호중의 수평동기 신호는 1/2분주기(216)에 의해 1/2분주되는 한편, 발진기(217)에 의해 1/2분주되는 한편, 발진기(217)에 리셋트펄스로서 인가된다. 입력수평동기신호를 제24도에 a로 도시한 것으로 하면, 1/2분주기(216)의 출력신호는 제24도 b로 도시한 바와같은 수평동기 신호의 입상 엣지가 들어올 때마다 반전하는 2H 주기의 대략 대칭적인 사각형파로 된다.

한편, 발진기(217)는 예를들어 수평전송펄스와 동일의 반복주파수의 펄스를 발진출력하고 있고, 그 리셋트 단자(R)에 수평동기 신호(a)의 입상 엣지가 들어오면 강제적으로 리셋트 상태로 되고, 그 출력신호가 예를늘어 강제적으로 저레벨로 된다. 발진기(217)는 이 리셋트 시점으로부터 재차 일정주기의 펄스열을 발생출력한다. 따라서, 발진기(217)의 출력신호는 제24도에 C로 도시하는 바와같은 모든 수평동기 신호(a)의 입상시점에서는 항상 저레벨로되고, 수평동기 신호(a)에 위상동기한 펄스열로 된다. 이 펄스열(c)은 상기 1/2분주기 (216)의 출력 펄스(b)와 함께 2입력 배타적 논리합 회로(218)에 각각 공급되고, 이에 의해 제24도에 d로 도시하는 바와같이 펄스열로서 인출된다.

상기 펄스열(d)은 1H마다 위상반전된 파형이고, 출력단자(219)로부터 수평전송펄스(

)로서 출력되는 한편, 인버터(220)를 통해 출력단자(221)로부터 수평전송 펄스(

)로서 출력된다. 이 수평전송펄스(ψH,

)는 1H마다 위상반전하고 있으므로, 복합영상신호의 수평주사주파수 fH와 주파수 인터리빙 관계로 되고, 따라서 수평전송펄스(ψH,

)가 지연출력복합영상신호로 새어도, 그 누설 주파수 성분은 재생화면상에서는 시각적으로 보이기 어럽게 된다. 이 때문에 저역 필터(112)로서는 종래보다도 넓은 대역에서 경사가 완만한 특성의 염가인 저역 필터를 사용할 수가 있다.

다음에 본 발명의 제 8 실시예에 관해 설명한다. 제25도는 본 발명회로의 요부의 제 8 실시예 회로 게통도를 나타낸다. 도면중 제23도와 동일 구성 부분에는 동일 부호를 붙이고 그 설명은 생략한다. 제 25도에 있어서 발전기(217)의 출력펄스열(c)은 그 입력 AND회로 (222) 및 그 입력 NAND회로(223)의 각 한편의 입력단자에 각각 안가된다. 또 한편, 1/2분주기(216)의 출력펄스(b)는 상기의 AND회로(222) 및 NAND회로(223)의 각 다른쪽의 입력단자에 각각 인가된다. 이에 의해 1/2분주기(216)의 출력 펄스(b)가 고레벨인 1H기간은 AND회로(222)의 출력 신호는 발진기(217)의 출력펄스열(C)라 동일의 펄스열로 되고, 또한 NAND회로 (223)의 출력신호는 항상 저레벨로된다. 상기 펄스(b)가 저레벨로 되는 다음의 1H기간은 AND회로(222)의 출력신호는 항상 저레벨로 되고, 또한 NAND회로(223)의 출력신호는 상기 펄스회로(C)와 역상의 펄스열(

)로 된다.

AND회로(222) 및 NAND회로(223)의 양 출력신호는 OR회로(224)에 의해 논리합을 취한다 . 따라서, OR회로(224)의 출력신호는 제24도에 d로 도시한 바와같이 펄스열(C)과 동일의 반복 주파수로 또한 1H 마다 위상반전된 펄스(d)가 인출되고, 수평전송 펄스(ψH)로서 출력단자(219)에 출력되는 한편, 인버터(220)를 통해 출력단자(221)에 수평전송펄스(

)로서 출력된다.

그리고, 본 발명은 상기의 실시예에 한정되는 것은 아니고, 예를들어 발진기(217)는 수평전송펄스 주파수에 관련한 주파수의 신호를 발진출력하고, 그것을 주파수 분주나 주파수 체배수단을 이용하여 소요의 수평 전송주파수를 얻는 구성으로서도 좋고, 또 펄스(d)는 마이크로컴퓨터를 이용하여도 생성할 수가 있다.

상기와 같이, 본 발명에 의하면, 수직전송회수를 적어도 1H마다 1회 행함과 동시에, 얻고자하는 지연시간에 따라 더욱 소정의 회수를 증가하도록 하였기에, 다음과 같은 여러가지의 특징을 가지고 있는 것이다.

① 반도체 지연회로부의 구조를 하등 변경하는 일없고, 2상의 지연시간을 선택적으로 얻을 수가 있다.

② ①과 관련하여 지연해야할 입력복합영상신호가 주사선수 525개 방식 및 625개 방식의 어느 것이라 하더라도, 동일회로에 의하여 소망의 지연시간을 얻을 수 있다.

③지연시간은 1필드+0.5H와 1필드 -0.5H의 2개의 값으로 하고, 이것을 1필드마다 번갈아 전환할 수 가 있기 때문에, 이 지연회로를 예를들면 순희형 필드 상관 노이즈 리덕션 회로내의 필드 지연회로로서 사용하였을 경우는, 존래 생기고 있던 재생 화면상의 스미어를 나오지 않게 할 수 있다.

④ 수직 전송기간중은 입력복합영상신호를 또는 일정전압(수직전송기간중의 예를들면 페데스탈 레벨, 혹은 싱크칩레벨등)을 선택출력하도록 하였기에, 신호의 결락이 없다.

⑤ 수직 귀선기간내에서 지연시간의 전환을 행하기 때문에, 재생화상이 부자연하게 되지 않는다.

⑥ 1필드마다 지연시간을 전환할때 생기는 정보 결락을 ④와 동일하게 하여 보상할 수가 있다.

또 본 발명에 의하면 수직전송레지스터의 단수(행수)가 1H마다 1회 수직전송펄스를 공급하여 수직전송을 행한 때에, M(단, M은 자연수) H 지연된 복합 영상신호가 인출되는 값으로 선정된 반도체 지연회로부는 이용한 경우에, M수평주사기간보다도 t(단, 0＜t1＜H)만 짧은 (길게 할 수도 있다) 지연시간을 얻을 수 있고, 따라서 순희형 필드 상관 노이즈 리덕션 회로등에 적용한 경우는 필터회로에 의한 지연시간도 포함하여 소요의 지연시간이 얻어지도록 구성할 수가 있고, 또 수직 전송시에 있어서의 신호 결락이나, 수평전송 레지스터의 단수보다도 많은 수의 수평전송펄스를 1H 마다 발생하여 수평전송된 때에 생긴 신호결락등을 스위치 회로를 이용하여 보상할 수 있는 등의 장점을 가진다.

또한, 본 발명에 의하면, 수평전송펄스의 위상을 1수평주사기간마다 반전하도록 하였으므로 지연출력복합영상신호중에 수평전송펄스가 새어도, 수평전송펄스성분은 재생화면 내에서는 수평주사 주파수와 주파수 인터리브하는 주파수관계에 있기 때문에, 시각적으로 눈에 띄기 어렵고, 따라서 수평전송펄스 주파수 성분제거용 저감 필터의 대역을 종래보다도 어느 정도 넓게 할 수가 있고 이에 의해 상기의 저감 필터를 종래보다도 경사특성이 완만한 저차의 필터의 구성으로 할 수 있으므로 종래의 비해 간단한 회로 구성으로 또는 염가로 구성할 수가 있는 등의 특징을 가진다.

Claims

입력 복합 영상 신호가 직렬로 공급되는 입력용 수평전송레지스터(3)와, 상기 상기 입력용 수평 전송 레지스터로부터 병렬로 공급되는 신호를 전송하는 복수열의 수직 전송 레지스터((4₁~ 4_n)와, 상기 수직 전송 레지스터로부터 병렬로 공급되는 신호를 지지한 후 수평전송을 하여 지연 영상 신호를 직렬로 출력하는 출력용 수평전송 레지스터(5)로 이루어지는 반도체 지연회로부(2)와, 상기 입력용 및 출력용의 양수평 전송 레지스터(3,5)에 수평 전송을 행하기 위하여 쿨럭 펄스를 발생하고 상기 업력용 및 출력용의 양수평 전송 레지스터에 각각 공급하는 수평 전송 쿨럭 발생 회로(7)와, 상기 수직 전송 레지스터((4₁~ 4_n)에 수직 전송을 행하기 위하여 쿨럭 펄스를 상기 수평 전송 기간 이의의 기간중에 발생하여 상기 수직 전송용 레지스터에 공급하는 수직 전송 클럭 발생 회로(18)로 이루어지는 영상 신호 지연 회로에 있어서, 상기 수직 전송 레지스터(4₁~ 4_n)의 단수는, 상기 수직 전송 클럭 발생회로(18)로부터 상기 입력 복합 영상 신호의 1수평 주사기간에 1회의 비율로 수직전송 클럭 펄스가 출력될 때, 상기 출력용 수평 전송 레지스터(5)로부터 M(단, M는 자연수) 수평 주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수직 전송 클럭 발생 회로(18)는 N(단, N눈 자연수이고 N＜M) 수평 주사 기간의 지연시간을 얻을 때에는 상기 입력 복합 영상 신호의 1수평 주사 간 당 1회의 비율로 상기 수직 전송 클럭 펄스를 발생출력하고, 또한, 상기 입력 복합영상신호의 N수평주사 기간대의 특정의 위치에서(M-N)희 더우기 상기 수직 전송 클럭 펄스를 발생출력 하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
제 1 항에 있어서, 상기 수직 전송 클럭 펄스가 다시(M-N)희발생 출력되는 상기 특정의 위치는, 상기 입력 복합 영상 신호의 수직 귀선 소거 기간내인 것을 특징으로 하는 영상 신호 지연 회로.
제 1 항에 있어서, 상기 M의 값을 상기 입력 복합 영상 신호의 1필드의 수평 주사 기간에 1수평 주사기간의 반의 기간을 가한 값이고, 또한, 상기 N의 값을 상기 1필드의 수평주사 기간으로부터 1수평 주사기간의 반의 기간을 뺀 값이고, 상기 수직 전송클럭 발생회로(18)는 지연시간이 1필드마다 상기 M수평 주사 기간과 상기 N 수평 주사 기간에 번갈아 전환하도록 수직 전송 클럭 펄스를 발생하는 것을 특징으로 하는 영상 신호 지연 회로.
제 1 항 있어서, 상기 N의 값은 상기 입력 복합 영상 신호의 1필드의 수평주사 기간에 1 수평 주사 기간의 반의 기간을 가한 제 1 의 값(N₁)과, 상기 1필드의 수평주사기간으로부터 1수평 주사기간의 반의 기간을 뺀 제 2의 값(N₂)의 어느것인가하고, 상기 수직 전송 클럭 발생회로(18)는 지연시간이 1필드마다 상기 N₁수평 주사기간과 상기 N₂수평 주사 기간에 번갈아 절환하도록 수직 전송 클럭 펄스를 발생하는 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(3)와, 상기 입력용 수평 전송 레지스터로부터 병렬로 공급되는 신호를 복수열의 수직전송 레지스터(4₁~4_n)와, 상기 수직 전송 레지스터로부터 병렬로 공급되는 신호를 유지한 후 수평 전송을 하여 지연 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(15)로 이루어지는 반도체 지연회로부(2)와, 상기 입력용 및 출력용의 양수평 전송레지스터(3,5)에 수평 전송을 행하기 위하여 클럭 펄스를 발생하여 상기 입력용 및 출력용의 양수평 전송 레지스터에 각각 공급하는 수평 전송 클럭 발생회로(7)와, 상기 수직 전송 레지스터(4₁~ 4_n)에 수직 전송을 행하게 하기 위하여 클럭 펄스를 상기 수평 전송 기간 이의의 기간중에 발생하여 상기 수직 전송용 레지스터에 공급하는 수직 전송 클럭 발생회로(18)로 이루는 영상 신호 지연회로에 있어서, 상기 수직 전송 레지스터의 단수는, 상기 수직 전송 쿨럭 발생회로(18)로부터 상기 입력 복합 영상 신호의 1수평 주사 기간에 1회의 비율로 수직 전송 쿨럭 펄스가 출력될때에, 상기 출력용 수평 전송 레지스터(5)로부터 M(단, M는 자연수) 수평 주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되어, 상기 수직 전송 클럭 발생회로(18)는 N(단, N는 자연수이고 M/2＜N＜M) 수평주사기간의 지연시간을 얻을 때에는, 상기 입력 복합 영상 신호의 수평주사기간중의 특정의 (2N-M) 수평 주사기간은 상기 입력 복합 영상 신호의 1수평 주사기간 당 1회의 비율로 상기 수직 전송 클럭 펄스를 발생출력하고, 또한, 나머지의 (M-N)-수평 주사 기간에서는 1수평 주사 기간당 2회의 비율로 상기 수직 전송 펄스를 발생 출력하도록 구성한 것을 특징으로 하는영상 신호 지연 회로.
제 5 항에 있어서, 상기 M의 값을 상기 입력 복합 영상 신호의 1필의 수평 주사 기간에 1수평 주사 기간의 반의 기간을 가한 값이고, 또한, 상기 N의 값은 상기 1필드의 수평 주사 기간으로부터 1수평 주사기간의 반의 기간을 뺀 값이고, 상기 수직전송 클럭 발생회로(18)는 지연시간이 1필드 마다 상기 M수평 주사 기간과 상기 N수평 주사 기간에 번갈아 절환하도록 수직 전송 클럭펄스를 발생하는 것을 특징으로 하는 영상 신호 지연 회로.
제 5 항에 있어서, 상기 N의 값은 상기 입력 복합 영상 신호의 1필드의 수평 주사 기간에 1수평 주사 기간의 반의 기간을 가한 제 1의 값(N₁)과, 상기 1필드의 수평 주사 기간으로부터 1수평 주사기간의 반의 기간을 뺀 제 2의 값(N₂)의 어느 것인가이고, 상기 수직 전송 클럭 발생 회로는 지연 시간이 1필드마다 상기 N₁수평 주사 기간과 상기 N₂수평 주사 기관과 번갈이 전환하도록 수직 전송 쿨럭 펄스를 발생하는 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(3)과, 상기 입력용 수평 전송 레지스터(3)와, 상기 입력용 수평전송 레지스터로부터 병렬로 공급되는 신호를 복수열의 수직전송 레지스터(4₁~ 4_n)와 상기 수직 전송 레지스터로부터 병렬로 공급되는 신호를 유지한 후 수평 전송을 하여 지연 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(5)로 이루워진 반도체 지연회로부(2)와, 상기 입력용 및 출력용의 양 수평 전송 레지스터(3,5)에 수평 전송을 행하기 위하여 쿨럭 펄스를 발생하여 상기 입력용 및 출력용의 양 수평 전송 레지스터에 각각 공급하는 수평 전송 클럭 발생회로(7)와, 상기 수직 전송 레지스터 수직 전송을 행하기 위하여 클럭 펄스를 상기 수평 기간이의의 기간중에 발생하여 상기 수직 전송용 레지스터(4₁~ 4_n)에 공급하는 수직 전송 클럭 발생회로(44)로 이루어지는 영상신호 지연회로에 있어서, 상기 수직 전송 레지스터(4₁~ 4_n)의 단수는 상기 수직 전송 클럭 발생 회로(44)로부터 상기 입력 복합 영상 신호의 1 수평 주사 기간에 1회의 비율로 수직 전송 클럭 펄스가 출력될 때, 상기 출력용 수평 전송 레지스터(5)로부터 M(단, M는 자연수) 수평 주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수직 진송 클럭발생회로(44)는 N(단, N는 자연수이고 N＜M)수평 주사 기간의 지연 시간을 얻을 때에는, 상기 입력 복함 영상 신호의 1 수평 주사기간당 1회의 비율로 상기 수직 전송 클럭 펄스를 발생 출력하고, 또한, 상기 입력 복함 영상 신호의 N수평 주사기간 내의 특정의 위치에서(M-N)회 다시 수직 전송 클럭 펄스를 발생 출력하도록 구성하고, 상기 출력용 수평 전송 레지스터(5)의 출력 신호와 일정 전압 또는 상기 입력 복합 영상 신호가 각각 공급되고 통상은 상기 출력용 수평 전송 레지스터(5)의 출력 신호를 선택 출력하고, 적어도 상기 수직전송 클럭 펄스 발생 기간중은 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하는 스위치 회로 수단(45)을 구비하는 것을 특징으로 하는 영상 신호 지연 회로.
제 8 항에 있어서, 상기 M의 값은 상기 입력 복합 영상 신호의 1필드의 수평 주사기간에 1수평 주사기간의 반의 기간을 가한 값이고, 또한, 상기 N의 값은 상기 1필드의 수평 주사 기간으로부터 1수평 주사기간의 반의 기간을 뺀 값이고, 상기 수직 전송클럭 발생 회로(44)는 지연 시간이 1필드마다 상기 M수평 주사 기간과 상기 N 수평주사 기간에 번갈아 절환하도록 수직 전송 클럭 펄스를 발생하고, 상기 스위치 회로 수단(45)은 다시 2필드에 1회의 비율로 발생하는 상기 출력용 수평 전송 레지스터(5)의 출력신호의 결락 기간중에 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
제 8 항에 있어서, 상기 N의 값은 상기 입력 복합 영상 신호의 1필드의 수평 주사기간에 1수평 주사기간의 반의 기간을 가한 제 1의 값(N₁)과 상기 1필드의 수평 주사기간으로부터 1수평 주사기간의 반의 기간을 뺀 제 2의 값(N₂)의 어느 것인가 이고, 상기 수직 전송 클럭 발생 회로(44)는 지연 시간이 1필드 마다 상기 N₁수평 주사기간과 상기 N₂수평 주사 기간에 번갈아 절환하도록 수직 전송 클럭 펄스를 발생하고, 상기 스위치 회로 수단(45)은 다시 2필드에 1회의 비율로 발생하는 상기 출력용 수평 전송 레지스터(5)의 출력 신호의 결락 기간중에 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(3)와, 상기 입력용 수평 전송 레지스터(3)와, 상기 입력용 수평 전송 레지스터로부터 병렬로 공급되는 신호를 전송하는 복수열의 수직 전송 레지스터(4₁~4_n)와, 상기 수직 전송 레지스터로부터 병렬로 공급되는 신호를 유지한 후 수평 전송을 하여 지연 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(5)로 이루어지는 반도체 지연 회로부(2)와, 상기 압력용 및 출력용의 양수평 전송 레지스터에 수평 전송을 하기 위하여 클럭 펄스를 발생하고 상기 입력용및 출력용의 양수평 전송 레지스터(3,5)에 각각 공급하는 수평 전송 클럭 발생회로(7)와, 상기 수직 전송 레지스터(4₁~4_n)에 수직 전송을 행하게 하기 위하여 클럭 펄스를 상기 수평 전송 기간 이외의 기간중에 발생하고 상기 수직 전송용 레지스터에 공급하는 수직 전송 클럭 발생 회로(44)로 이루어지는 영상 신호 지연 회로에 있어서, 상기 수직 전송 레지스터의 단수는, 상기 수직 전송 클럭 발생 회로(44)로 부터 상기 입력 복합 영상 신호의 1수평 주사기간에 1회의 비율로 수직 전송 클럭 펄스가 출력될때, 상기 출력용 수평 전송 레지스터(15)로부터 M(단, M는 자연수) 수평 주사기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수직 전송 클럭 발생회로(44)는 N(단, N는 자연수 이고 M/2＜N＜M) 수평 주사 기간의 지연 시간을 얻을 때에는, 상기 입력 복합 영상 신호의 수평 주사 기간중의 특정의 (2N-M) 수평 주사 기간은 상기 입력 복합 영상 신호의 1수평 주사기간 당 1회의 비율로 상기 수직 전송 클럭 펄스를 발생 출력하고, 또한, 나머지의 (M-N)수평 주사 기간에서는 수평주사 기간당 2회의 비율로 상기 수직 전송 펄스를 발생 출력하도록 구성하고, 상기 출력용 수평 전송 레지스터(5)의 출력 신호와 일정 전압 또는 상기 입력 복합 영상 신호가 각각 공급되고 통상은 상기 출력용 수평 전송 레지스터(5)의 출력 신호를 선택출력하고, 적어도 상기 수직 전송 클럭 펄스 발생 기간중은 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하고 스위치회로 수단(45)을 구비하는 것을 특징으로 하는 영상 신호 지연 회로.
제11 항에 있어서, 상기 N의 값은 상기 입력 복합 영상 신호의 1필드의 수평 주사 기간에 1수평 주사 기간의 반의 기간을 가한 값이고, 또한, 상기 N의 값은 상기 1필드의 수평주사 기간으로부터 1수평 주사 기간의 반의 기간을 뺀 값이고, 상기 수직 전송 클럭 발생 회로(44)는 지연 시간이 1필드마다 상기 수평 주사 기간과 상기 N 수평 주사 기간에 번갈아 절환하도록 수직 전송 클럭 펄스를 발생하고, 상기 스위치 회로 수단(45)은 다시 2필드에 1회의 비율로 발생하는 상기 출력용 수평 전송 레지스터(15)의 출력 신호의 결락 기간중에 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
제 11 항 있어서, 상기 N의 값은 상기 입력 복합 영상 신호의 1필드의 수평 주사 기간에 1수평 주사 기간의 반의 기간을 가한 제 1 의 값 N₁과, 상기 1필드의 수평 주사기간으로부터 1수평 주사기간의 반의 기간을 뺀 제 2의 값 N₂의 어느것인가이고, 상기 수직 전송 클럭 발생회로는 지연 시간이 1필드마다 상기 N₂수평 주사기간과 상기 N₂수평 주사 기간에 번갈아 절환하도록 수직 전송 클럭 펄스를 발생하고, 상기 스위치 회로 수단(45)은 다시 2필드에 1회의 비율로 발생하는 상기 출력용 수평 전송 레지스터(5)의 출력 신호의 결락 기간중에 상기 일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(103)와, 상기 입력용 수평 전송 레지스터(103)로부터 병렬로 공급되는 신호를 게이트 출력하는 입력용 수직 전송 게이트(104)와, 상기 입력용 수직 전송 게이트(104)의 출력 신호를 수직 전송하는 복수열의 수직 전송 레지스터(105₁~105_m)와, 상기 수직 전송 레지스터의 출력 신호를 게이트 출력하는 출력용 수직 전송 게이트(106)와, 상기 출렬용 수직 전송 게이트로 부터 병렬로 게이트 출력되는 신호를 유지한 후 수평 전송을 하여 지연 복합 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(107), 상기 입력용 및 출력용의 양수평 전송 레지스터(103,107)에 수평 전송을 행하기 위한 입력용 및 출력용 수평 전송 펄스를 각각 발생하여 공급하는 수평 전송 펄스 발생회로(121.124)와, 상기 입력용 및 출력용의 양 수직 전송 게이트에 각각 입력용 및 출력용 게이트 펄스를 각각 발생하여 공급하는 게이트 펄스 발생회로(122,123)와, 상기 수직 전송 레지스터(105₁~105_m)에 수직 전송을 행하기 위한 수직 전송 펄스를 발행하여 공급하는 수직 전송 펄스 발생회로(111)로 이루어진 지연 회로로서, 상기 수직 전송 레지스터(105₁~105_m)의 단수는 상기 수직 전송 펄스발생 회로로부터 상기 입력 복합영상 신호의 1수평 주사 기간에 1회의 비율로 수직 전송 펄스가 출력될때, 상기 출력용 수평 전송 레지스터(107)로부터 M(단, M은 자연수) 수평주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 입력용 수평 전송 펄스에 대한 상기 출력용 수평 전송 펄스의 제 1의 위상, 및 상기 입력용 수직 전송 게이트 펄스에 대한 상기 출력용 수직 전송 게이트 펄스의 제 2 의 위상중 적어도 상기 제 1 의 위상을 기간 t(단 0＜t＜1 수평주사기간)만 상을 진전 또는 상올 지연하여 상기 출력용 수평 전송 레지스터(107)로부터 M수평 주사기간보다도 t되는 기간 작게 또는 크게 되는 지연 시간이 부여된 복합 영상 신호를 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(103)와, 상기 입력용 수평 전송 레지스터로부터 병렬로 공급되는 신호를 게이트 출력하는 입력용 수직 전송 게이트(104)와, 상기 입력용수직 전송 게이트의 출력 신호를 수직 전송하는 복수열의 수직 전송 레지스터(105₁~105_m)와, 상기 수직 전송 레지스터의 출력 신호를 게이트 출력하는 출력용 수직 전송 게이트(106)와, 상기 출렬용 수직 전송 게이트로부터 병렬로 게이트 출력되는 신호를 유지한 후 수평 전송을 하여 지연 복합영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(107)와, 상기 입력용 및 출력용의 양수평 전송 레지스터(103,107)에 수평 전송을 행하기 위한 입력용 및 출력용 수평 전송 필스를 각각 발생하여 공급하는 수평 전송 필스 발생 회로(121.124)와, 상기 입력용 및 출력용의 양수직 전송 게이트(104,106)에 각각 입력용 및 출력용 게이트 펄스를 각각 발생하여 공급하는 게이트 펄스 발생회로(122,123)와, 상기 수직 전송 레지스터(105₁~105_m)에 수직 전송을 행하기 위한 수직 전송 펄스를 발생하여 공급하는 수직 전송 펄스 발생 회로(111)로 이루어진 영상신호 지연 회로로서, 상기 수직 전송 레지스터의 단수는 상기 수직 전송 펄스 발생 회로(111)로부터 상기 입력 복합영상 신호의 1수평 주사기간에 1회의 비율로 수직 전송 펄스가 출력될때, 상기 출력용 수평 전송 레지스터(107)로부터 M(단, M은 자연수) 수평 주사 기간지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수평 전송 펄스발생 회로(121,124)는 상기 입력 복합 영상 신호의 1수평 주사 기간당 상기 입력용 및 출력용의 각 수평 전송 레지스터(103,107)의 단수m보다도 큰 수의 상기 입력용 및 출력용 수평 전송 펄스를 상기 입력용 및 출력용 수직 전송 펄스의 비 발생 기간 발생하고, 상기 출력용 수평 전송 레지스터(107)로부터 M 수평 주사 기간보다도 작은 지연시간이 부여된 복합 영상 신호를 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(103)와, 상기 입력용 수평 전송 레지스터(103)로부터 병렬로 공급되는 신호를 게이트 출력하는 입력용 수직 전송 게이트(104)와, 상기 입력용 수직 전송 게이트(104)의 출력 신호를 수직 전송 하는 복수열의 수직 전송 레지스터(105₁~105_m)와, 상기 수직 전송 레지스터의 출력 신호를 게이트 출력하는 출력용 수직 전송 게이트(106)와, 상기 출렬용 수직 전송 게이트로부터 병렬로 게이트 출력되는 신호를 유지한 후 수평 전송을 하여 지연 복합 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(107)와, 상기 입력용 및 출력용의 양수평 전송 레지스터(103,107)에 수평 전송을 행하기 위한 입력용 및 출력용 수평 전송 펄스를 각각 발생하여 공급하는 수평 전송 펄스 발생회로(126)와, 상기 입력용 및 출력용의 양 수직 전송게이트에 각각 입력용 및 출력용 게이트 펄스를 각각 발생하여 공급하는 게이트 펄스 발생회로(110)와, 상기 수직 전송 레지스터에 수직 전송을 행하기 위한 수직 전송 펄스를 발생하여 공급하는 수직 전송 펄스 발생회로(111)로 이루어진 영상신호 지연회로로서, 상기 수직 전송 레지스터의 단수는 상기 수직 전송 펄스 발생 회로(111)로부터 상기 입력 복합 영상 신호의 1수평 주사 기간에 1회의 비율로 수직 전송 펄스가 출력될때, 상기 출력용 수평 전송 레지스터(107)로부터 M(단, M은 자연수) 수평 주샤 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 입력용 수평 전송 펄스에 대한 상기 출력용 수평 전송 펄스의 제 1의 위상, 및 상기 입력용 수직 전송 게이트 펄스에 대한 상기 출력용 수직 전송 게이트 펄스의 제 2 의 위상중 적어도 상기 제 1 의 위상을 기간 t(단 0＜t＜1) 수평 주사기간)만큼 상을 진전 또는 상을 지연하여 상기 출력용, 수평 전송 레지스터(107)로부터 M수평 주사기간 보다도 되는 기간 작게 또는 크게 되는 지연 시간이 부여된 복합 영상 신호를 출력과 함께, 적어도 수직 전송 기간중은 상기 지연 복합 영상 신호 출력에 대신하여 스위치 회로(128)에 의해 일정 전압 또는 성기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(103)와, 상기 입력용 수평 전송 레지스터로부터 병렬로 공급되는 신호를 게이트 출력하는 입력용 수직 전송 게이트(104)와, 상기 입력용 수직 전송 게이트의 출력 신호를 수직 전송하는 복수열의 수직 전송 레지스터(105₁~105_m)와, 상기 수직 전송 레지스터의 출력 신호를 게이트 출력하는 출력용수 전송 게이트(106)와, 상기 출렬용 수직 전송 게이트로부터 병렬로 게이트 출력되는 신호를 유지한 후 수평 전송을 하여 지연 복합 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(107)와, 상기 입력용 및 출력용의 양수평 전송 레지스터(103,107)에 수평전송을 행하기 위한 입력용 및 출력용 수평전송 펄스를 각각 발생하여 공급하는 수평 전송 펄스 발생회로(126)와, 상기 입력용 및 출력용의 양수직 전송 게이트에 각각 입력용 및 출력용 게이트 펄스를 각각 발생하여 공급하는 게이트 펄스 발생회로(110)와 상기 수직 전송 레지스터(105₁~105_m)에 수직 전송을 행하기 위한 수직 전송 펄스를 발생하여 공급하는 수직 전송 펄스 발생 회로(111)로 이루어진 영상신호 지연 회로로서, 상기 수직 전송 레지스터의 단수는 상기 수직전송 펄스 발생 회로(111)로부터 상기 입력 복합 영상 신호의 1수평 주사기간에 1회의 비율로 수직 전송 펄스가 출력될때, 상기 출력용 수평 전송 레지스터(107)로부터 M(단, M은 자연수) 수평 주사 기간 지연된 복합 영상 신호가 인출되는 값으로 선정되고, 상기 수평 전송 펄스 발생 회로(126)는 상기 입력 복합 영상 신호의 1수평 주사 기간당 상기 입력용 및 출력용의 각 수평 전송 레지스터(103,107)의 단수 m보다도 큰 수의 상기 입력용 및 출력용 수평 전송 펄스를 상기 입력용 및 출력용 수직 전송 펄스의 비 발생 기간 발생하고, 스위치 회로(128)에 의해 상기 출력용 수평전송 레지스터(107)로부터 M 수평 주사기간 보다도 작은 지연시간이 부여된 복합 영상 신호를 선택 출력함과 동시에, 상기 수직 전송 펄스 발생 기간 및 상기 입력용 및 출력용 수평 전송 펄스의 상기 입력용 및 출력용 수평 전송 레지스터(103,107)의 단수보다도 많은 수의 펄스 발생 기간은일정 전압 또는 상기 입력 복합 영상 신호를 선택 출력하도록 구성한 것을 특징으로 하는 영상 신호 지연 회로.
입력 복합 영상 신호가 직렬로 공급되는 입력용 수평 전송 레지스터(103)와, 상기 입력용 수평 전송 레지스터의 출력 신호를 수직 전송하는 복수열의 수직 전송 레지스터(105₁~105_m)와, 상기 수직 전송 레지스터의 병렬 출력 신호를 유지한 후 수평 전송을 하여 지연 복합 영상 신호를 직렬로 출력하는 출력용 수평 전송 레지스터(107)와, 상기 입력용 및 출력용의 양수평 전송 레지스터(103,107)에 수평 전송을 행하기 위한 수평 전송 펄스를 각각 발생하여 공급하는 수평 전송 펄스 발생 회로(109)와, 상기 수직 전송 레지스터에 수직 전송을 행하기 위한 수직 전송 펄스를 발생하여 공급하는 수직 전송 펄스 발생회로(111)와, 상기 출력용 수평 전송 레지스터(107)로부터 직렬 출력된 지연 복합 영상 신호의 불필요 주파수 성분을 제거하는 필터회로(112)로 이루어지는 영상 신호 지연 회로에 있어서, 상기 수평 전송 펄스 발생 회로(109)를, 상기 수평 전송 펄스 주파수에 관련한 주파수어 신호를 발진 출력함과 동시에 상기 입력 복합 영상 신호중의 수평 동기 신호에 의해 강제적으로 리셋트 되는 발진수단(217)과 상기 발진 수단의 출력 신호로부터 상기 수평 전송 펄스의 반복 주파수에 같고, 또한 상기 입력 복합 영상 신호의 1수평 주사기간 마다 위상 반전된 신호를 생성하여 상기 수평 전송 펄스로서 출력하는 회로 수단(216,218,220), (216,222,223,224,220)으로 구성한 영상 신호 지연 회로.