JPS60182885A - 映像信号遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号遅延回路に係り、特に入力用水平転送
レジスタと複数列の垂直転送レジスタと出力用水平転送
レジスタとが夫々マトリクス状に配置された半導体遅延
回路部を少なくとも有し、入力複合映像信号を遅延して
出力する遅延回路に関づる。

従来技術 従来より、ＶＴＲその他の映像信号再生装置においＣ１
所謂ライン相関性やフィールド相関性を利用しＣ再生複
合映像信号中に含まれるノイズを低減づるためのノイズ
リダクション回路内に１よ、１水平走査期間（Ｉ　Ｈ）
又は１フイールドの遅延回路が設けられそおり、またド
ロップアウト補償のためなどｌ計ｂ　ｎ延回路が使用さ
れる。このように、従来より映像信号遅延回路は神々の
用途に供されており、第１図にこの従来の映像信号遅延
回路の一例のブロック系統図を示寸。同図中、入力端子
１に入来した複合映像信号は、半導体遅延回路部２に供
給される。この半導体遅延回路部２は入力用水平転送レ
ジスタ３とｎ列（ただし０は２以上の自然数）の垂直転
送レジスタ４１〜４ｎと出力用水平転送レジスタ５とが
夫々マトリクス状に配置された構成とされている。

第２図はこの半導体遅延回路部２の詳細な構成の一例を
示り１．同図におい（、半導体ｄ延回路部２　ハ（ｎ＋
−＋−１）　ｘ　１１１ｔ！；Ｉ　（タタＩ、、ｌ１１
４．Ｌ　２　以−１（７）自然数）のセルがｍ、＋−１
？ｊｎ列の７１〜リクス状に配置されてなる。第１行Ｌ
１の１１個のセルＣＩ　”Ｏｎが入力用水平転送１ノジ
スク３を構成しており、同様ニ第１１＋１行ｌ−ｍ　−
１−１のｎ個のレルが出力用水平転送レジスタ５を構成
しており、第２行から第１行までの（ｍ−１）Ｘｎ個の
セル４１１〜４ｎ（ｍ〜１）がｎ列の垂直転送レジスタ
４１〜４ｎを構成している。ここで、垂直方向に０１−
１個配置されているセル４　ｎ　”□４　＋　＜’ｗ　
−＋　＞が垂直転送レジスタ４１を構成しており、以下
同様にセル４２１〜４２＜ｒｎ−＋＞が垂直転送レジス
タ４２を構成し、セル４ｎ　Ｉ　−４ｎ　（Ｔ１１−１
　＞が垂直転送レジスタ４ｎを構成している。

これらのｎｘ（ｍ＋１）個のセルは例えばチャージ・カ
ップルド・デバイス＜ＣＣＯ＞にＪ：り構成されており
、また入出力信号の向きが逆方向にならないように、左
右逆方向に入出力端子が水平転送レジスタ３．５に夫々
設けられている。かかる第２図に示す如き構成の遅延回
路部２は本出願人が先に特開昭５８−１３４５２４号公
報等にて提案した回路である。

再び第１図に戻って説明するに、入力端子１よりの複合
映像信号はまた水平同期信号分離回路６にも供給され、
ここで水平同期信号を分離抽出された後、水平転送りロ
ック発生回路７及び垂直転送りロック発生回路８に夫々
供給される。水平転送りロック発生回路７は入力複合映
像信号を第４図（Δ）に示でものとすると、第４図（Ｂ
）。

（Ｃ）に夫々示づ如く、互いに逆相で入力複合映像信号
の１目明間当り、水平転送レジスタ３．５のセルの数に
等しいｎ個のパルスをクロックパルスφト１．φＨとし
て発生し、これを水平転送レジスタ３及び５に夫々供給
する。

一方、垂直転送りロック発生回路８は例えば第３図に示
Ｊ如く、２個のｉｌｌ安定マルチバイブレータ（モノマ
ルチ）１１及び１２が縦続接続された構成とされており
、入力端子１０に入来した水平向１ｆｌ　信号をモノマ
ルチ１１により時間Ｔ１だけ遅延し、次のモノマルチ１
２によりパルス幅Ｔ２の第４図（Ｄ）に示す如き１１１
周明０パルスを生成する。モノマルチ１２の出力パルス
は出力端子１４より垂部転送りロックパルスφＶとして
垂直転送レジスタ４１〜４ｎに夫々供給される一方、イ
ンバータ１３により位相反転されて第４図（Ｅ）に示す
如き垂直転送りロックパルスＨに変換された後出力端子
１５を介して垂直転送レジスタ４１〜４ｎに夫々供給さ
れる。ここで、上記のクロックパルスφＶ及びφＶの発
生位冒は、−例として第４図（Ａ）、（ｒ））、（Ｅ）
よりわかるように、入力複合映像信号のバックポーチ内
に選定されており、そのパルス幅１−２は１μｓ程度で
ある。更にクロックパルスφＨ及びφＨはφＶ及びφＶ
が発生づる期間以外に発生ずるように構成されている。

これにＪ、す、人力用水平転送レジスタ３に供給された
入力複合映像信号は、クロックパルスφＨ及びφ１１で
リンプリングされた如き信号波形で、水平転送レジスタ
３を構成するｎ個のヒルＣ１〜Ｃｎの夫々に順次に記憶
される。りなわら、入力複合映像信号はクロックパルス
φＨ７φＨに阜づぎ順次にＣ１−→Ｃ２→Ｃ３→・・・
→Ｃｎの順で転送されていき、クロックパルスφＨ１φ
１（がｎ個入力された時点で（１１１よりやや短い期間
）各セル０１〜Ｃｎのすべてに入力複合映像信号のｎ個
のサンプリング波形が記憶され終る（水平転送が終了す
る）。次に、クロックパルスφＨ１φＨは発生されず、
クロックパルスφＶ、φＶが第４図（Ｄ＞、（Ｅ）に示
す如くバックポーチ期間内で発生されるので、ヒル０１
〜Ｏｎに保持されているｎ個のサンプリング波形が垂１
１１転送レジスタ４　＋　１’Ｉ　ｒｌの１行目の各セ
ル／Ｉｎ　、’＋２１．−。

’Ｉｎ＋へ夫々並列に転送される。これにより、１１−
１個間の水平転送と垂直転送とが夫々終了する。

以下、−に配ど同様の動作が繰り返され、水平転送レジ
スタ３に保持されたｎ個のり゛ンプリング信号は■回の
垂直転送Ｃ出力用水平転送レジスタ５に入力され、以後
クロックパルスφ１（、φ１，１により出力端子９へ直
列に出力される。この結果、１１１１の遅延がイ」与さ
れた複合映像信号が出力端子９Ｊ：り取り出されること
になる。

従つＣ１入力複合映像信号が走査線数５２５木方式の複
合映像信号てあり、これを１フィールド−０，５１−（
遅延覆る場合は、−に記のｍの値は２６２に選定され、
入力複合映像信号の垂直帰線消去期間（Ｖ、ＢＬＫ）付
近の波形を第５図〈Ａ）、クロックパルスφＶの波形を
同図（Ｂ）に示ずものとすると、出力端子９には同図（
、Ｃ）に示す波形の２６２日遅延された複合映像信号が
取り出される。

発明が解決しようとする問題点 しかるに、上記の従来の映像信号遅延回路は、垂直転送
レジスタ４１〜４ｎの行数（段数：ここではト」）によ
って定まる一定の遅延時間しかとり冑ず、遅延時間を可
変することができず、そのため、走Ｍ線数５２５本方式
及び６２５本方式のいずれの方式の複合映像信号に対し
ても例えば１フィールド−０，５１−１（又は１フィー
ルド＋０．５８　）の遅延時間を有−づ゛るフィールド
遅延回路として共用覆ることができなかった。

またフィールド遅延回路を用いてフィールド相関を利用
した信号処理を行なう場合、テレビジョン映像信号はイ
ンターレースのために１フイールドの走査線数が２６２
．５本（走査線数５２５本方式の場合）、又は３１２．
５本（走査線数６２５本方式の場合）で、０．５の端数
が生ずるのに対して、垂直転送レジスタ４１〜４ｎの行
数は自然数個であるために上記の従来回路の遅延時間は
１ト１の自然数倍しかとり得ず、よって画面上、上下の
どちらが一定方向へずれたフィールド相関しかどれなか
った。

更に、上記の従来回路は重Ｍｉ転送を行なっている期間
は水平転送ができないので、貯延された出力複合映像信
号中には第４図（Ｆ）にｆｌ、ｆｌ。

Ｃ３で夫々示す如く、垂直転送期間に相当りる期間は信
号欠落部分になつτしＪ、うという問題点があった。

そこで、本発明は遅延時間に応じτ！ト直ｖ１巡回数を
異ならせることにより任意の遅延時間を得ることができ
、また垂直転送期間中は一定電圧又は入力複合鉄＠信号
を選択出力ηることにより、垂直転送期間中の信ｇ欠落
をも補償し得る映像信号遅延回路を（（？供りることを
目的とりる。

問題点を解決するだめの手段 本発明は、垂直転送レジスタの段数が、垂直転送りロッ
ク発生回路より入力複合映像信号の１本丁走査期間に１
回の割合で垂直転送りロックパルスが出力されるときに
、出力用水平転送レジスタからＭ〈ただし、Ｍは自然数
）水平走査期間遅延された複合映像信号が取り出される
値に選定され該垂直転送りロック発生回路はＮａ　（た
だし、Ｎａは自然数でＮａ　＜Ｍ）水平走査期間の遅延
時間を１ｑるときには、前記入力複合映像信号の１水平
走査明間当り７回の割合で該垂直転送りロックパルスを
発生出力し、かつ、該入力複合映像信号のＮａ水平走査
期間内の特定の位置で（Ｍ−Ｎａ＞回更に該Ｉｆ！直転
送りロックパルスを発生出力するか、又はＮｂ　（ただ
し、Ｎｈは自然数でＭ／２〈Ｎｂ　＜Ｍ）水平走査ＩＵ
ｊ間の遅延時間を得るどきには、前記入力複合映像信号
のＮ水平走査期間中の特定の（２Ｎｂ−Ｍ）水平走査期
間は該入力複合映像信号の１水平走査ＹＩＪ１間当り１
回の割合で該垂直転送りロックパルスを発生出力し、か
つ、残りの（Ｍ−Ｎｂ　）水平走査期間では１水平走査
明間当り２回の割合で該垂直転送パルスを発生出力する
Ｊ、う構成したものであり、第６図以下の図面と共にそ
の各実施例について説明する。

実施例 第６図は本発明になる映像信号遅延回路の第１及び第２
実施例のブロック系統図を示す。同図中、第１図と同−
構成部分には同一符号を付し、その説明を省略Ｊる３、
第６図にＪ３Ｉｔ”−（、入力端子１に入来した複合映
像信号は、半）９体遅延回路部２の入力用水平転送レジ
スタ３に供給される一方、同期信号分離回路１７に供給
され、ここで水平同期信号と垂直同期信号を分離される
。水平同期信号は水平転送りロック発生回路７に供給さ
れる一方、垂直転送りロック発生回路１８に供給される
。また垂直向ｔ！ＩＩ信号は垂直転送りロック発生回路
１８にのみ供給される。本発明はこの垂直転送り［−１
ツク発生回路１８の構成に特徴をイｊリーるものであり
、本発明回路の第１実施例は垂直転送りロック発生回路
１８を第７図に１８−１で示す如くに構成したもので、
また本発明回路の第２実施例は垂直転送りロック発生回
路１８を第９図に１８−２で示す如くに構成したもので
ある。

まず、本発明回路の第１実施例について説明づる。第７
図に示す垂直転送りロック発生回路１Ｂ−１は、垂直同
期信号入力端子２０．水平同期信号入力端子２１．ドラ
ムパルス入力端子２２．及びテレビジョン方式判別信号
入力端子２３を夫々右りる。入力端子２０に入来した垂
直同期信号はタイミング発生回路２４に供給される。一
方入力端子２１に入来した水平同期信号はタイミング発
生回路２４．パルス発生回路２５．２６及び２７に夫々
供給される。いま、入力複合映像信号の垂直帰線消去期
間内の波形を第８図（Ａ＞に示すものとりると、入力端
子２１に入来りる水平同期信号）は同図（Ｃ）に、また
入力端子２０に入来Ｊ−る垂１ｉｉｉ同明信号は同図（
Ｂ）に示１如くになる。

タイミング発生回路２４はこれらの水平及び垂直両開明
信号に基づい−Ｃ１例えば第８図（Ｄ＞に示覆如く垂直
同期パルスの直後の等化パルスの後、５１−１期間のみ
ハイレベルとなるパルスａを発生してＡＮＤ回路２８へ
供給すると共に、パルスａの立下り直後より例えば更に
水平同期パルス幅程度後の位置より１ト１明間のみハイ
レベルとなる第８図（Ｅ）に示す如きパルスｂを発生し
てＡＮＤ回路２９へ供給する。またパルス発生回路２５
は入力水平同期信号に位相間１１ｒｌ　Ｌだ、第８図（
Ｆ）に示ず如き幅の狭いパルスＣを発生してＯＲ回路３
０へ出力りる。更にパルス発ζＦ回路２６はパルスＣに
対して極めて僅かな一定時間遅延された、第８図（Ｇ）
に示Ｊ如ぎ幅の狭いパルス（１を発（トしてＡＮＤ回路
２９へ供給する。パルスＣ及びｄは夫々各１Ｈ内に１回
発生出力される。これに対して、パルス発生回路２７は
第８図（１１）にｅで示す如く、上記パルスＣの直後よ
り極めて幅の狭いパルスを、パルスＣど同じ１ト１明間
内で１０個時系列的に発生し、このパルスｅ　ｅＡＮＤ
回路２８へ供給する。

Ａ　Ｎ　ｌ）回路２Ｂは上記パルスａ及びｅと入力端子
２３よりのテレビジョン方式判別信号との論理積をとっ
て得た信号をｏ　Ｒ回路３０へ出力Ｊる。

ここで、上記の判別（３ｇは入力複合映像信号が走査線
数６２５本方式か５２５本方式かを示す２値信号であり
、ハイレベルのときには走査線数５２５本方式であり、
ローレベルのとぎには走査線数６２５木方式であること
を示す。一方、ＡＮＤ回路２９は上記パルスｂ及び（１
ど入力端子２２Ｊ：りのドラムパルスとの論理積をとっ
て得た信号をＯＲ回路３０へ出力する。すなわち、本実
施例はＶＴＲに適用した場合であり、上記のドラムパル
スは周知の如く、回転ヘッドの回転に位相同期した、周
期２フイールドの対称方形波である。

ＯＲ回路３０はＡＮＤ回路２８及び２９の再出力４ｉ’
ｈ号とパルスＣとの論理和をとって得た信号を出力端子
３１へ垂直転送パルスφＶとして出力する一方、インバ
ータ３２を通して出力端子３３へ垂直転送パルスφＶと
して出力する。これらの垂直転送パルスφＶ及びφＶは
第６図に示す垂直転送レジスタ４１〜４ｎへ夫々供給さ
れる。ここで、垂直転送レジスタ４１〜４０の各段数（
行数）は、−例として３１２（すなわち面記ｍの値が３
１３）とし、１１１毎に１回垂直転送を行なうと、出力
用水平転送レジスタ５より出力端子１９へ３１３１−１
遅延された複合映像信号が取り出されるものとする。

いま、入力複合鉄＠信号が走査線数６２５本方式である
しのどＪると、ＡＮＤ回路２８の出力信号は常にローレ
ベルとなるから、出力端子３１より取り出される垂直転
送パルスφＶは、入力端子２２よりのドラムパルスがハ
イレベルである１フィールド期間は第８図（Ｋ）に示Ｊ
如くパルス１）がハイレベルである１Ｆ１期間のみ２回
出力され、それ以外の各１回明間では１回出力され、他
方、ドラムパルスがローレベルである１フィールド期間
は同図（Ｌ）に示す如くパルスＣがぞのまま出力され、
各１１−１期間で１回出力される。これにＪ：す、遅延
時間はドラムパルスがハイレベルのときには３１２１−
１．ドラムパルスが［１−レベルのどきには３１３Ｈと
なり、１フイールド毎に遅延時間が３１３１−１と３１
２１１に交互に切換わる。

他方、入力複合映像信号が走査線数５２５本方式の場合
は、入力端子２３の入力信号がハイレベルとなるから、
ＡＮＤ回路２８からはパルスａがハイレベルである垂直
帰線消去期間内の５１−１期間のみ、１］」毎に１０１
１７］のパルスｅが取り出される。

従って、この場合には半導体遅延回路部２で得られる遅
延時間は、ドラムパルスがハイレベルのときには出力端
子３１の出力垂直転送りロックパルスφＶが第８図（１
）に示す如く、パルスａがハイレベルである５１−１期
間は１日毎に１１回出力され、パルスわがハイレベルで
ある１日期間は２回出力され、残りの期間は１Ｈ毎に１
回ずつ出力されるので２６２（＝　３１３−５１）　ｌ
−１となり、他方、ドラムパルスがローレベルのときに
は上記パルスφＶは第８図（Ｊ）に示す如く、パルスａ
がハイレベルである５Ｈ明間のみ１１」毎に１１回ずつ
出力されるが残りの期間は１１〜１毎に１回ずつ出力さ
れるので２６３　（＝　３１３−５０）　Ｈとなる。よ
って、この場合は１フイールド毎に遅延時間が２６２Ｈ
と２６３１−１に交ひに切換ねる。

このように、本実施例によれば３１３Ｈよりも小なる３
１２＋−１、２６３１−１又は２６２Ｈの遅延時間を１
ｑる場合には、１１」毎に１回ずつ垂直転送を行なうと
共に、これに加えて得ようとする遅延時間Ｎ水平走査期
間内の定められた位置で、（３１１Ｎ）回の垂直転送を
行なうものである。また、本実施例では１フイールド毎
に１フイールド＋　０，５日と１フィールド−０，５Ｈ
の遅延時間の切換えを行なっているので、この遅延回路
をフィールド相関を利用した巡回形ノイズリダクション
回路に使用づると、スミア現象が出なくなる。なお、１
フイールド毎の遅延時間の切換えを行なわない場合、入
力端子２２に常時ハイレベル又はローレベルの信号を供
給すればよい。

次に本発明回路の第２実施例について説明する。

第９図は本発明回路の第２実施例の垂直転送りロック発
生回路１８−２を示す回路系統図で、第７図と同一構成
部分には同一符号を例し、その説明を省略する。タイミ
ング発生回路３４は第１０図＜Ａ）に示す垂直同明信号
と同図（ｒ３）に示す水平同明信号とが夫々供給され、
垂直同期信号の直後の１［」期間のみハイレベルどなる
同図（Ｃ）に示す１フィールド周期のパルスｆを発生し
、またパルスｒの立下り時点で立−１二り、ハイレベル
期間が例えば５０Ｈである同図（Ｄ＞に示すパルス０を
発生する。またパルス発生回路３５．３６及び３７は夫
々入力複合映像信号を第１１図（Ａ）に示すものとする
と、同図（Ｂ）、（Ｃ）及び（Ｄ）に示す如く、水平帰
線消去期間内の亙いに異なる位置でハイレベルとなるパ
ルスｈ、１及びｊを発生づる。

ＡＮ　Ｄ回路３８は上記のパルスｆ　、　、ｉと入力端
子２３よりのテレビジョン方式判別信号との論理積をと
って（ｑだ信号をＯＲ回路４ｏへ出力する。

またＡＮＤ回路３９は上記のパルスｏ、ｉと入力ＧＸｉ
　’Ｆ　２２　Ｊ：りのドラムパルスとの論理積をとっ
て１ｑた信号をＯＲ回路４０へ出力する。ＯＲ回路４０
はＡＮ　Ｄ回路３８．３９の各出力信号ど、に記パルス
ｈとの論理和をとって得た信号を、出力端子４１へ垂直
転送りロックパルスφＶとして出力する一方、インバー
タ４２を通して出力端子４３へ垂直転送りロックパルス
φＶとして出力づる。

これにより、入力複合映像信号が走査線数５２５本方武
力場合には、出力端子４１の出力垂直転送パルスφＶは
、ドラムパルスがハイレベルのときには第１０図（Ｅ）
に示づ如くパルスｆ、（ｌがハイレベルである訓５１１
１期間では１Ｈ毎に２回出力され、それ以外の２１１Ｈ
期間ではＩ　Ｈ毎に１回出力され、ドラムパルスがｄ−
レベルのときには同図（Ｆ）に示す如くパルス９がハイ
レベルである５　０１−１期間でのみ１１１〜に２回出
力され、それ以外の２１２　Ｎ期間では１ト１毎に１回
出力される。

従って、この場合に半導体遅延回路部２で得られる遅延
時間は、垂直転送パルスφＶが第１０図（ＩＥ）に示さ
れる成る１フィールド期間は２６２　Ｈとなり、同図（
、Ｆ）に示される次の１フイ一ド期間は２６３１１とな
る１、このように、遅延時間は１フイールド毎に切換わ
る。

他方、入力複合映像信号が走査線数６２５本方武力ある
場合は、出力端子／１１の出力垂直転送パルスφＶは、
ドラムパルスがハイレベルのどきには第１０図（Ｇ）に
示づ如く、パルスｒがハイレベルである１１１期間のみ
２回出力され、残りの３１２１」期間では１１−１毎に
１回出力され、ドラムパルスがローレベルのときには同
図（１」）に示す如く、３１３Ｈの全期間で１ト１毎に
１回出力される。この場合は遅延時間は、垂直転送パル
スφＶがｖＸｉ。

図（Ｇ）に示される成る１フィールド明間は３１２１」
となり、同図（Ｈ）に示される次の１フィールド期間は
３１３Ｈとなる。

このにうに、本実施例によれば、１目毎に１回垂直転送
パルスφＶ、φＶが出力されたときに３１３Ｈの遅延時
間が得られ、３１３Ｈよりも小なる遅延時間３１２Ｎ　
、２６３Ｈ又２６２１−１　（これをＮとする）を得る
ときには、Ｎ水平走査期間のうち（２Ｎ−３４３）水平
走査期間では１Ｈ毎に１回上記パルスφＶ、φＶを発生
し、残りの（３１１Ｎ＞水平走査期間では１１−１毎に
２回ずつ上記パルスφＶ、φＶを発生することにより、
所望の遅延時間Ｎ水平走査期間を得ることができる。

次に、本発明回路の第３及び第４実施例について説明づ
る。第１２図は本発明回路の第３及び第４実施例のブロ
ック系統図で、同図中第６図と同一構成部分には同一符
号を付し、その説明を省略づる。第１２図においｉ（、
！直転送りロック発生回路４４は垂直転送りロックパル
スφＶ及びφＶを人々ｉｌｊ自転送レジスタ４１〜４ｎ
に供給するーｈ１スイツヂングパルスを発生してスイッ
チ回路４５へ出力する。スイッチ回路４５は出力用水平
転送レジスタ５の出力信号が端子４．５ａに入力され、
かつ、入力端子１よりの入力複合映像信号が端子４５ｂ
に入力され、これらの入力信号の一方を出力端子１つへ
選択出力する。

ところで、前記した如く垂直転送りロックパルスφＶ、
φＶにより垂直転送を行なう間は水平４￥ｌ、送が行な
えないから、出力用水平転送１ノジスタ５の出力信号に
は垂直転送明間中は佑弓が欠落りる。

また１フイールド毎に近延ａ、￥間（！″１１フイルド
＋　０．５ｆ−（ト１　；’ｆ’−ルトー０．５１−Ｎ
、：交７交互７ニ切換場合は、後述する如く２フイール
ド毎に出カイに号が１ト１欠落してしまう。以下説明す
る第３．第４実施例はこれらの信号欠落を補ｔｊ￥りる
よう構成したものである。ここで、本発明回路の第３実
施例は垂直転送りロック発生回路４４を第１３図に４４
−１で示す如く構成したものであり、本発明回路の第４
実施例は第９図に示した垂直転送りロック発生回路１８
−、−２を第１３図と同様に変形したものであり、ぞの
変形は第１３図から容易に類推できるのでその図示及び
詳細な説明は省略する。

第１３図は本発明回路の第３実施例の垂直転送りロック
発生回路４４−１を示す回路系統図で、第７図と同一構
成部分には同一符号を付し、その説明を省略する。いま
、入力複合映像信号の奇数フィールドと偶数フィールド
の垂直帰線消去期間付近の波形図を第１／Ｉ図（Ａ）に
示すものとすると、入力端子２１には同図（Ｂ）に示す
如き水平同期信局が入来し、入力端子２０には同図（Ｃ
）に示す如き垂直同期信号が入来づる。航記した如くこ
れらの同期信号に基づいてタイミング発生回路２４は第
１４図（Ｄ）、（Ｅ）に示す如きパルスａ、ｂ　（第８
図（Ｄ）、（Ｅ）に示したパルスａ。

ｂと同一）を発生出力する。そのうちパルスｂはＡＮＤ
回路２９に供給される一方、ＡＮＤ回路４７に供給され
、ここで入ツノ端子２２よりのドラムパルスをインバー
タ４８により位相反転して得たパルスと論理積をとられ
る。その結果、ＡＮＤ回路４７からは第１４図（Ｆ　’
）に示す如く２フイールドに１回の割合で約１１−１回
間ハイレベルとなるパルスｋが取り出される。

このパルスにはＯＲ回路４９に前記ＯＲ回路３０の出力
垂直転送りロックパルスφＶと共に供給され、ここで論
理和をとられた後、出力端子５０を介して第１２図に示
したスイッチ回路／１．５にスイッチング信号として印
加され、その［ｌ−レベル期間は端子／Ｉ５ａの入力信
号を選択用）ｊさせ、そのハイレベル１１１１間は端子
４５ｂの入力複合映像信号を選択出力させるようにスイ
ッチング制御覆る。

ここで、第１４図（Ｅ）にｂｌで承りパルスｂのハイレ
ベル期間はドラムパルスがハイレベルである１フィール
ド期間内の所定の１１＝１期間であり、第８図（Ｅ）、
（＋）、（Ｋ）と共に説明したＪ：うに、この期間での
み垂直転送りロックパルスφＶ、φＶが２回出力されて
垂直転送が２回行なわれる。この結果、遅延時間が２６
２１−１又は３１２＋−（となるが、」二記の２回の垂
直転送のうち１回目の垂直転送により入力用水平転送レ
ジスタ３の記憶信号が１段垂直転送されるので、での直
後の２回目の垂直転送０・１には」−記レジスタ３内に
は記憶信号が存イｔせず、よって２回目の垂直転送によ
りレジスタ３内の十記無信号内容が１段垂直転送される
こととなる（所謂から送り）。このため、次の１フイー
ルド後には、出力用水平転送レジスタ５の出力伏月中に
は、第１４図（Ｆ）に５１で示す如＜　’ｆｒ：ｒ　ｆ
３が欠落してしまう。

しかして、本実施例によれば、上記の信号欠落部分５１
に対応する期間はパルス杖がハイレベルとなり、スイッ
チ回路４５を端子４５ａから４５ｂ側へ切換接続づるの
で、スイッチ回路４５より出力端子１９へは第１４図（
Ａ）に示で入力複合映像信号が選択出力される。よって
、出力端子１９より取り出される遅延複合映像信号は、
第１４図（１１）に示す如くになり、信号欠落部分５１
に対応づる個所には信号補正部分５２が設けられる。

また、１Ｈ毎に１回ずつの垂直転送時にも信号欠落が前
記した如く生ずるが、これはＯＲ回路３０ｊ；りの垂直
転送りロックパルスφＶ発生明間中にスイッチ回路４５
が端子４５ｂ側へ切換接続されるで、同様に信号欠落を
補償することができる。

なお、１１−１毎の垂直転送は水１１帰線１１’Ｊ去明
間内で行なっているので、補償しなくても実用−［差し
支えないので、上記２フイールド毎に１回の信号欠落だ
けを補ｆｕ−するようにし−Ｃもにい。

応用例 なお、本発明はに記の各実施例に限定されるものではな
く、その他秤々の応用例が考えられるものである。例え
ば、１フイールド毎の政延時間の切換えを行なわない場
合、２フイールド毎に１回、水平間１９ｊ信号等が欠落
してしまうことはなく、１１」毎に１回水平帰線消去明
間内で行なわれる垂直転送時に例えばペデスタルレベル
が欠落するのみであり、よって第１２図に示す如く、ス
イッチ回路４５の端子４５ｂに入力複合映像信号に代え
てペデスタルレベル発生器４６よりのペデスタルレベル
に相当する一定電圧を供給する構成とし、上記垂直転送
時にこの一定電圧をスイッチ回路４５より選択出力する
構成とすることもできる。

また、垂直転送レジスタ４１〜４ｎの各段数は６２４（
’１’なわち、前記のｍの値が６２５）とし、第７図の
パルス発生回路２６．ＡＮＤ回路２９を削除しく又はＡ
ＮＤ回路２９を常時ゲート「閉」状態どし）、かつ、１
日期間内に２０個のパルスを発生するパルス発生回路を
パルス発生回路２７に代えて設けるか、又は新たに並設
することにより、６２５Ｈ又は５２５１１の遅延時間を
得ることができることは明らかである。他方、垂直転送
レジスタ４＋＝４ｎの各段数が６２４段である場合、５
２５水甲走査期間内の１ｏｏＨは２回垂直転送を行ない
、残りの４２５１４は１回の垂直転送を行なうことによ
り、５２５Ｈの遅延時間を得ることもできる。

なお、半導体遅延回路部２はバケツ］へ・ブリゲート・
デバイス（Ｂ［３Ｄ）等の他の電荷転送素子で構成する
こともできる。

効果 子連の如く、本発明ににれば、垂直転送回数を少なくと
も１１１ｆｆｌに１回行イ【うど共に、得ようとＪる遅
延時間に応じて更に所定の回数増やすようにしたので、
次のような数々の特長を有するものである。

■　半導体遅延回路部の構造を何ら変更でることなく、
２以上の！！延１１１間を選択的に１ηることができる
。

■　■ど関連して、ｉ！！延ηべさ入力複合映像１１１
号が走査線数５２５本方武技び６２５本方武力いずれで
あっても、同一回路により所望の遅延時間を得ることか
できる。

■　遅延１１１間を１フィールトド０，５１１ど１ノイ
ールドー　０．５１−１の２つの値とし、これを１７ｒ
−ルド毎に交Ｈに切換Ａることができるので、このＨ延
回路を例えば巡回形ノイールド相ｔｕｔノイズリダクシ
Ｅ’ｌン回路内のフィールド遅延回路として用いた場合
は、従来生じていた再生画面」二のスミアを出なくでる
ことができる。

■　垂直転送期間中は入力複合映像信号又は一定電圧（
垂直転送期間中の例えばペデスタルレベル、あるいはシ
ンクチップレベルなど〉を選択出力するにうにしたので
、信号の欠落がない。

■　垂直帰線期間内で遅延時間の切換えを行なうので、
再７Ｉ画像が不自然にならない。

■　１ノイールド毎に遅延時間を切換えるときに牛り′
る情報欠落を■と同様にして補償することができる。

【図面の簡単な説明】

第１図は従来回路の一例をホＪブロック系統図、第２図
（ま半導体遅延回路部の構造の一例を拡大して承り図、
４１３図は第１図の要部の一例のブロック系統図、第４
図及び第５図は夫々第１図の動作説明用イハ月波形図、
第６図は本発明回路の第１及び第２実施例を夫々示ずブ
ロック系統図、第７図は本発明回路の第１実施例の要部
を示づ一回路系統図、第８図は本発明回路の第１実施例
の動作説明用イバ弓波形図、第９図は本発明回路の第２
実施例の四部を示づ回路系統図、第１０図及び第１１図
は人々本発明回路の第２実施例の動作説明用信号波形図
、第１２図は本発明回路の第３及び第４実施例を大々承
りブロック系統図、第１３図は本発明回路の第３３実施
例の要部を示す回路系統図、第１／１図は本発明回路の
第３実施例の動作説明用信号波形図である。 １・・・複合映（ｇ！信号入力端子、２・・・半導体遅
延回路部、３・・・入力用水平転送レジスタ、４１・〜
・４ｎ・・・垂直転送レジスタ、５・・・出力用水平転
送レジスタ、６・・・水平同期信号分離回路、７・・・
水平転送りロック発生回路、８・・・垂直転送り［１９
９発）１−回路、９．１９・・・遅延複合映像信号出力
９；）：了、１７・・・同期信号分離回路、１８．１８
−１．１と３−２゜４４．４＝１−１・・・重ｉｉ’＋
転送り１１ツク発１回路、２０・・・重直間明信月入力
制子、２１・・・水平開明１言号人力仝）１：了、２２
・・・トラムパルス入力端子、２３・・・テレビジョン
方式判別１貫８人力Ｑ；ｊ了、２４゜３４・・・タイミ
ング発４回路、２５〜２７．３５−３７・・・パルス発
生回路、３１，３３，４１．４３・・・垂直転送り［−
１ツタパルス出力端子、４！′）・・・スーイツヂ回路
、／′Ｉ６・・・ペゲスタルレベル発イ［２（，５０・
・・スイッチング（８月出力端子、５１・・・イ８目欠
落部、５２・・・信号補１［部分。 第４図 ；　雪　０

Claims (1)

1. 【特許請求の範囲】 （１）入力複合映像信号が直列に供給される入力用水平
   転送レジスタと、該入力用水平転送レジスタより並列に
   供給される信号を転送する複数列の垂直転送レジスタと
   、該垂直転送レジスタＪこり並列に供給される信号を保
   持した侵水平転送をしてＲ延映像信号を直列に出力する
   出力用水平転送レジスタとからなる半導体遅延回路部と
   、該入力用及び出力用の両水平転送レジスタに水平転送
   を行なわせるためのクロックパルスを発生して該入力用
   及び出力用の両水平転送レジスタに夫々供給する水平転
   送りロック発生回路と、該垂直転送レジスタに垂直転送
   を行なわせるためのクロックパルスを上記水平転送期間
   以外の期間中に発生して該垂直転送用レジスタへ供給覆
   る垂直転送りロック発生回路とよりなる映像信号遅延回
   路において、該垂直転送レジスタの段数は、該垂直転送
   りロック発生回路より前記入力複合映像信号の１水平走
   査期間に１回の割合で垂直転送りロックパルスが出力さ
   れるときに、該Ｌｌｌ力水水平転送レジスタらＭ（ただ
   し、Ｍは自然数）水平走査期間遅延された複合映像信号
   が取り出されるｌ＋１ｉに選定され、該垂直転送りロッ
   ク発生回路はＮ（ただし、Ｎは自然数でＮ＜Ｍ）水平走
   査期間の遅延時間を得るときには、前記入力複合映像１
   ３号の１水平走査期間当り１回の割合で該垂直転送りロ
   ックパルスを発生出力し、かつ、該入力複合映像信号の
   Ｎ水平走査期間内の特定の位置で（Ｍ　−、Ｎ　＞回更
   に該垂直転送りロックパルスを発生用カリ−るよう構成
   したことを特徴とする映像信号遅延回路。 （２）該垂直転送りロックパルスが更に（Ｍ−Ｎ）回発
   生出力される該特定の位置は、該入力複合映像信号の垂
   直帰線消去期間内であることを特徴とする特許請求の範
   囲第１項記載の映像信号Ｒ延回路。 （３）該Ｍの値は該入力複合映像信号の１フイールドの
   水平走査期間に１水平走査期間の半分の期間をｈｌえた
   値であり、かつ、該Ｎの値は該１フイールドの水平走査
   期間から１水平走査期間の半分の１１１１間を差し引い
   た埴であり、該垂直転送り１］ラック生回路は遅延肋間
   が１フイールド毎に該Ｍ水平走査期間と該Ｎ水平走査期
   間とに交Ｈに切換わるように垂直転送りロックパルスを
   発生することを特徴とする特許請求の範囲第１項記載の
   映像信号遅延回路。 （４）該Ｎの値は該入力複合映像信号の１フイールドの
   水平走査期間に１水平走査期間の半分の期間を加えた第
   １の値Ｎ１と、該１フイールドの水平走査１１１１間か
   ら１水平走査期間の半分の期間を差し引いた第２の値Ｎ
   ２のいずれかであり、該垂直転送りロック発生回路は遅
   延時間が１フイールド毎に該Ｎ＋水平走査期間と該Ｎ２
   水平走査期間とに交互に切換わるＪ、うに垂直転送りロ
   ックパルスを発生することを特徴とする特許請求の範囲
   第１項記載の映像信号遅延回路。 ６）入力複合映像信号が直列に供給される入力用水平転
   送レジスタと、該入力用水平転送レジスタより並列に供
   給される信号を転送する複数列の垂直転送レジスタと、
   該垂直転送レジスタより並列に供給される信号を保持し
   た後水平転送をして遅延映像伝号を直列に出力する出力
   用水平転送レジスタどからなる半導体遅延回路部と、該
   入力用及び出力用の両水平転送レジスタに水平転送を行
   なわせるためのクロックパルスを発生して該入力用及び
   出力用の両水平転送レジスタに夫々供給する水平転送り
   ロック発生回路と、該垂直転送レジスタに垂直転送を行
   なわせるためのクロックパルスを上記水平転送期間以外
   の１１１間中に発生して該垂直転送用レジスタへ供給す
   る垂直転送りロック発生回路とよりなる映像信号遅延回
   路において、該垂直転送レジスタの段数は、該垂直転送
   りロック発生回路より前記入力複合映像信号の１水平走
   査期間に１回の割合で垂直転送りロックパルスが出力さ
   れるときに、該出力用水平転送レジスタからＭ（ただし
   、Ｍは自然数）水平走査期間遅延された複合映像信号が
   取り出される値に選定され、該垂直転送りロック発生回
   路はＮ（ただし、Ｎは自然数でＭ／２＜Ｎ＜Ｍ）水平走
   査期間の遅延時間を得るときには、前記入力複合映像信
   号のＮ水平走査期間中の特定の（２Ｎ−Ｍ）水平走査期
   間は該入力複合映像信号の１水平走査期間当り１回の割
   合で該垂直転送りロックパルスを発生出力し、かつ、残
   りの（Ｍ−Ｎ）水平走査期間では１水平走査期間当り２
   回の割合で該垂直転）′Ａパルスを発生出力するよう構
   成したことを特徴とづる映像信号遅延回路。 （６）　該Ｍの値は該人力複合映像信号の１フイールド
   の水平走査期間に１水平走査期間の半分の期間を加えた
   値ぐあり、かつ、該Ｎの値は該１フイールドの水平走査
   期間から１水平走査期間の半分の期間を差し引いた幀で
   あり、該垂直転送りロック発生回路は遅延時間が１フイ
   ールド毎に該Ｍ水平走査期間と該Ｎ水平走査期間どに交
   互に切換ねるように垂直転送りロックパルスを発生づる
   ことを特徴とする特許請求の範囲第５項記載の映像信号
   遅延回路。 （７）該Ｎの（「１は該入力複合映像伝＋４の１ノイー
   ルドの水平走査期間に１水平走査期間の１１６分の１１
   １１間を加えた第１の値Ｎ１と、該１フイールドの水平
   走査期間から１水平走査期間の半分の期間を差し引いた
   第２の値Ｎ２のいずれかであり、該垂直転送りロック発
   生回路は遅延時間が１フイールド毎に該Ｎ１水平走査期
   間ど該Ｎ２水平走査明間とに交Ｈに切換ねるように垂直
   転送りロックパルスを発生することを特徴とする特許請
   求の範囲第５項記載の映像信号遅延回路。 （卸　入力複合映像信号が直列に供給される入力用水平
   転送レジスタと、該入力用水平転送レジスタより並列に
   供給される信号を転送する複数列の垂直転送レジスタと
   、該垂直転送レジスタより並列に供給される信号を保持
   した後水平転送をして遅延映像信号を直列に出力する出
   力用水平転送レジスタとからなる半導体遅延回路部と、
   該入力用及び出力用の両水平転送レジスタに水平転送を
   行なわせるためのクロックパルスを発生して該入力用及
   び出力用の両水平転送レジスタに夫々供給する水平転送
   りロック発生回路と、該垂直転送レジスタに垂直転送を
   行なわ「るためのクロックパルスを上記水平転送期間以
   外の期間中に発生して該垂直転送用レジスタへ供給する
   垂直転送りロック発生回路とよりなる映像信号遅延回路
   において、該垂直転送レジスタの段数は、該垂直転送り
   ロック発生回路より前記入力複合映像信号の１水平走査
   明間に１回のυ１合で垂直転送りロックパルスが出力さ
   れるときに、該出力用水平転送レジスタからＭ（ただし
   、Ｍは自然数）水平走査期間遅延された複合映像信号が
   取り出される値に選定され、該垂直転送りロック発生回
   路はＮ（ただし、Ｎは自然数でＮ＜Ｍ）水平走査期間の
   遅延時間を得るときには、前記入力複合映像信号の１水
   平走査期間当り１回の割合で該垂直転送り［］ツクパル
   スを発生出力し、かつ、該入力複合映像信号のＮ水平走
   査期間内の特定の位置で（Ｍ−Ｎ）回更に該垂直転送り
   ［１ツクパルスを発生出力するよう構成し、該出力用水
   平転送レジスタの出力信号と一定電圧又は該入力複合映
   像信号とが夫々供給され通常は該出力用水平転送レジス
   タの出力信号を選択出力し、少なくとも該垂直転送りロ
   ックパルス光牛明間中は該一定電ｎ叉は該入力複合映像
   信号を選択出力１゛るスイッチ回路手段を具備すること
   を特徴どりる映像信号遅延回路。 （９）該Ｍの値は該入力複合鉄ｔＬＸｌ仏号の１フイー
   ルドの水平走査期間に１水平走査明間の半分の１１ＪＩ
   間を加えた舶であり、かつ、該Ｎの飴は該１フイールド
   の水平走査期間から′１１水平走査明の半分の期間を差
   し引いた飴であり、該垂直転送り［ｌツク発生回路は遅
   延ｇ−１ｒ間が１フイールド毎に該Ｍ水平走査期間と該
   Ｎ水平走査期間とに交互に切換わるように垂直転送りロ
   ックパルスを発生し、該スイッチ回路手段は史に２フイ
   ールドに１回の割合で発生づる該出力用水平転送レジス
   タの出力信号の欠落期間中に該一定電ＥＥ又は該入力複
   合映像信号を選択出力１−るよう構成したことを特徴と
   する特許請求の範囲第８項記載の映像信号遅延回路。 （１０）　該Ｎの値は該入力複合映像信号の１フイール
   ドの水平走査期間に１水平走査期間の半分の期間を加え
   た第１の値Ｎ１と、該１フイールドの水平走査期間から
   １水平走査期間の半分の期間を差し引いた第２のＩｆｆ
   　Ｎ　２のいずれがであり、該垂直転送りロック発生回
   路は遅延時間が１フイールド毎に該Ｎ１水平走査期間ど
   該Ｎ２水甲走査期間とに交互に切換ねるように垂直転送
   りロックパルスを発生し、該スイッチ回路手段は更に２
   フイールドに１回の割合で発生する該出力用水平転送レ
   ジスタの出力信号の欠落期間中に該一定電圧又は該入力
   複合映像信号を選択出力するよう構成したことを特徴と
   する特許請求の範囲第８項記載の映像信号遅延回路。 （１１）　入力複合映像信号が直列に供給される入ノｊ
   用水平転送レジスタと、該入力用水平転送レジスタより
   並列に供給される信号を転送する複数列の垂直転送レジ
   スタと、該垂直転送レジスタより並列に供給される信号
   を保持した後水平転送をして遅延映像倍量を直列に出力
   する出力用水平転送レジスタとがうなる半導体遅延回路
   部と、該入力用及び出力用の両水平転送レジスタに水平
   転送を行なわＵるためのクロックパルスを発生して該入
   力用及び出力用の両水平転送レジスタに夫々供給づろ水
   平転送りロック発生回路と、該垂直転送レジスタに垂直
   転送を行なわせるためのクロックパルスを上記水平転送
   期間以外の期間中に発生しく該垂直転送用レジスタへ供
   給する垂直転送りロック発生回路とよりなる映像信号遅
   延回路においで、該垂直転送レジスタの段数は、該垂直
   転送りロック発生回路より前記入力複合映像信号の１水
   平走査明間に１回の割合で垂直転送りロックパルスが出
   力されるときに、該出力用水平転送レジスタがらＭ（た
   だし、Ｍは自然数）水平走査期間遅延された複合鉄１毀
   信号が取り出される値に選定され、該垂直転送りロック
   発生回路はＮ（ただし、Ｎは自然数でＭ／２＜Ｎ＜Ｍ）
   水平走査期間の遅延時間を得るとぎには、前記入力複合
   映像信号のＮ水平走査期間中の特定の（２Ｎ−Ｍ）水平
   走査期間は該入力複合映像信号の１水平走査期間当り１
   回の割合で該垂直転送りロックパルスを発生出力し、か
   つ、残りの（Ｍ−Ｎ）水平走査期間では１水平走査期間
   当り２回の割合で該垂直転送パルスを発生出力するよう
   構成し、該出力用水平転送レジスタの出力信号と一定電
   圧又は該入力複合映像信号とか夫々供給され通常は該出
   力用水平転送レジスタの出力信号を選択出力し、少なく
   とも該垂直転送りロックパルス発生期間中は該一定電圧
   又は該入力複合映像信号を選択出力覆るスイッチ回路手
   段を具備（ることを特徴とＪる映像信号遅延回路。 （１２）　該Ｍの値は該入力複合映像信号の１フイール
   ドの水平走査期間に１水平走査期間の半分の期間を加え
   た値であり、かつ、該Ｎの値は該１フイールドの水平走
   査期間から１水平走査期間の半分の期間を差し引いＩＣ
   値であり、該垂直転送りロック発生回路は遅延時間が１
   フイールド角に該Ｍ水平走査期間と該Ｎ水平走査期間と
   に交互に切換ねるように垂直転送りロックパルスを発生
   し、該スイッチ回路手段は更に２フイールドに１回の割
   合で発生する該出力用水平転送レジスタの出力信号の欠
   落期間中に該一定電圧又は該入力複合映ｍ（入量を選択
   出力するよう構成したことを特徴とする特許請求の範囲
   第１１１０記載の映像信号遅延回路。 （１３）　該Ｎの値は該入力複合映像信号の１フイール
   ドの水平走査期間に１水平走査期間の半分の期間を加え
   た第１の値Ｎ１と、該１フイールドの水平走査）’Ｊ１
   間から１水平走査期間の半分の期間を差し引いた第２の
   値Ｎ２のいずれかであり、該垂直転送りロック発生回路
   は遅延時間が１−フィールド化に該Ｎ１水平走査期間と
   該Ｎ２水平走査明間とに交互に切換わるように垂直転送
   りロックパルスを発生し、該スイッチ回路手段は更に２
   フイールドに１回の割合で発生する該出力用水平転送レ
   ジスタの出力信号の欠落期間中に該一定電圧又は該入力
   複合映像信号を選択出力するよう構成したことを特徴と
   する特許請求の範囲第１１項記載の映像信号遅延回路。