JPH043710B2

JPH043710B2 -

Info

Publication number: JPH043710B2
Application number: JP59038134A
Authority: JP
Priority date: 1984-02-29
Filing date: 1984-02-29
Publication date: 1992-01-24
Also published as: JPS60182885A

Description

【発明の詳細な説明】産業上の利用分野本発明は映像信号遅延回路に係り、特に入力用
水平転送レジスタと複数列の垂直転送レジスタと
出力用水平転送レジスタとが夫々マトリクス状に
配置された半導体遅延回路部を少なくとも有し、
入力複合映像信号を遅延して出力する遅延回路に
関する。

従来技術従来より、VTRその他の映像信号再生装置に
おいて、所謂ライン相関性やフイールド相関性を
利用して再生複合映像信号中に含まれるノイズを
低減するためのノイズリダクシヨン回路内には、
１水平走査期間（1H）又は１フイールドの遅延
回路が設けられており、またドロツプアウト補償
のためなどにも遅延回路が使用される。このよう
に、従来より映像信号遅延回路は種々の用途に供
されており、第１図にこの従来の映像信号遅延回
路の一例のブロツク系統図を示す。同図中、入力
端子１に入来した複合映像信号は、半導体遅延回
路部２に供給される。この半導体遅延回路部２は
入力用水平転送レジスタ３とｎ列（ただしｎは２
以上の自然数）の垂直転送レジスタ４₁〜４ｎと
出力用水平転送レジスタ５とが夫々マトリクス状
に配置された構成とされている。

第２図はこの半導体遅延回路部２に詳細な構成
の一例を示す。同図において、半導体遅延回路部
２は（ｍ＋１）×ｎ個（ただし、ｍは２以上の自
然数）のセルがｍ＋１行ｎ列のマトリクス状に配
置されてなる。第１行L₁のｎ個のセルC₁〜Cnが
入力用水平転送レジスタ３を構成しており、同様
に第ｍ＋１行Lm＋１のｎ個のセルが出力用水平
転送レジスタ５を構成しており、第２行から第ｍ
行までの（ｍ−１）×ｎ個のセル４₁₁〜４n_(n-1)が
ｎ列の垂直転送レジスタ４₁〜４ｎを構成してい
る。ここで、垂直方向にｍ−１個配置されている
セル４₁₁〜４_1(n-1)が垂直転送レジスタ４₁を構成
しており、以下同様にセル４₂₁〜４_2(n-1)が垂直転
送レジスタ４₂を構成し、セル４n₁〜４n_(n-1)が垂
直転送レジスタ４ｎを構成している。

これらのｎ×（ｍ＋１）個のセルは例えばチヤ
ージ・カツプルド・デバイス（CCD）により構
成されており、また入出力信号の向きが逆方向に
ならないように、左右逆方向に入出力端子が水平
転送レジスタ３，５に夫々設けられている。かか
る第２図に示す如き構成の遅延回路部２は本出願
人が先に特開昭58−134524号公報等にて提案した
回路である。

再び第１図に戻つて説明するに、入力端子１よ
りの複合映像信号はまた水平同期信号分離回路６
にも供給され、ここで水平同期信号を分離抽出さ
れた後、水平転送クロツク発生回路７及び垂直転
送クロツク発生回路８に夫々供給される。水平転
送クロツク発生回路７は入力複合映像信号を第４
図Ａに示すものとすると、第４図Ｂ，Ｃに夫々示
す如く、互いに逆相で入力複合映像信号の1H期
間当り、水平転送レジスタ３，５のセルの数に等
しいｎ個のパルスをクロツクパルスφ_H，_Hとし
て発生し、これを水平転送レジスタ３及び５に
夫々供給する。

一方、垂直転送クロツク発生回路８は例えば第
３図に示す如く、２個の単安定マルチバイブレー
タ（モノマルチ）１１及び１２が縦続接続された
構成とされており、入力端子１０に入来した水平
同期信号をモノマルチ１１により時間T₁だけ遅
延し、次のモノマルチ１２によりパルス幅T₂の
第４図Ｄに示す如き1H周期のパルスを生成する。
モノマルチ１２の出力パルスは出力端子１４より
垂直転送クロツクパルスφ_Vとして垂直転送レジ
スタ４₁〜４ｎに夫々供給される一方、インバー
タ１３により位相反転されて第４図Ｅに示す如き
垂直転送クロツクパルス_Vに変換された後出力
端子１５を介して垂直転送レジスタ４₁〜４ｎに
夫々供給される。ここで、上記のクロツクパルス
φ_V及び_Vの発生位置は、一例として第４図Ａ，
Ｄ，Ｅよりわかるように、入力複合映像信号のバ
ツクポーチ内に選定されており、そのパルス幅
T₂は1μs程度である。更にクロツクパルスφ_H及び
φ_Hはφ_V及び_Vが発生する期間以外に発生するよ
うに構成されている。

これにより、入力用水平転送レジスタ３に供給
された入力複合映像信号は、クロツクパルスφ_H
及び_Hでサンプリングされた如き信号波形で、
水平転送レジスタ３を構成するｎ個のセルC₁〜
Cnの夫々に順次に記憶される。すなわち、入力
複合映像信号はクロツクパルスφ_H，_Hに基づき
順次にC₁→C₂→C₃→…→Cnの順で転送されてい
き、クロツクパルスφ_H，_Hがｎ個入力された時
点で（1Hよりやや短い期間）各セルC₁〜Cnのす
べてに入力複合映像信号のｎ個のサンプリング波
形が記憶され終る（水平転送が終了する）。次に、
クロツクパルスφ_H，_Hは発生されず、クロツク
パルスφ_V，_Vが第４図Ｄ，Ｅに示す如くバツク
ポーチ期間内で発生されるので、セルC₁〜Cnに
保持されているｎ個のサンプリング波形が垂直転
送レジスタ４₁〜４ｎの１行目の各セル４₁₁，４
₂₁，…，４n₁へ夫々並列に転送される。これによ
り、1H期間の水平転送と垂直転送とが夫々終了
する。

以下、上記と同様の動作が繰り返され、水平転
送レジスタ３に保持されたｎ個のサンプリング信
号はｍ回の垂直転送で出力用水平転送レジスタ５
に入力され、以後クロツクパルスφ_H，_Hにより
出力端子９へ直列に出力される。この結果、mH
の遅延が付与された複合映像信号が出力端子９よ
り取り出されることになる。

従つて、入力複合映像信号が走査線数525本方
式の複合映像信号であり、これを１フイールド−
0.5H遅延する場合は、上記のｍの値は262に選定
され、入力複合映像信号の垂直帰線消去期間
（V.BLK）付近の波形を第５図Ａ、クロツクパル
スφ_Vの波形を同図Ｂに示すものとすると、出力
端子９には同図Ｃに示す波形の262H遅延された
複合映像信号が取り出される。

発明が解決しようとする問題点しかるに、上記の従来の映像信号遅延回路は、
垂直転送レジスタ４₁〜４ｎの行数（段数：ここ
ではｍ−１）によつて定まる一定の遅延時間しか
とり得ず、遅延時間を可変することができず、そ
のため、走査線数525本方式及び625本方式のいず
れの方式の複合映像信号に対しても例えば１フイ
ールド−0.5H（又は１フイールド＋0.5H）の遅延
時間を有するフイールド遅延回路として共用する
ことができなかつた。

またフイールド遅延回路を用いてフイールド相
関を利用した信号処理を行なう場合、テレビジヨ
ン映像信号はインターレースのために１フイール
ドの走査線数が262.5本（走査線数525本方式の場
合）、又は312.5本（走査線数625本方式の場合）
で、0.5の端数が生ずるのに対して、垂直転送レ
ジスタ４₁〜４ｎの行数は自然数個であるために
上記の従来回路の遅延時間は1Hの自然数倍しか
とり得ず、よつて画面上、上下のどちらか一定方
向へずれたフイールド相関しかとれなかつた。

更に、上記の従来回路は垂直転送を行なつてい
る期間は水平転送ができないので、遅延された出
力複合映像信号中には第４図Ｆにf₁，f₂，f₃で
夫々示す如く、垂直転送期間に相当する期間は信
号欠落部分になつてしまうという問題点があつ
た。

そこで、本発明は遅延時間に応じて垂直転送回
数を異ならせることにより任意の遅延時間を得る
ことができ、また垂直転送期間中は一定電圧又は
入力複合映像信号を選択出力することにより、垂
直転送期間中の信号欠落をも補償し得る映像信号
遅延回路を提供することを目的とする。

問題点を解決するための手段本発明は、垂直転送レジスタの段数が、垂直転
送クロツク発生回路より入力複合映像信号の１水
平走査期間に１回の割合で垂直転送クロツクパル
スが出力されるときに、出力用水平転送レジスタ
からＭ（ただし、Ｍは自然数）水平走査期間遅延
された複合映像信号が取り出される値に選定さ
れ、該垂直転送クロツク発生回路はNa（ただし、
Naは自然数でNa＜Ｍ）水平走査期間の遅延時間
を得るときには、前記入力複合映像信号の１水平
走査期間当り１回の割合で該垂直転送クロツクパ
ルスを発生出力し、かつ、該入力複合映像信号の
Na水平走査期間内の特定の位置で（Ｍ−Na）回
更に該垂直転送クロツクパルスを発生出力する
か、又はNb（ただし、Nbは自然数でＭ／２＜Nb
＜Ｍ）水平走査期間の遅延時間を得るときには、
前記入力複合映像信号のＮ水平走査期間中の特定
の（2Nb−Ｍ）水平走査期間は該入力複合映像信
号の１水平走査期間当り１回の割合で該垂直転送
クロツクパルスを発生出力し、かつ、残りの（Ｍ
−Nb）水平走査期間では１水平走査期間当り２
回の割合で該垂直転送パルスを発生出力するよう
構成したものであり、第６図以下の図面と共にそ
の各実施例について説明する。

実施例第６図は本発明になる映像信号遅延回路の第１
及び第２実施例のブロツク系統図を示す。同図
中、第１図と同一構成部分には同一符号を付し、
その説明を省略する。第６図において、入力端子
１に入来した複合映像信号は、半導体遅延回路部
２の入力用水平転送レジスタ３に供給される一
方、同期信号分離回路１７に供給され、ここで水
平同期信号と垂直同期信号を分離される。水平同
期信号は水平転送クロツク発生回路７に供給され
る一方、垂直転送クロツク発生回路１８に供給さ
れる。また垂直同期信号は垂直転送クロツク発生
回路１８にのみ供給される。本発明はこの垂直転
送クロツク発生回路１８の構成に特徴を有するも
のであり、本発明回路の第１実施例は垂直転送ク
ロツク発生回路１８を第７図に１８−１で示す如
くに構成したもので、また本発明回路の第２実施
例は垂直転送クロツク発生回路１８を第９図に１
８−２で示す如くに構成したものである。

まず、本発明回路の第１実施例について説明す
る。第７図に示す垂直転送クロツク発生回路１８
−１は、垂直同期信号入力端子２０、水平同期信
号入力端子２１、ドラムパルス入力端子２２、及
びテレビジヨン方式判別信号入力端子２３を夫々
有する。入力端子２０に入来した垂直同期信号は
タイミング発生回路２４に供給される。一方入力
端子２１に入来した水平同期信号はタイミング発
生回路２４、パルス発生回路２５，２６及び２７
に夫々供給される。いま、入力複合映像信号の垂
直帰線消去期間内の波形を第８図Ａに示すものと
すると、入力端子２１に入来する水平同期信号は
同図Ｂに、また入力端子２０に入来する垂直同期
信号は同図Ｃに示す如くになる。

タイミング発生回路２４はこれらの水平及び垂
直両同期信号に基づいて、例えば第８図Ｄに示す
如く垂直同期パルスの直後の等化パルスの後、
5H期間のみハイレベルとなるパルスａを発生し
てAND回路２８へ供給すると共に、パルスａの
立下り直後より例えば更に水平同期パルス幅程度
後の位置より1H期間のみハイレベルとなる第８
図Ｅに示す如きパルスｂを発生してAND回路２
９へ供給する。またパルス発生回路２５は入力水
平同期信号に位相同期した、第８図Ｆに示す如き
幅の狭いパルスｃを発生してOR回路３０へ出力
する。更にパルス発生回路２６はパルスｃに対し
て極めて僅かな一定時間遅延された、第８図Ｇに
示す如き幅の狭いパルスｄを発生してAND回路
２９へ供給する。パルスｃ及びｄは夫々各1H内
に１回発生出力される。これに対して、パルス発
生回路２７は第８図Ｈにｅで示す如く、上記パル
スｃの直後より極めて幅の狭いパルスを、パルス
ｃと同じ1H期間内で10個時系列的に発生し、こ
のパルスｅをAND回路２８へ供給する。

AND回路２８は上記パルスａ及びｅと入力端
子２３よりのテレビジヨン方式判別信号との論理
積をとつて得た信号をOR回路３０へ出力する。
ここで、上記の判別信号は入力複合映像信号が走
査線数625本方式か525本方式かを示す２値信号で
あり、ハイレベルのときには走査線数525本方式
であり、ローレベルのときには走査線数625本方
式であることを示す。一方、AND回路２９は上
記パルスｂ及びｄと入力端子２２よりのドラムパ
ルスとの論理積をとつて得た信号をOR回路３０
へ出力する。すなわち、本実施例はVTRに適用
した場合であり、上記のドラムパルスは周知の如
く、回転ヘツドの回転に位相同期した、周期２フ
イールドの対称方形波である。

OR回路３０はAND回路２８及び２９の両出力
信号とパルスｃとの論理和をとつて得た信号を出
力端子３１へ垂直転送パルスφ_Vとして出力する
一方、インバータ３２を通して出力端子３３へ垂
直転送パルス_Vとして出力する。これらの垂直
転送パルスφ_V及び_Vは第６図に示す垂直転送レ
ジスタ４₁〜４ｎへ夫々供給される。ここで、垂
直転送レジスタ４₁〜４ｎの各段数（行数）は、
１例として312（すなわち前記ｍの値が313）とし、
1H毎に１回垂直転送を行なうと、出力用水平転
送レジスタ５より出力端子１９へ313H遅延され
た複合映像信号が取り出されるものとする。

いま、入力複合映像信号が走査線数625本方式
であるものとすると、AND回路２８の出力信号
は常にローレベルとなるから、出力端子３１より
取り出される垂直転送パルスφ_Vは、入力端子２
２よりのドラムパルスがハイレベルである１フイ
ールド期間は第８図Ｋに示す如くパルスｂがハイ
レベルである1H期間のみ２回出力され、それ以
外の各1H期間では１回出力され、他方、ドラム
パルスがローレベルである１フイールド期間は同
図Ｌに示す如くパルスｃがそのまま出力され、各
1H期間で１回出力される。これにより、遅延時
間はドラムパルスがハイレベルのときには312H、
ドラムパルスがローレベルのときには313Hとな
り、１フイールド毎に遅延時間が313Hと312Hに
交互に切換わる。

他方、入力複合映像信号が走査線数525本方式
の場合は、入力端子２３の入力信号がハイレベル
となるから、AND回路２８からはパルスａがハ
イレベルである垂直帰線消去期間内の5H期間の
み、1H毎に10個のパルスｅが取り出される。従
つて、この場合には半導体遅延回路部２で得られ
る遅延時間は、ドラムパルスがハイレベルのとき
には出力端子３１の出力垂直転送クロツクパルス
φ_Vが第８図Ｉに示す如く、パルスａがハイレベ
ルである5H期間は1H毎に11回出力され、パルス
ｂがハイレベルである1H期間は２回出力され、
残りの期間は1H毎に１回ずつ出力されるので262
（＝313−51）Ｈとなり、他方、ドラムパルスがロ
ーレベルのときには上記パルスφ_Vは第８図Ｊに
示す如く、パルスａがハイレベルである5H期間
のみ1H毎に11回ずつ出力されるが残りの期間は
1H毎に１回ずつ出力されるので263（＝313−50）
Ｈとなる。よつて、この場合は１フイールド毎に
遅延時間が262Hと263Hに交互に切換わる。

このように、本実施例によれば313Hよりも小
なる312H、263H又は262Hの遅延時間を得る場
合には、1H毎に１回ずつ垂直転送を行なうと共
に、これに加えて得ようとする遅延時間Ｎ水平走
査期間内の定められた位置で、（313−Ｎ）回の垂
直転送を行なうものである。また、本実施例では
１フイールド毎に１フイールド＋0.5Hと１フイ
ールド−0.5Hの遅延時間の切換えを行なつてい
るので、この遅延回路をフイールド相関を利用し
た巡回形ノイズリダクシヨン回路に使用すると、
スミア現象が出なくなる。なお、１フイールド毎
の遅延時間の切換えを行なわない場合、入力端子
２２に常時ハイレベル又はローレベルの信号を供
給すればよい。

次に本発明回路の第２実施例について説明す
る。第９図は本発明回路の第２実施例の垂直転送
クロツク発生回路１８−２を示す回路系統図で、
第７図と同一構成部分には同一符号を付し、その
説明を省略する。タイミング発生回路３４は第１
０図Ａに示す垂直同期信号と同図Ｂに示す水平同
期信号とが夫々供給され、垂直同期信号の直後の
1H期間のみハイレベルとなる同図Ｃに示す１フ
イールド周期のパルスｆを発生し、またパルスｆ
の立下り時点で立上り、ハイレベル期間が例えば
50Hである同図Ｄに示すパルスｇを発生する。ま
たパルス発生回路３５，３６及び３７は夫々入力
複合映像信号を第１１図Ａに示すものとすると、
同図Ｂ，Ｃ及びＤに示す如く、水平帰線消去期間
内の互いに異なる位置でハイレベルとなるパルス
ｈ，ｉ及びｊを発生する。

AND回路３８は上記のパルスｆ，ｊと入力端
子２３よりのテレビジヨン方式判別信号との論理
積をとつて得た信号をOR回路４０へ出力する。
またAND回路３９は上記のパルスｇ，ｉと入力
端子２２よりのドラムパルスとの論理積をとつて
得た信号をOR回路４０へ出力する。OR回路４
０はAND回路３８，３９の各出力信号と上記パ
ルスｈとの論理和をとつて得た信号を、出力端子
４１へ垂直転送クロツクパルスφ_Vとして出力す
る一方、インバータ４２を通して出力端子４３へ
垂直転送クロツクパルス_Vとして出力する。

これにより、入力複合映像信号が走査線数525
本方式の場合には、出力端子４１の出力垂直転送
パルスφ_Vは、ドラムパルスがハイレベルのとき
には第１０図Ｅに示す如くパルスｆ，ｇがハイレ
ベルである計51H期間では1H毎に２回出力され、
それ以外の211H期間では1H毎に１回出力され、
ドラムパルスがローレベルのときには同図Ｆに示
す如くパルスｇがハイレベルである50H期間での
み1H毎に２回出力され、それ以外の212H期間で
は1H毎に１回出力される。従つて、この場合に
半導体遅延回路部２で得られる遅延時間は、垂直
転送パルスφ_Vが第１０図Ｅに示される或る１フ
イールド期間は262Hとなり、同図Ｆに示される
次の１フイード期間は263Hとなる。このように、
遅延時間は１フイールド毎に切換わる。

他方、入力複合映像信号が走査線数625本方式
である場合は、出力端子４１の出力垂直転送パル
スφ_Vは、ドラムパルスがハイレベルのときには
第１０図Ｇに示す如く、パルスｆがハイレベルで
ある1H期間のみ２回出力され、残りの312H期間
では1H毎に１回出力され、ドラムパルスがロー
レベルのときには同図Ｈに示す如く、313Hの全
期間で1H毎に１回出力される。この場合は遅延
時間は、垂直転送パルスφ_Vが第１０図Ｇに示さ
れる或る１フイールド期間は312Hとなり、同図
Ｈに示される次の１フイールド期間は313Hとな
る。

このように、本実施例によれば、1H毎に１回
垂直転送パルスφ_V，_Vが出力されたときに313H
の遅延時間が得られ、313Hよりも小なる遅延時
間312H、263H又262H（これをＮとする）を得る
ときには、Ｎ水平走査期間のうち（2N−313）水
平走査期間では1H毎に１回上記パルスφ_V，_Vを
発生し、残りの（313−Ｎ）水平走査期間では1H
毎に２回ずつ上記パルスφ_V，_Vを発生すること
により、所望の遅延時間Ｎ水平走査期間を得るこ
とができる。

次に、本発明回路の第３及び第４実施例につい
て説明する。第１２図は本発明回路の第３及び第
４実施例のブロツク系統図で、同図中第６図と同
一構成部分には同一符号を付し、その説明を省略
する。第１２図において、垂直転送クロツク発生
回路４４は垂直転送クロツクパルスφ_V及び_Vを
夫々垂直転送レジスタ４₁〜４ｎに供給する一方、
スイツチングパルスを発生してスイツチ回路４５
へ出力する。スイツチ回路４５は出力用水平転送
レジスタ５の出力信号が端子４５ａに入力され、
かつ、入力端子１よりの入力複合映像信号が端子
４５ｂに入力され、これらの入力信号の一方を出
力端子１９へ選択出力する。

ところで、前記した如く垂直転送クロツクパル
スφ_V，_Vにより垂直転送を行なう間は水平転送
が行なえないから、出力用水平転送レジスタ５の
出力信号には垂直転送期間中は信号が欠落する。
また１フイールド毎に遅延時間を１フイールド＋
0.5Hと１フイールド−0.5Hに交互に切換える場
合は、後述する如く２フイールド毎に出力信号が
1H欠落してしまう。以下説明する第３、第４実
施例はこれらの信号欠落を補償するよう構成した
ものである。ここで、本発明回路の第３実施例は
垂直転送クロツク発生回路４４を第１３図に４４
−１で示す如く構成したものであり、本発明回路
の第４実施例は第９図に示した垂直転送クロツク
発生回路１８−２を第１３図と同様に変形したも
のであり、その変形は第１３図から容易に類推で
きるのでその図示及び詳細な説明は省略する。

第１３図は本発明回路の第３実施例の垂直転送
クロツク発生回路４４−１を示す回路系統図で、
第７図と同一構成部分には同一符号を付し、その
説明を省略する。いま、入力複合映像信号の奇数
フイールドと偶数フイールドの垂直帰線消去期間
付近の波形図を第１４図Ａに示すものとすると、
入力端子２１には同図Ｂに示す如き水平同期信号
が入来し、入力端子２０には同図Ｃに示す如き垂
直同期信号が入来する。前記した如くこれらの同
期信号に基づいてタイミング発生回路２４は第１
４図Ｄ，Ｅに示す如きパルスａ，ｂ（第８図Ｄ，
Ｅに示したパルスａ，ｂと同一）を発生出力す
る。そのうちパルスｂはAND回路２９に供給さ
れる一方、AND回路４７に供給され、ここで入
力端子２２よりのドラムパルスをインバータ４８
により位相反転して得たパルスと論理積をとられ
る。その結果、AND回路４７からは第１４図Ｆ
に示す如く２フイールドに１回の割合で約1H期
間ハイレベルとなるパルスｋが取り出される。

このパルスｋはOR回路４９に前記OR回路３
０の出力垂直転送クロツクパルスφ_Vと共に供給
され、ここで論理和をとられた後、出力端子５０
を介して第１２図に示したスイツチ回路４５にス
イツチング信号として印加され、そのローレベル
期間は端子４５ａの入力信号を選択出力させ、そ
のハイレベル期間は端子４５ｂの入力複合映像信
号を選択出力させるようにスイツチング制御す
る。

ここで、第１４図Ｅにb₁で示すパルスｂのハイ
レベル期間はドラムパルスがハイレベルである１
フイールド期間内の所定の1H期間であり、第８
図Ｅ，Ｉ，Ｋと共に説明したように、この期間で
のみ垂直転送クロツクパルスφ_V，_Vが２回出力
されて垂直転送が２回行なわれる。この結果、遅
延時間が262H又は312Hとなるが、上記の２回の
垂直転送のうち１回目の垂直転送により入力用水
平転送レジスタ３の記憶信号が１段垂直転送され
るので、その直後の２回目の垂直転送時には上記
レジスタ３内には記憶信号が存在せず、よつて２
回目の垂直転送によりレジスタ３内の上記無信号
内容が１段垂直転送されることとなる（所謂から
送り）。このため、次の１フイールド後には、出
力用水平転送レジスタ５の出力信号中には、第１
４図Ｆに５１で示す如く信号が欠落してしまう。

しかして、本実施例によれば、上記の信号欠落
部分５１に対応する期間はパルスｋがハイレベル
となり、スイツチ回路４５を端子４５ａから４５
ｂ側へ切換接続するので、スイツチ回路４５より
出力端子１９へは第１４図Ａに示す入力複合映像
信号が選択出力される。よつて、出力端子１９よ
り取り出される遅延複合映像信号は、第１４図Ｈ
に示す如くになり、信号欠落部分５１に対応する
個所には信号補正部分５２が設けられる。また、
1H毎に１回ずつの垂直転送時にも信号欠落が前
記した如く生ずるが、これはOR回路３０よりの
垂直転送クロツクパルスφ_V発生期間中にスイツ
チ回路４５が端子４５ｂ側へ切換接続されるで、
同様に信号欠落を補償することができる。なお、
1H毎の垂直転送は水平帰線消去期間内で行なつ
ているので、補償しなくても実用上差し支えない
ので、上記２フイールド毎に１回の信号欠落だけ
を補償するようにしてもよい。

応用例なお、本発明は上記の各実施例に限定されるも
のではなく、その他種々の応用例が考えられるも
のである。例えば、１フイールド毎の遅延時間の
切換えを行なわない場合、２フイールド毎に１
回、水平同期信号等が欠落してしまうことはな
く、1H毎に１回水平帰線消去期間内で行なわれ
る垂直転送時に例えばペデスタルレベルが欠落す
るのみであり、よつて第１２図に示す如く、スイ
ツチ回路４５の端子４５ｂに入力複合映像信号に
代えてペデスタルレベル発生器４６よりのペデス
タルレベルに相当する一定電圧を供給する構成と
し、上記垂直転送時にこの一定電圧をスイツチ回
路４５より選択出力する構成とすることもでき
る。

また、垂直転送レジスタ４₁〜４ｎの各段数は
624（すなわち、前記のｍの値が625）とし、第７
図のパルス発生回路２６、AND回路２９を削除
し（又はAND回路２９を常時ゲート「閉」状態
とし）、かつ、1H期間内に20個のパルスを発生す
るパルス発生回路をパルス発生回路２７に代えて
設けるか、又は新たに並設することにより、
625H又は525Hの遅延時間を得ることができるこ
とは明らかである。他方、垂直転送レジスタ４₁
〜４ｎの各段数が624段である場合、525水平走査
期間内の100Hは２回垂直転送を行ない、残りの
425Hは１回の垂直転送を行なうことにより、
525Hの遅延時間を得ることもできる。

なお、半導体遅延回路部２はバケツト・ブリゲ
ード・デバイス（BBD）等の他の電荷転送素子
で構成することもできる。

効果上述の如く、本発明によれば、垂直転送回数を
少なくとも1H毎に１回行なうと共に、得ようと
する遅延時間に応じて更に所定の回数増やすよう
にしたので、次のような数々の特長を有するもの
である。

半導体遅延回路部の構造を何ら変更すること
なく、２以上の遅延時間を選択的に得ることが
できる。

と関連して、遅延すべき入力複合映像信号
が走査線数525本方式及び625本方式のいずれで
あつても、同一回路により所望の遅延時間を得
ることができる。

遅延時間を１フイールド＋0.5Hを１フイー
ルド−0.5Hの２つの値とし、これを１フイー
ルド毎に交互に切換えることができるので、こ
の遅延回路を例えば巡回形フイールド相関ノイ
ズリダクシヨン回路内のフイールド遅延回路と
して用いた場合は、従来生じていた再生画面上
のスミアを出なくすることができる。

垂直転送期間中は入力複合映像信号又は一定
電圧（垂直転送期間中の例えばペデスタルレベ
ル、あるいはシンクチツプレベルなど）を選択
出力するようにしたので、信号の欠落がない。

垂直帰線期間内で遅延時間の切換えを行なう
ので、再生画像が不自然にならない。

１フイールド毎に遅延時間を切換えるときに
生ずる情報欠落をと同様にして補償すること
ができる。

【図面の簡単な説明】

第１図は従来回路の一例を示すブロツク系統
図、第２図は半導体遅延回路部の構造の一例を拡
大して示す図、第３図は第１図の要部の一例のブ
ロツク系統図、第４図及び第５図は夫々第１図の
動作説明用信号波形図、第６図は本発明回路の第
１及び第２実施例を夫々示すブロツク系統図、第
７図は本発明回路の第１実施例の要部を示す回路
系統図、第８図は本発明回路の第１実施例の動作
説明用信号波形図、第９図は本発明回路の第２実
施例の要部を示す回路系統図、第１０図及び第１
１図は夫々本発明回路の第２実施例の動作説明用
信号波形図、第１２図は本発明回路の第３及び第
４実施例を夫々示すブロツク系統図、第１３図は
本発明回路の第３実施例の要部を示す回路系統
図、第１４図は本発明回路の第３実施例の動作説
明用信号波形図である。１……複合映像信号入力端子、２……半導体遅
延回路部、３……入力用水平転送レジスタ、４₁
〜４ｎ……垂直転送レジスタ、５……出力用水平
転送レジスタ、６……水平同期信号分離回路、７
……水平転送クロツク発生回路、８……垂直転送
クロツク発生回路、９，１９……遅延複合映像信
号出力端子、１７……同期信号分離回路、１８，
１８−１，１８−２，４４，４４−１……垂直転
送クロツク発生回路、２０……垂直同期信号入力
端子、２１……水平同期信号入力端子、２２……
ドラムパルス入力端子、２３……テレビジヨン方
式判別信号入力端子、２４，３４……タイミング
発生回路、２５〜２７，３５〜３７……パルス発
生回路、３１，３３，４１，４３……垂直転送ク
ロツクパルス出力端子、４５……スイツチ回路、
４６……ペデスタルレベル発生器、５０……スイ
ツチング信号出力端子、５１……信号欠落部、５
２……信号補正部分。

Claims

【特許請求の範囲】１入力複合映像信号が直列に供給される入力用
水平転送レジスタと、該入力用水平転送レジスタ
より並列に供給される信号を転送する複数列の垂
直転送レジスタと、該垂直転送レジスタより並列
に供給される信号を保持した後水平転送をして遅
延映像信号を直列に出力する出力用水平転送レジ
スタとからなる半導体遅延回路部と、該入力用及
び出力用の両水平転送レジスタに水平転送を行な
わせるためのクロツクパルスを発生して該入力用
及び出力用の両水平転送レジスタに夫々供給する
水平転送クロツク発生回路と、該垂直転送レジス
タに垂直転送を行なわせるためのクロツクパルス
を上記水平転送期間以外の期間中に発生して該垂
直転送レジスタへ供給する垂直転送クロツク発生
回路とよりなる映像信号遅延回路において、該垂
直転送レジスタの段数は、該垂直転送クロツク発
生回路より前記入力複合映像信号の１水平走査期
間に１回の割合で垂直転送クロツクパルスが出力
されるときに、該出力用水平転送レジスタからＭ
（ただし、Ｍは自然数）水平走査期間遅延された
複合映像信号が取り出される値に選定され、該垂
直転送クロツク発生回路はＮ（ただし、Ｎは自然
数でＮ＜Ｍ）水平走査期間の遅延時間を得るとき
には、前記入力複合映像信号の１水平走査期間当
り１回の割合で該垂直転送クロツクパルスを発生
出力し、かつ、該入力複合映像信号のＮ水平走査
期間内の特定の位置で（Ｍ−Ｎ）回更に該垂直転
送クロツクパルスを発生出力するよう構成したこ
とを特徴とする映像信号遅延回路。２該垂直転送クロツクパルスが更に（Ｍ−Ｎ）
回発生出力させる該特定の位置は、該入力複合映
像信号の垂直帰線消去期間内であることを特徴と
する特許請求の範囲第１項記載の映像信号遅延回
路。３該Ｍの値は該入力複合映像信号の１フイール
ド期間中の水平走査線数に0.5を加えた値であり、
かつ、該Ｎの値は該１フイールド期間中の水平走
査線数から0.5を差し引いた値であり、該垂直転
送クロツク発生回路は遅延時間が１フイールド毎
に該Ｍ水平走査期間と該Ｎ水平走査期間とに交互
に切換わるように垂直転送クロツクパルスを発生
することを特徴とする特許請求の範囲第１項記載
の映像信号遅延回路。４該Ｎの値は該入力複合映像信号の１フイール
ド期間中の水平走査線数に0.5を加えた第１の値
N₁と、該１フイールド期間中の水平走査線数か
ら0.5を差し引いた第２の値N₂のいずれかであ
り、該垂直転送クロツク発生回路は遅延時間が１
フイールド毎に該N₁水平走査期間と該N₂水平走
査期間とに交互に切換わるように垂直転送クロツ
クパルスを発生することを特徴とする特許請求の
範囲第１項記載の映像信号遅延回路。５入力複合映像信号が直列に供給される入力用
水平転送レジスタと、該入力用水平転送レジスタ
より並列に供給される信号を転送する複数列の垂
直転送レジスタと、該垂直転送レジスタより並列
に供給される信号を保持した後水平転送をして遅
延映像信号を直列に出力する出力用水平転送レジ
スタとからなる半導体遅延回路部と、該入力用及
び出力用の両水平転送レジスタに水平転送を行な
わせるためのクロツクパルスを発生して該入力用
及び出力用の両水平転送レジスタに夫々供給する
水平転送クロツク発生回路と、該垂直転送レジス
タに垂直転送を行なわせるためのクロツクパルス
を上記水平転送期間以外の期間中に発生して該垂
直転送レジスタへ供給する垂直転送クロツク発生
回路とよりなる映像信号遅延回路において、該垂
直転送レジスタの段数は、該垂直転送クロツク発
生回路より前記入力複合映像信号の１水平走査期
間に１回の割合で垂直転送クロツクパルスが出力
されるときに、該出力用水平転送レジスタからＭ
（ただし、Ｍは自然数）水平走査期間遅延された
複合映像信号が取り出される値に選定され、該垂
直転送クロツク発生回路はＮ（ただし、Ｎは自然
数でＭ／２＜Ｎ＜Ｍ）水平走査期間の遅延時間を
得るときには、前記入力複合映像信号のＮ水平走
査期間中の特定の（2N−Ｍ）水平走査期間は該
入力複合映像信号の１水平走査期間当り１回の割
合で該垂直転送クロツクパルスを発生出力し、か
つ、残りの（Ｍ−Ｎ）水平走査期間では１水平走
査期間当り２回の割合で該垂直転送パルスを発生
出力するよう構成したことを特徴とする映像信号
遅延回路。６該Ｍの値は該入力複合映像信号の１フイール
ド期間中の水平走査線数に0.5を加えた値であり、
かつ、該Ｎの値は該１フイールド期間中の水平走
査線数から0.5を差し引いた値であり、該垂直転
送クロツク発生回路は遅延時間が１フイールド毎
に該Ｍ水平走査期間と該Ｎ水平走査期間とに交互
に切換わるように垂直転送クロツクパルスを発生
することを特徴とする特許請求の範囲第５項記載
の映像信号遅延回路。７該Ｎの値は該入力複合映像信号の１フイール
ド期間中の水平走査線数に0.5を加えた第１の値
N₁と、該１フイールド期間中の水平走査線数か
ら0.5を差し引いた第２の値N₂のいずれかであ
り、該垂直転送クロツク発生回路は遅延時間が１
フイールド毎に該N₁水平走査期間と該N₂水平走
査期間とに交互に切換わるように垂直転送クロツ
クパルスを発生することを特徴とする特許請求の
範囲第５項記載の映像信号遅延回路。８入力複合映像信号が直列に供給される入力用
水平転送レジスタと、該入力用水平転送レジスタ
より並列に供給される信号を転送する複数列の垂
直転送レジスタと、該垂直転送レジスタより並列
に供給される信号を保持した後水平転送をして遅
延映像信号を直列に出力する出力用水平転送レジ
スタとからなる半導体遅延回路部と、該入力用及
び出力用の両水平転送レジスタに水平転送を行な
わせるためのクロツクパルスを発生して該入力用
及び出力用の両水平転送レジスタに夫々供給する
水平転送クロツク発生回路と、該垂直転送レジス
タに垂直転送を行なわせるためのクロツクパルス
を上記水平転送期間以外の期間中に発生して該垂
直転送レジスタへ供給する垂直転送クロツク発生
回路とよりなる映像信号遅延回路において、該垂
直転送レジスタの段数は、該垂直転送クロツク発
生回路より前記入力複合映像信号の１水平走査期
間に１回の割合で垂直転送クロツクパルスが出力
されるときに、該出力用水平転送レジスタからＭ
（ただし、Ｍは自然数）水平走査期間遅延された
複合映像信号が取り出される値に選定され、該垂
直転送クロツク発生回路はＮ（ただし、Ｎは自然
数でＮ＜Ｍ）水平走査期間の遅延時間を得るとき
には、前記入力複合映像信号の１水平走査期間当
り１回の割合で該垂直転送クロツクパルスを発生
出力し、かつ、該入力複合映像信号のＮ水平走査
期間内の特定の位置で（Ｍ−Ｎ）回更に該垂直転
送クロツクパルスを発生出力するよう構成し、該
出力用水平転送レジスタの出力信号と一定電圧又
は該入力複合映像信号とが夫々供給され通常は該
出力用水平転送レジスタの出力信号を選択出力
し、少なくとも該垂直転送クロツクパルス発生期
間中は該一定電圧又は該入力複合映像信号を選択
出力するスイツチ回路手段を具備することを特徴
とする映像信号遅延回路。９該Ｍの値は該入力複合映像信号の１フイール
ド期間中の水平走査線数に0.5を加えた値であり、
かつ、該Ｎの値は該１フイールド期間中の水平走
査線数から0.5を差し引いた値であり、該垂直転
送クロツク発生回路は遅延時間が１フイールド毎
に該Ｍ水平走査期間と該Ｎ水平走査期間とに交互
に切換わるように垂直転送クロツクパルスを発生
し、該スイツチ回路手段は更に２フイールドに１
回の割合で発生する該出力用水平転送レジスタの
出力信号の欠落期間中に該一定電圧又は該入力複
合映像信号を選択出力するよう構成したことを特
徴とする特許請求の範囲第８項記載の映像信号遅
延回路。１０該Ｎの値は該入力複合映像信号の１フイー
ルド期間中の水平走査線数に0.5を加えた第１の
値N₁と、該１フイールド期間中の水平走査線数
から0.5を差し引いた第２の値N₂のいずれかであ
り、該垂直転送クロツク発生回路は遅延時間が１
フイールド毎に該N₁水平走査期間と該N₂水平走
査期間とに交互に切換わるように垂直転送クロツ
クパルスを発生し、該スイツチ回路手段は更に２
フイールドに１回の割合で発生する該出力用水平
転送レジスタの出力信号の欠落期間中に該一定電
圧又は該入力複合映像信号を選択出力するよう構
成したことを特徴とする特許請求の範囲第８項記
載の映像信号遅延回路。１１入力複合映像信号が直列に供給される入力
用水平転送レジスタと、該入力用水平転送レジス
タより並列に供給される信号を転送する複数列の
垂直転送レジスタと、該垂直転送レジスタより並
列に供給される信号を保持した後水平転送をして
遅延映像信号を直列に出力する出力用水平転送レ
ジスタとからなる半導体遅延回路部と、該入力用
及び出力用の両水平転送レジスタに水平転送を行
なわせるためのクロツクパルスを発生して該入力
用及び出力用の両水平転送レジスタに夫々供給す
る水平転送クロツク発生回路と、該垂直転送レジ
スタに垂直転送を行なわせるためのクロツクパル
スを上記水平転送期間以外の期間中に発生して該
垂直転送レジスタへ供給する垂直転送クロツク発
生回路とよりなる映像信号遅延回路において、該
垂直転送レジスタの段数は、該垂直転送クロツク
発生回路より前記入力複合映像信号の１水平走査
期間に１回の割合で垂直転送クロツクパルスが出
力されるときに、該出力用水平転送レジスタから
Ｍ（ただし、Ｍは自然数）水平走査期間遅延され
た複合映像信号が取り出される値に選定され、該
垂直転送クロツク発生回路はＮ（ただし、Ｎは自
然数でＭ／２＜Ｎ＜Ｍ）水平走査期間の遅延時間
を得るときには、前記入力複合映像信号のＮ水平
走査期間中の特定の（2N−Ｍ）水平走査期間は
該入力複合映像信号の１水平走査期間当り１回の
割合で該垂直転送クロツクパルスを発生出力し、
かつ、残りの（Ｍ−Ｎ）水平走査期間では１水平
走査期間当り２回の割合で該垂直転送パルスを発
生出力するよう構成し、該出力用水平転送レジス
タの出力信号と一定電圧又は該入力複合映像信号
とが夫々供給され通常は該出力用水平転送レジス
タの出力信号を選択出力し、少なくとも該垂直転
送クロツクパルス発生期間中は該一定電圧又は該
入力複合映像信号を選択出力するスイツチ回路手
段を具備することを特徴とする映像信号遅延回
路。１２該Ｍの値は該入力複合映像信号の１フイー
ルド期間中の水平走査線数に0.5を加えた値であ
り、かつ、該Ｎの値は該１フイールド期間中の水
平走査線数から0.5を差し引いた値であり、該垂
直転送クロツク発生回路は遅延時間が１フイール
ド毎に該Ｍ水平走査期間と該Ｎ水平走査期間とに
交互に切換わるように垂直転送クロツクパルスを
発生し、該スイツチ回路手段は更に２フイールド
に１回の割合で発生する該出力用水平転送レジス
タの出力信号の欠落期間中に該一定電圧又は該入
力複合映像信号を選択出力するよう構成したこと
を特徴とする特許請求の範囲第１１項記載の映像
信号遅延回路。１３該Ｎの値は該入力複合映像信号の１フイー
ルド期間中の水平走査線数に0.5を加えた第１の
値N₁と、該１フイールド期間中の水平走査線数
から0.5を差し引いた第２の値N₂のいずれかであ
り、該垂直転送クロツク発生回路は遅延時間が１
フイールド毎に該N₁水平走査期間と該N₂水平走
査期間とに交互に切換わるように垂直転送クロツ
クパルスを発生し、該スイツチ回路手段は更に２
フイールドに１回の割合で発生する該出力用水平
転送レジスタの出力信号の欠落期間中に該一定電
圧又は該入力複合映像信号を選択出力するよう構
成したことを特徴とする特許請求の範囲第１１項
記載の映像信号遅延回路。