KR950005602B1 - 와이드 스크린 신호의 화면비 변환 시스템 - Google Patents

와이드 스크린 신호의 화면비 변환 시스템 Download PDF

Info

Publication number
KR950005602B1
KR950005602B1 KR1019920021354A KR920021354A KR950005602B1 KR 950005602 B1 KR950005602 B1 KR 950005602B1 KR 1019920021354 A KR1019920021354 A KR 1019920021354A KR 920021354 A KR920021354 A KR 920021354A KR 950005602 B1 KR950005602 B1 KR 950005602B1
Authority
KR
South Korea
Prior art keywords
signal
output
inverter
syn
converter
Prior art date
Application number
KR1019920021354A
Other languages
English (en)
Other versions
KR940013202A (ko
Inventor
박중석
Original Assignee
주식회사금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 이헌조 filed Critical 주식회사금성사
Priority to KR1019920021354A priority Critical patent/KR950005602B1/ko
Publication of KR940013202A publication Critical patent/KR940013202A/ko
Application granted granted Critical
Publication of KR950005602B1 publication Critical patent/KR950005602B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

와이드 스크린 신호의 화면비 변환 시스템
제1도는 본 발명 와이드 스크린 신호의 화면비 변환 블록도.
제2도는 제1도에서 라이트인에이블신호 발생부의 상세 회로도.
제3도는 제1도에서 리드인에이블신호 발생부의 상세 블록도.
제4도의 (a) 내지 (m)는 제2도 각부의 파형도.
제5도의 (a) 내지 (e)는 제3도 각부의 파형도.
제6도의 (a)는 각 와이드 스크린의 화면 구성도이고, (b)는 표준신호의 화면 구성도.
제7도는 와이드 스크린 신호의 구간별 샘플 포인트 수를 보인 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : A/D변환기 20 : 동기 분리부
30, 40 : 라인 메모리 50 : 라이트인에이블신호 발생부
51, 55 : 래치 52-54 : 제1-3카운터
56-58 : 제4-제6카운터 60 : 리드인에이블신호 발생부
70 : 멀티플렉서 80 : D/A변환기
90 : 지연기 100 : 가산기
본 발명은 와이드 스크린(Wide Screen) 신호의 처리에 관한 것으로, 특히 화면의 가로 : 세로비가 16 : 9, 14 : 9, 또는 2 : 1중 그 어떠한 와이드 스크린 신호에 대해서도 기존의 4 : 3 수신기에서 화면의 왜곡이나 데이터 손실 없이 사용자가 원하는 부분의 윈도우를 취하여 볼 수 있게한 와이드 스크린 신호의 화면비 변환 시스템에 관한 것이다.
종래의 텔레비젼 수상기에 있어서는 화면의 종횡비가 16 : 9 또는 그 이외의 와이드 스크린 신호를 4 : 3 세트에 디스플레이할 수 없게 되어 있어 와이드 스크린 전용 신호를 전송할 수 없게 되고, 이로인하여 와이드 스크린 텔레비젼 수상기의 보급에 어려움이 따른다. 설령 와이드 스크린 신호를 생성하였다 할지라도 이는 4 : 3으로부터 변환된 것이므로 그다지 효과를 기대할 수 없었다.
본 발명은 이와 같은 종래의 결함을 해결하기 위하여 16 : 9 뿐만 아니라 그 외의 종횡비를 갖는 와이드 스크린 신호에 대하여 사용자가 와이드 스크린 신호중 4 : 3 디스플레이에 필요한 부분만을 선택하여 기존의 4 : 3 세트에 디스플레이할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제1도는 본 발명의 와이드 스크린 신호의 화면비 변환 블록도로서 이에 도시한 바와 같이, 전송되어온 아날로그의 와이드 스크린 영상신호(WSV)를 디지털신호로 변환하는 아날로그(A)/디지털(D) 변환기(10)와, 상기 와이드 스크린 영상신호(WSV)에서 수평동기신호(Hsyn)와 복합동기신호(Csyn)를 분리해내는 동기분리부(20)와, 상기 A/D변환기(10)의 출력신호를 공급받아 하나의 수평라인분에 해당되는 샘플링된 신호를 저장하는 라인 메모리(30), (40)와, 상기 A/D변환기(10)의 출력신호를 라인 메모리(30), (40)에 저장하기 위하여 라이트인에이블신호(WE1), (WE2)를 출력하는 라이트인에이블신호 발생부(50)와, 상기 라인 메모리(30), (40)에 저장된 샘플링 데이터를 읽어내기 위하여 리드인에이블신호(RE1), (RE2)를 출력하는 리드인에이블신호 발생부(60)와, 상기 라인 메모리(30), (40)에 저장된 샘플링 데이터를 4 : 3 표준신호로 읽어내기 위하여 클럭신호(672fh), (756fh), (864fh)중에서 해당 클럭신호를 선택하여 그 라인 메모리(30), (40)에 공급하는 멀티플렉서(70)와, 상기 라인 메모리(30), (40)에서 출력되는 신호를 4 : 3 아날로그 신호로 변환하는 D/A변환기(80)와, 상기 동기 분리부(20)에서 출력되는 복합동기신호(Csyn)와 D/A변환기(80)에서 출력되는 4 : 3 표준신호의 동기를 맞추기 위하여 그 복합동기신호(Csyn)를 소정시간 지연시키는 지연기(90)와, 상기 D/A변환기(80)의 출력신호와 지연기(90)의 출력신호를 합성하여 4 : 3 표준신호(SV)로 출력하는 가산기(100)로 구성하였다.
제2도는 제1도에서 라이트인에이블신호 발생부(50)의 상세 회로도로서 이에 도시한 바와 같이, 수평동기신호(Hsyn)를 래치하는 래치(51)와, 상기 래치(51)에서 출력되는 수평동기신호(Hsyn)를 반전시키는 인버터(I1)와, 상기 인버터(I1)의 출력신호와 수평동기신호(Hsyn)를 오아링하여 이를 제1-3카운터(52-54)의 로드신호()로 출력하는 오아게이트(OR1)와, 상기 로드신호()가 입력될 때 시청자가 설정한 데이터(D0-D3), (D4-D7), (D8)를 래치하여 그 래치된 값을 모두 카운트하는 순간 리플캐리 신호(RCO)를 발생하는 제1-3카운터(52-54)와, 상기 제3카운터(54)에서 출력되는 리플캐리 신호(RCO)를 래치하는 래치(55) 및 그 리플캐리 신호(RCO)를 반전시키는 인버터(I2)와, 상기 래치(55) 및 인버터(I2)의 출력신호를 오아링하여 이를 제4-6카운터(56-58)의 로드신호()로 출력하는 오아게이트(OR2)와, 상기 로드신호()가 입력될때 시청자가 설정한 데이터(A0-A3), (A4-A7), (A8)를 래치하여 그 래치된 값을 모두 카운트하는 순간 리플캐리 신호(RCO)를 발생하는 제1-3카운터(56-58)와, 상기 제6카운터(58)에서 출력되는 리플캐리 신호(RCO)를 반전출력하는 인버터(I3)와, 상기 인버터(I3)의 출력신호의 상승에지시마다 자신의 현재 출력을 반전출력하는 T형 플립플롭(FF1)과, 상기 T형 플립플롭(FF1)의 출력을 반전시키는 인버터(I4)와, 상기 인버터(I3), (I4)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(30)의 라이트인에이블신호(WE1)로 출력하는 앤드게이트(AD1)와, 상기 인버터(I3)의 출력신호와 T형 플립플롭(FF1)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(40)의 라이트인에이블신호(WE2)로 출력하는 앤드게이트(AD2)로 구성하였다.
제3도는 제1도에서 리드인에이블신호 발생부(60)의 상세 회로도로서 이에 도시한 바와 같이, 상기 수평동기신호(Hsyn)의 상승에지시마다 자신의 현재 출력을 반전출력하는 T형 플립플롭(FF2)과, 상기 T형 플립플롭(FF2)의 출력신호를 반전 출력하는 인버터(I5)와, 상기 인버터(I5)의 출력신호와 수평동기신호(Hsyn)를 앤드조합하여 이를 상기 라인 메모리(30)의 리드인에이블신호(RE1)로 출력하는 앤드게이트(AD3)와, 상기 수평동기신호(Hsyn)와 T형 플립플롭(FF2)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(40)의 리드인에이블신호(RE2)의 출력신호를 앤드게이트(AD4)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 내지 제7도를 참조하여 상세히 설명하면 다음과 같다.
현재 유럽에서 방송이 추진되고 있는 와이드 스크린 신호의 화면비(Aspect Ratio)는 제6도의 (a)에서와 같이 18 : 9(2 : 1), 16 : 9, 14 : 9이며, 이들에 대해 호환성을 갖는 4 : 3 표준 화면비는 제6도의 (b)와 같다.
실제로 전송되는 와이드 스크린 신호의 수평주파수는 유럽방식의 경우, 15.625㎑로서 이는 표준 비데오 신호를 수평주파수와 동일하므로 와이드 스크린 신호는 동일 시간내에 더 많은 정보를 필요로 한다.
이를 충족시키기 위하여 와이드 스크린 신호의 샘플링 주파수는 12 : 9(4 : 3) 표준 비데오 신호를 기준으로 할 때 비데오 신호의 대역이 18 : 9(2 : 1)인 경우 18/12=3/2배, 16 : 9인 경우 16/12=4/3배, 14 : 9인 경우 14/12=7/6배 높게 해주어야 한다.
따라서 상기 각각의 배수에 따른 샘플링 수는 3/2=1008/672, 4/3=1008/756, 7/6=1008/864로 나타낼 수 있다. 즉, 모든 와이드 스크린 신호를 하나의 수평라인에 대해 1008개의 샘플을 취하는 경우, 18 : 9(2 : 1)와 와이드 스크린 신호를 4 : 3 표준신호로 변환할때는 672샘플만을 취하면 되고, 16 : 9 와이드 스크린 신호를 4 : 3 표준신호로 변환할때는 756개의 샘플만을 취하면 되고, 14 : 9 와이드 스크린 신호를 4 : 3 표준신호로 변환할때는 864샘플을 취하면 된다.
결과적으로 16 : 9, 14 : 9 또는 2 : 1의 와이드 스크린 신호를 4 : 3 표준신호로 변환하기 위해서는 A/D변환기(10)에서 샘플링하는 주파수를 1008fh=15.75㎒로 하여야 한다.
그리고 상기 A/D변환기(10)에서 샘플링되어 라인 메모리(30), (40)에 저장된 샘플 데이터에서 672, 756, 864샘플 데이터를 리드하기 위해 리드클럭으로 2 : 1일 경우, 672f h=10.5㎒, 16 : 9일 경우 756fh=11.8125㎒, 14 : 9일 경우 864fh=13.5㎒를 사용하게 된다.
그러면 상기의 과정을 통해 1008fh로 샘플링된 와이드 스크린 신호를 라인 메모리(30), (40)에 저장하였다가 읽어내는 과정에 대하여 설명하면 다음과 같다.
A/D변환기(10)에서 출력된 수평라인당 1008개의 샘플에 해당하는 데이터중 원하는 부분의 672, 756 또는 864개의 데이터만을 라이트하기 위한 라이트인에이블신호 발생부(50)의 제어과정을 제2도 및 4도를 참조하여 설명하면 다음과 같다.
동기 분리부(20)에서 출력되는 제4도의 (a)와 같은 수평동기신호(Hsyn)가 래치(51)에서 1fs만큼 시프트되어 제4도의 (b)와 같이 나타나고, 이는 다시 인버터(I1)를 통해 반전되어 제4도의 (c)와 같이 나타나며, 이 반전된 파형과 동기 분리부(20)에서 직접 입력되는 제4도의 (a)와 같은 파형이 오아게이트(OR11)에서 오아링되어 제4도의 (d)와 같은 파형이 출력된다.
즉, 제4도의 (d)와 같은 신호는 수평동기가 시작되는 시점에서 1fs만큼 "로우"를 갖고, 그 외에서는 "하이"를 갖는 신호로서 이는 카운터(52), (53), (54)의 로드신호()로 공급된다.
상기 카운터(52), (53), (54)에 제공되는 바이너리 데이터(D0-D8)는 사용자에 의하여 결정되는 것으로, 이는 한 수평라인에서 1008개의 샘플링 데이터중 몇번째 샘플링 데이터부터 메모리할 것인가를 결정하는데 사용된다. 제7도에서 보면, 와이드 스크린 신호에서 한 라인의 샘플 포인트 ①은 1008개이며 수평동기 구간과 백포오치 구간 ②는 약 165샘플 포인트에 해당되며, 프론트 포오치구간 ③은 약 24샘플 포인트를 갖는다. 따라서 비데오신호의 액티브 구간 ④의 샘플 포인트 수는 819개로 이중 첫부분 ⑤와 마지막 부분 ⑥에 마진으로 각각 8개의 샘플 포인트를 두었다.
A/D변환기(10)가 8비트로 구성되고, 여기에 14 : 6 와이드 신호가 입력되는 경우, 라인 메모리(30), (40)에 864샘플 포인트가 저장되게 하므로 그 라인 메모리(30), (40)의 크기는 691샘플 포인트×8＜4Kbit를 만족시키는 용량의 메모리를 사용하면 된다.
즉, 상기 라인 메모리(30), (40)에 라이트인에이블신호(WE1), (WE2)를 공급할때는 적어도 샘플포인트 구간인 제7도의 ②, ⑤구간의 173샘플포인트를 넘어서서 그 라이트인에이블신호(WE1), (WE2)가 액티브되게 하며, 14 : 9 신호일 경우 가장 많은 샘플포인트 864개에서 ②, ⑤구간을 뺀 691샘플 포인트(제7도의 윈도우 "A")가 라이트되게 하여야 한다.
만약, 시청자가 와이드 스크린 신호의 뒷부분만 볼때(윈도우 "AA")라인 메모리(30), (40)의 라이트인에이블신호(WE1), (WE2)는 제7도의 ②, ⑤구간에 ⑦번 구간의 샘플포인트 수를 더한 285샘플 포인트를 지나서 액티브되어야 하는데, 14 : 9의 와이드 스크린 신호인 경우 그 ⑦번 구간의 샘플포인트 수=전체 샘플 포인트 수-(②+⑤번 구간 샘플 포인트 수-(⑥+③)번 구간 샘플 포인트 수-691샘플포인트 수)=112샘플포인트이다.
상기 ⑦번 구간은 시청자가 마음대로 설정한 값을 사용할 수 있으며, 14 : 9일때 173샘플 포인트에서 최대 285샘플 포인트까지 이동이 된다. 따라서 14 : 9 와이드 스크린 신호인 경우, 라인 메모리(30), (40)에 각기 공급되는 라이트인에이블신호(WE1), (WE2)의 액티브 포인트는 시청자 선택에 의해 173샘플 포인트에서 285샘플 포인트까지이며, 물론 라이트인에이블신호(WE1), (WE2)가 액티브상태에서 다시 인액티브될때는 액티브되었을때부터 691샘플 포인트가 지난후이다.
상기와 같은 방법으로 16 : 9 와이드 스크린 신호의 경우 ①, ②, ③, ⑤, ⑥구간은 모든 와이드 스크린 신호에 대해 같으며, 한 라인에 756개의 샘플 포인트가 해당되므로 756-(②+③+⑤+⑥)=551샘플 포인트를 메모리하면 되고, 551샘플 포인트는 제7도의 윈도우 "B"에 해당된다.
윈도우 "B"도 윈도우 "A"처럼 사용자의 선택에 따라 이동 가능하며, 이의 이동 가능 구역은 173샘플 포인트에서 425샘플 포인트까지이다. 따라서 라인 메모리(30), (40)에 공급되는 라이트인에이블신호(WE1), (WE2)의 액티브 가능시점은 시청자의 선택에 따라 173샘플 포인트에서 425샘플 포인트까지이며, 라이트인에이블신호(WE1), (WE2)가 액티브상태에서 다시 인액티브상태로 되는 시점은 액티브된 후, 551샘플 포인트가 지난후이다.
2 : 1 와이드 스크린 신호인 경우 살펴보면, 한 라인에 672샘플 포인트가 필요하며, 메모리(30), (40)에는 672-(②+③+⑤+⑥) 구간 샘플 포인트 수=467샘플 포인트 수를 저장하면 되고, 이때 467샘플 포인트수는 윈도우 "C"에 해당된다.(제7도 참조). 시청자 이용 가능한 샘플 포인트 수는 173샘플 포인트에서 509샘플 포인트이다.
제2도에서 데이터 "A"의 값은 14 : 9 와이드 스크린인 경우 173＜데이터 "A"＜285에 해당되는 바이너리 값이며, 16 : 9 와이드 스크린인 경우 173＜데이터 "A"＜425에 해당되는 바이너리 값이고, 2 : 1 와이드 스크린인 경우 173＜데이터 "A"＜509에 해당되는 바이너리 값이다.
제1-3카운터(52), (53), (54)는 저전위의 로드신호()가 입력되는 시점에서 주어진 데이터(D0-D3), (D4-D7), (D8)을 래치한 후, 우선 제1카운터(52)가 카운터를 시작하여 소정값을 카운트할때마다 리플캐리(RCO)를 발생하고, 그 제1카운터(52)에서 발생되는 리플캐리(RCO)가 제2카운터(53)에 공급되는 것을 그 제2카운터(53)가 카운터하게 되며, 제3카운터(54)도 상기 제2카운터(53)에서 발생되는 리플캐리(RCO)를 카운트하며 제3카운터(54)에서 고전위의 리플캐리(RCO)가 발생되는 순간 즉, 제1-제3카운터(52), (53), (54)가 주어진 데이터(D0-D3), (D4-D7), (D8)값을 모두 카운트하는 순간, 그 제3카운터(54)에서 고전위의 리플캐리(RCO)가 발생하게 되는데, 이 시점이 라인 메모리(30), (40)에 샘플 데이터가 라이트되는 시점이다.
상기 제3카운터(54)에서 리플캐리(RCO)가 발생되는 시점에서 래치(55)에 저장된 바로 이전의 저전위와 인버터(I2)에서 출력되는 저전위가 오아게이트(OR2)에서 오아링되어 제4도의 (h)와 같은 저전위의 로드 신호()가 출력되고, 이 로드신호()에 의해 제4-6카운터(56), (57), (58)에 시청자가 설정한 데이터(A0-A3), (A4-A7), (A8)가 래치되는데, 데이터 "B"는 14 : 9일때 864, 16 : 9일때 756, 2 : 1일때 672에 해당되는 바이너리이며, 이 제4-6카운터(56), (57), (58)들도 상기의 제1-3카운터(52), (53), (54)와 같이 시청자가 설정한 데이터(A0-A3), (A4-A7), (A8)를 카운트하여 제6카운터(58)의 리플캐리 단자(RCO)에 제4도의 (i)와 같은 파형이 출력된다.
그리고, 상기 제6카운터(58)에서 출력되는 리플캐리(RCO)는 인버터(I3)에서 반전출력되어 제4도의 (j)와 같이 되고, 이는 다시 T형 플립플롭(FF1)에 공급되어 이로부터 제4도의 (k)와 같은 신호가 출력되며, 그 T형 플립플롭(FF1)의 출력신호가 인버터(I4)를 통해 반전된 후, 앤드게이트(AD1)에서 상기 인버터(I3)의 출력신호와 앤드조합되어 이로부터 제4도의 (m)와 같은 라인 메모리(30)의 라이트인에이블신호(WE1)가 출력되며, 상기 인버터(I3)에서 출력되는 신호가 앤드게이트(AD2)에서 T형 플립플롭(FF1)의 출력신호와 앤드조합되어 이로부터 제4도의 (l)와 같은 메모리(30)의 라이트인에이블신호(WE2)가 출력된다.
상기 라이트인에이블신호(WE1), (WE2)에 의해 라인 메모리(30), (40)에 저장된 샘플을 다시 읽어내기 위해 제3도와 같이 구성된 리드인에이블신호 발생부(60)에서 리드인에이블신호(RE1), (RE2)를 발생하게 되는데, 이 과정을 제5도를 참조하여 설명하면 다음과 같다.
동기 분리부(20)에서 출력되는 제5도 (a)와 같은 수평동기신호(Hsyn)가 출력되고, 이는 T형 플립플롭(FF2)에 입력되어 이로부터 제5도의 (b)와 같은 신호가 출력되며, 이는 다시 인버터(I5)를 통해 반전되어 제5도의 (d)와 같은 신호가 출력되고, 그 인버터(I5)에서 출력되는 신호가 앤드게이트(AD3)에서 상기 수평동기신호(Hsyn)와 앤드조합되어 이로부터 제5도의 (e)와 같은 리드인에이블신호(RE1)가 출력되며, 상기 동기 분리부(20)의 출력신호가 앤드게이트(AD3)에서 T형 플립플롭(FF2)의 출력신호와 앤드조합되어 그 앤드게이트(AD3)에서 제5도의 (c)와 같은 리드인에이블신호(RE1)로 출력된다.
제5도의 (e), (c)에서와 같이 홀수번째 라인의 리드인에이블신호(RE1)는 짝수번째 라인의 샘플링 데이터가 라인 메모리(40)에 라이트되는 동안 액티브되어 라인 메모리(30)에 기 저장된 홀수번째 라인의 샘플링데이터가 리드되도록 하고, 리드인에이블신호(RE2)는 홀수번째 라인의 샘플링 데이터가 라인 메모리(30)에 라이트되는 동안 액티브되어 라인 메모리(40)에 기 저장된 짝수번째 라인의 샘플링 데이터가 리드되도록 하였다.
제1도에서 멀티플렉서(70)는 14 : 9일 때 864fh 클럭을, 16 : 9일때는 756fh 클럭을, 2 : 1일때는 672fh 클럭을 선택하여 라인 메모리(30), (40)의 리드클럭(RD1), (RD2)으로 사용되게 하고, D/A변환기(80)의 클럭으로 사용되게 하였다.
상기 라인 메모리(30), (40)에서 번갈아가면서 출력되는 샘플 데이터는 D/A변환기(80)에서 아날로그 신호로 변환되고, 이는 가산기(100)에서 지연기(90)를 통해 타이밍이 조절된 복합동기신호(Csyn)와 합성되어 완전한 표준비데오(4 : 3)신호로 출력된다.
이상에서 상세히 설명한 바와 같이 본 발명은 14 : 9, 16 : 9 또는 2 : 1의 어떠한 와이드 스크린 신호가 전송되어 오더라도 기존의 4 : 3 수신기에서 화면의 왜곡이나 데이터 손실없이 시청자가 원하는 부분이 윈도우를 취하여 시청할 수 있게 함으로써 와이드 스크린 신호 방송 실현에 기여할 수 있는 효과가 있다.

Claims (3)

  1. 전송되어온 아날로그의 와이드 스크린 영상신호(WSV)를 디지털신호로 변환하는 아날로그(A)/디지탈(D)변환기(10)와, 상기 와이드 스크린 영상신호(WSV)에서 수평동기신호(Hsyn)와 복합동기신호(Csyn)를 분리해내는 동기 분리부(20)와, 상기 A/D변환기(10)의 출력신호를 공급받아 하나의 수평라인분에 해당되는 샘플링된 신호를 저장하는 라인 메모리(30), (40)와, 상기 A/D변환기(10)의 출력신호를 라인 메모리(30), (40)에 저장하기 위하여 라이트인에이블신호(WE1), (WE2)를 출력하는 라이트인에이블신호 발생부(50)와, 상기 라인 메모리(30), (40)에 저장된 샘플링 데이터를 읽어내기 위하여 리드인에이블신호(RE1), (RE2)를 출력하는 리드인에이블신호 발생부(60)와, 상기 라인 메모리(30), (40)에 저장된 샘플링 데이터를 4 : 3 표준신호로 읽어내기 위하여 클럭신호(672fh), (756fh), (864fh)중에서 해당 클럭신호를 선택하여 그 라인 메모리(30), (40)에 공급하는 멀티플렉서(70)와, 상기 라인 메모리(30), (40)에서 출력되는 신호를 4 : 3 아날로그 신호로 변환하는 D/A변환기(80)와, 상기 동기 분리부(20)에서 출력되는 복합동기신호(Csyn)와 D/A변환기(80)에서 출력되는 4 : 3 표준신호의 동기를 맞추기 위하여 그 복합동기신호(Csyn)를 소정시간 지연시키는 지연기(90)와, 상기 D/A변환기(80)의 출력신호와 지연기(90)의 출력신호를 합성하여 4 : 3 표준신호(SV)로 출력하는 가산기(100)로 구성한 것을 특징으로 하는 와이드 스크린 신호의 화면비 변환 시스템.
  2. 제1항에 있어서, 라이트인에이블신호 발생부(50)는 수평동기신호(Hsyn)를 래치하는 래치(51)와, 상기 래치(51)에서 출력되는 수평동기신호(Hsyn)를 반전시키는 인버터(I1)와, 상기 인버터(I1)의 출력신호와 수평동기신호(Hsyn)를 오아링하여 이를 제1-3카운터(52-54)의 로드신호()로 출력하는 오아게이트(OR1)와, 상기 로드신호()가 입력될때 시청자가 설정한 데이터(D0-D3), (D4-D7), (D8)를 래치하여 그 래치된 값을 모두 카운트하는 순간 리플캐리 신호(RCO)를 발생하는 제1-3카운터(52-54)와, 상기 제3카운터(54)에서 출력되는 리플캐리 신호(RCO)를 래치하는 래치(55) 및 그 리플캐리 신호(RCO)를 반전시키는 인버터(I2)와, 상기 래치(55) 및 인버터(I2)의 출력신호를 오아링하여 이를 제4-6카운터(56-58)의 로드신호()로 출력하는 오아게이트(OR2)와, 상기 로드신호()가 입력될때 시청자가 설정한 데이터(A0-A3), (A4-A7), (A8)를 래치하여 그 래치된 값을 모두 카운트하는 순간 리플캐리 신호(RCO)를 발생하는 제1-3카운터(56-58)와, 상기 제6카운터(58)에서 출력되는 리플캐리 신호(RCO)를 반전출력하는 인버터(I3)와, 상기 인버터(I3)의 출력신호의 상승에지시마다 자신의 현재 출력을 반전출력하는 T형 플립플롭(FF1)과, 상기 T형 플립플롭(FF1)의 출력을 반전시키는 인버터(I4)와, 상기 인버터(I3), (I4)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(30)의 라이트인에이블신호(WE1)로 출력하는 앤드게이트(AD1)와, 상기 인버터(I3)의 출력신호와 T형 플립플롭(FF1)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(40)의 라이트인에이블신호(WE2)로 출력하는 앤드게이트(AD2)로 구성한 것을 특징으로 하는 와이드 스크린 신호의 화면비 변환 시스템.
  3. 제1항에 있어서, 리드인에이블신호 발생부(60)는 상기 수평동기신호(Hsyn)의 상승에지시마다 자신의 현재 출력을 반전출력하는 T형 플립플롭(FF2)과, 상기 T형 플립플롭(FF2)의 출력신호를 반전 출력하는 인버터(I5)와, 상기 인버터(I5)의 출력신호와 수평동기신호(Hsyn)를 앤드조합하여 이를 상기 라인 메모리(30)의 리드인에이블신호(RE1)로 출력하는 앤드게이트(AD3)와, 상기 수평동기신호(Hsyn)와 T형 플립플롭(FF2)의 출력신호를 앤드조합하여 이를 상기 라인 메모리(40)의 리드인에이블신호(RE2)로 출력하는 앤드게이트(AD4)로 구성한 것을 특징으로 하는 와이드 스크린 신호의 화면비 변환 시스템.
KR1019920021354A 1992-11-13 1992-11-13 와이드 스크린 신호의 화면비 변환 시스템 KR950005602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920021354A KR950005602B1 (ko) 1992-11-13 1992-11-13 와이드 스크린 신호의 화면비 변환 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920021354A KR950005602B1 (ko) 1992-11-13 1992-11-13 와이드 스크린 신호의 화면비 변환 시스템

Publications (2)

Publication Number Publication Date
KR940013202A KR940013202A (ko) 1994-06-25
KR950005602B1 true KR950005602B1 (ko) 1995-05-27

Family

ID=19343111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021354A KR950005602B1 (ko) 1992-11-13 1992-11-13 와이드 스크린 신호의 화면비 변환 시스템

Country Status (1)

Country Link
KR (1) KR950005602B1 (ko)

Also Published As

Publication number Publication date
KR940013202A (ko) 1994-06-25

Similar Documents

Publication Publication Date Title
US5404170A (en) Time base converter which automatically adapts to varying video input rates
US4134131A (en) Digital video synchronizer
KR0147209B1 (ko) 에이치디티브이의 영상 포맷 변환장치
KR950014577B1 (ko) 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치
JPS62102671A (ja) ２画面テレビ受像機
JP2906332B2 (ja) テレシネ信号変換方法、及びアップコンバータ
JP2762287B2 (ja) メモリ内に切り換え信号を有するテレビジョン受像機
KR0126330Y1 (ko) 텔레비젼 수상기의 더블스캔 제어회로
JPS62180A (ja) 映像処理方法及びその装置
KR100194922B1 (ko) 화면비 변환장치
EP0159181A2 (en) Progressive scan video processor
JP2551493B2 (ja) キー信号遅延装置
KR950005602B1 (ko) 와이드 스크린 신호의 화면비 변환 시스템
JPH0817008B2 (ja) 映像信号時間軸補正装置
US5631713A (en) Video processor with field memory for exclusively storing picture information
JP3154190B2 (ja) 汎用走査周期変換装置
KR100232028B1 (ko) 모자이크 효과 발생 장치
JP2779007B2 (ja) ノイズ低減回路
JP2916149B2 (ja) 映像信号の縮小表示回路
KR100241443B1 (ko) 격행주사 모드-순차주사 모드 변환회로
KR0162346B1 (ko) 광폭 티브이의 2화면 표시장치
JP2896003B2 (ja) ２画面テレビ回路
KR960001739B1 (ko) 광 스크린의 화상 가변 표시장치
KR100323661B1 (ko) 영상신호의주사선수변환방법및프레임율변환방법
JPH03505275A (ja) 制御信号生成装置および方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090423

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee