KR850006957A - 영상신회 지연회로 - Google Patents

영상신회 지연회로 Download PDF

Info

Publication number
KR850006957A
KR850006957A KR1019850001403A KR850001403A KR850006957A KR 850006957 A KR850006957 A KR 850006957A KR 1019850001403 A KR1019850001403 A KR 1019850001403A KR 850001403 A KR850001403 A KR 850001403A KR 850006957 A KR850006957 A KR 850006957A
Authority
KR
South Korea
Prior art keywords
horizontal transfer
output
input
video signal
transfer register
Prior art date
Application number
KR1019850001403A
Other languages
English (en)
Other versions
KR890004242B1 (ko
Inventor
다꾸야 쯔시마
Original Assignee
이노우에 도시야
니뽕 빅터 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 도시야, 니뽕 빅터 가부시기 가이샤 filed Critical 이노우에 도시야
Publication of KR850006957A publication Critical patent/KR850006957A/ko
Application granted granted Critical
Publication of KR890004242B1 publication Critical patent/KR890004242B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Networks Using Active Elements (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음

Description

영상신회 지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 및 제7도는 각각 본 발명 회로의 각 실시예을 도시한 회로계통도.
도면의 부호에 대한 설명
1,17:복합영상신호 입력단자 2,28:반도체 지연회로부 10:수평동기신호 입력단자 20:동기신호 분리회로 18,19,38,39,40,44,45,58,59,60:스위치회로 21,43:타이밍 발생회로 22:수직전송펄스 발생회로 23:수평전송펄스 발생회로 24,25,32,33,50,51,54,55:AND 회로 29,29,48:입력용 수평전송 레지스터 301,302,49:출력용 수평전송 레지스터 311내지 31n:수직전송레지스터 41;페데스탈레벨발생기 42:지연복합영상신호 출력단자.

Claims (6)

  1. 입력복합영상신호가 직렬로 공급되는 입력용 수평전송 레지스터와, 그 입력용 수평전송레지스터로부터 병렬로 공급되는 신호를 전송하는 복수열의 수직전송 레지스터와, 그 수직전송 레지스터로부터 병렬로 공급되는 신호를 보유한후 수평전송을 행하여 지연복합영상신호를 직렬로 출력하는 출력용 수평전송 레지스터로 이루어진 반도체 지연회로부와 그 입력용 및 출력용의 양 수평전송 레지스터에 수평전송을 행하게 하기 위한 클럭펄스를 발생하여, 그 입력용과 출력용의 양 수평전송 레지스터에 각각 공급하는 수평전송 펄스 발생회로와, 그 수직전송 레지스터에 수직전송을 행하게 하기 위한 클럭펄스를 상기 수평전송기간 이외의 기간중에 발생하여, 그 수직전송 레지스터에 공급하는 수직전송 펄스 발생회로로 이루어진 영상신호 지연회로에 있어서, 그 입력용 수평전송 레지스터와 그 출력용 수평전송 레지스터를 각각 복수행식 그 수직전송 레지스터에 교차시킴과 동시에 서로 독립적으로 동작하도록 구성하고, 그 복수행의 입력용 수평 전송 레지스터중에 임으로 선택된 어느 1행의 입력용 수평전송 레지스터에 병렬출력신호를 그 수직전송 레지스터를 거쳐 그 복수행의 출력용 수평전송 레지스터중 임으로 선택된 어느 1행의 출력용 수평전송 레지스터에 각각 공급시켜 소망의 지연시간이 부여된 복합영상신호를 선택된 그 1행의 출력용 수평전송 레지스터로부터 인출하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
  2. 제1항의 영상신호 지연회로에 있어서, 그 수직전송 레지스터는 제1행에 배치된 제1의 입력용 수평전송 레지스터의 1행하의 제2행으로부터, 제314행에 배치된 제1의 출력용 수평전송 레지스터의 1행상의 제313행까지에 배치하고, 제2의 입력용 수평전송 레지스터는 제2행 또는 제51행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제2의 출력용 수평전송 레지스터는 제264행 또는 제313행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제1및 제2의 입력용 수평전송 레지스터의 어느것의 한쪽과 그 제1및 제2의 출력용 수평전송 레지스터의 어느 것의 한쪽을 각각 수평전송 레지스터의 어느것의 한쪽과 그 제1 및 제2의 출력용 수평전송 레지스터의 어느 것의 한쪽을 각각 수평전송 레지스터로서 임의로 선택하고, 또 선택된 그 제1 또는 제2의 입력용 수평전송 레지스터와 선택된 그 제1 또는 제2의 출력용 수평전송 레지스터간의 그 수직전송 레지스터에 그 수직전송펄스 발생회로로부터 상기 입력복합영상신호의 1수평주사 기간당 1회의 비율로 그 수직전송펄스를 공급하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
  3. 입력복합영상신호가 직렬로 공급되는 입력용 수평전송 레지스터와, 그 입력용 수평전송 레지스터로 부터 병렬로 공급되는 신호를 전송하는 복수열의 수직전송 레지스터와, 그 수직전송 레지스터로부터 병렬로 공급되는 신호를 보유한후 수평전송하여 지연복합영상신호를 직렬로 출력하는 출력용 수평전송 레지스터로 이루어진 반도체 지연회로부와, 그 입력용 및 출력용의 양 수평전송 레지스터에 수평전송을 행하게 하기 위한 클럭펄스를 발생하여 그 입력용 및 츨력용의 양 수평전송 레지스터에 각각 공급하는 수평전송 펄스발생회로와, 그 수직전송 레지스터에 수직전송을 행하게 하기 위한 클럭펄스를 상기 수평전송기간 이외의 기간중에 발생하여 그 수직전송 레지스터에 공급하는 수직전송 펄스발생회로로 이루어진 영상신호 지연회로에 있어서, 그 입력용 수평전송 레지스터와 그 출력용 수평전송 레지스터를 각각 복수행씩 그 수직전송 레지스터에 교차시킴과 동시에 서로 독립적으로 동작하도록 구성하고, 그 복수행의 입력용 수평전송 레지스터중 임의로 선택된 어느 1행의 입력용 수평전송 레지스터의 병력출력신호를 그 수직전송 레지스터를 거쳐 그 복수행의 출력용 수평전송 레지스터중의 임의로 선택된 어느 1행의 출력용 수평전송 레지스터에 각각 같이 공급시켜 소망의 지연시간이 부여된 복합영상신호를 선택된 1행의 출력용 수평전송 레지스터로부터 인출하고 선택된 1행의 출력용 수평전송 레지스터의 출력지연복합영상신호와 일정전압 또는 상기 입력복합영상신호중 스위치회로수단에 의해 통상은 그 지연복합영상신호를 선택출력하고, 적어도 그 수직전송펄스 발생기간중에는 그 일정전압 또는 그 입력복합영상신호를 선택출력하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
  4. 제3항에 의한 영상신호 지연회로에 있어서, 그 수직전송 레지스터는 제1항에 배치된 제1의 입력용 수평전송 레지스터의 1행하의 제2행으로부터 제314행에 배치된 제1의 출력용 수평전송 레지스터의 제1행상의 제313행까지 배치하고, 제2의 입력용 수평전송 레지스터는 제2행 또는 제51행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 제2의 출력용 수평전송 레지스터는 제264행 또는 제313행의 그 수직전송 레지스터로서 선택적으로 공용하도록 배치하고, 그 제1 및 제2의 입력용 수평전송 레지스터의 어느 것의 한쪽과 그 제1 및 제2의 출력용 수평전송 레지스터의 어느 것의 한쪽을 각각 수평전송 레지스터로서 임으로 선택하고, 또, 선택된 그 제1 또는 제2의 입력용 수평전송 레지스터와 선택된 그 제1 또는 제2의 출력용 수평전송 레지스터간의 그 수직전송 레지스터에 그 수직전송펄스 발생회로로부터 상기 입력 복합영상신호의 1수평주사기간당 1회의 비율로 그 수직전송펄스를 공급하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
  5. 제4항에 의한 영상신호 지연회로에 있어서, 제1 및 제2의 입력용 수평전송 레지스터 또는 그 제1 및 제2의 출력용 수평전송 레지스터는 약 1필드마다 교대로 동작시키고 제1 및 제2의 출력용 수평전송 레지 스터의 한쪽 또는 제1 및 제2의 입력용 수평전송 레지스터의 한쪽만을 향상 동작시키고, 그 입력복합영상 신호의 1필드의 수평주사기간에 1수평주사기간의 반분의 기간을 더한 제1의 값을 N1.그 1필드의 수평주사기간으로부터 1수평주사기간의 반분의 기간을 뺀 제2의 값을 N2,로 하였을 때, 동작하게 되는 그 제1 또는 제2의 출력용 수평전송 레지스터보다 지연시간이 1필드마다 N1과 N2로 교대로 절환부여된 복합영상신호를 인출하도록 구성한 것을 특징으로 하는 영상신호 지연회로.
  6. 제5항에 의한 영상신호 지연회로에 있어서, 그 제1 및 제2의 입력용 수평전송 레지스터 또는 제1 및 제2의 출력용 수평전송 레지스터의 1필드마다의 동작절환시점을 그 입력복합영상신호의 수직귀선소거기간 내에 선정한 것을 특징으로 하는 영상신호 지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850001403A 1984-03-06 1985-03-06 영상신호 지연회로 KR890004242B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59043644A JPS60187185A (ja) 1984-03-06 1984-03-06 映像信号遅延回路
JP59-43644 1984-03-06
JP43644 1985-03-07

Publications (2)

Publication Number Publication Date
KR850006957A true KR850006957A (ko) 1985-10-25
KR890004242B1 KR890004242B1 (ko) 1989-10-27

Family

ID=12669573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850001403A KR890004242B1 (ko) 1984-03-06 1985-03-06 영상신호 지연회로

Country Status (5)

Country Link
US (1) US4649427A (ko)
EP (1) EP0155136B1 (ko)
JP (1) JPS60187185A (ko)
KR (1) KR890004242B1 (ko)
DE (2) DE3567340D1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449781A (ja) * 1990-06-19 1992-02-19 Sony Corp テレビジョン画像表示装置
JP2889113B2 (ja) * 1994-04-26 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム
JP3867804B2 (ja) * 2005-03-22 2007-01-17 セイコーエプソン株式会社 集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763480A (en) * 1971-10-12 1973-10-02 Rca Corp Digital and analog data handling devices
DE2618225A1 (de) * 1976-04-26 1977-10-27 Siemens Ag Schaltungsanordnung zur ein- und ausspeicherung analoger spannungswerte
US4280066A (en) * 1978-11-16 1981-07-21 General Electric Company Charge transfer apparatus
US4271488A (en) * 1979-04-13 1981-06-02 Tektronix, Inc. High-speed acquisition system employing an analog memory matrix
JPS5678364U (ko) * 1979-11-14 1981-06-25
FR2520910B1 (fr) * 1982-02-04 1987-07-10 Victor Company Of Japan Dispositif a memoire video
JP4034451B2 (ja) * 1998-12-07 2008-01-16 株式会社東芝 文書入力システム、及び文書入力方法

Also Published As

Publication number Publication date
DE155136T1 (de) 1986-01-02
US4649427A (en) 1987-03-10
KR890004242B1 (ko) 1989-10-27
JPS60187185A (ja) 1985-09-24
JPH0320191B2 (ko) 1991-03-18
EP0155136A1 (en) 1985-09-18
DE3567340D1 (en) 1989-02-09
EP0155136B1 (en) 1989-01-04

Similar Documents

Publication Publication Date Title
EP0078402B1 (en) Drive circuit for display panel having display elements disposed in matrix form
KR100337406B1 (ko) 그레이-스케일신호발생회로및액정디스플레이
KR920006960A (ko) 디스플레이장치의 구동회로
US3624634A (en) Color display
GB1304461A (ko)
KR850006957A (ko) 영상신회 지연회로
US4286264A (en) Signal generator for a graphic console
KR890015583A (ko) 고체촬상장치
KR850004817A (ko) 비트 맵핑형 비데오 디스플레이부의 픽셀증가 회로
KR860002924A (ko) 필드 주파수 증배회로
KR850006816A (ko) 영상신호 지연회로
JPS6253989B2 (ko)
KR880003444A (ko) 고체촬상장치
JPS59186480A (ja) 固体撮像装置
GB2146818B (en) Voice generating devices
JPH0586117B2 (ko)
KR870010605A (ko) 칼라 표시 시스템
JP2586712B2 (ja) 非同期信号選択回路
KR960010569Y1 (ko) 고해상도 문자 발생기
SU1200393A1 (ru) Генератор псевдослучайных последовательностей (его варианты). ·
KR950002413B1 (ko) 전하결합소자(ccd) 구동 ic 회로
KR970078413A (ko) 주사 회로 및 매트릭스형 화상 표시 장치
US2965702A (en) Television
SU437247A1 (ru) Устройство дл выделени строки из телевизионного сигнала
SU388262A1 (ru) Устройство для контроля источника последовательности импульсов

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee