JPH03201850A - 通信制御装置 - Google Patents

通信制御装置

Info

Publication number
JPH03201850A
JPH03201850A JP1343211A JP34321189A JPH03201850A JP H03201850 A JPH03201850 A JP H03201850A JP 1343211 A JP1343211 A JP 1343211A JP 34321189 A JP34321189 A JP 34321189A JP H03201850 A JPH03201850 A JP H03201850A
Authority
JP
Japan
Prior art keywords
data
storage area
priority
reading
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1343211A
Other languages
English (en)
Inventor
Kanehisa Tsurumi
兼久 鶴見
Yasuo Kageyama
陰山 保夫
Kazuji Tamai
和司 玉井
Kazuhiro Ohara
大原 一浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1343211A priority Critical patent/JPH03201850A/ja
Publication of JPH03201850A publication Critical patent/JPH03201850A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ローカルエリアネットワークの各通信局内部
のデータ伝送に用いて好適な、通信制御装置に関する。
「従来の技術」 LAN (ローカルエリアネットワーク)の構築方法と
しては、種々のものが開発されているが、リング方式と
称されるLANの一例を第2図を参照し説明する。
図においてA−Fは、それぞれLANを構成する通信局
であり、図上時計回りに各種データが伝送される。例え
ば、通信局りから通信局Aにデータが伝送される場合に
あっては、通信局りから通信局E、Pを順次介して通信
局Aにデータが伝送される。これらのデータは、受信の
対象となる通信局を示す情報を有するとともに、通信の
緊急度に応した「0」、「じI 、r 2−1または「
3」の優先度を示す情報を有する。ここで、優先度rO
Jのデータは最も優先度が低く、優先度「3」のデータ
は、最も優先度が高いこととする。優先度の高いデータ
は、例えば通信回線の異常警報等に使用される。
通信局への内部において、LAN接続部5は、通信局F
から伝送されたデータを通信局Bに伝送するとともに、
このデータの受信局として自局(通信局A)が指定され
ている場合には受信したデータを受信DMA制御部15
に供給する。受信DMA制御部15は、バスインターフ
ェース部I2、通信局内部バス3を順次介してメモリ部
2の受信データ格納領域2fに、このデータを書込む。
CPU(情報処理部)1は、受信データ格納領域2fに
書込まれたデータを先着順に読出し、所定の処理を行う
一方、CPU Iは、他局に送信するデータを送信デー
タ格納領域2eに書込む。送信DMA制御部14は、デ
ータ送信が可能になると、送信データ格納領域2eに書
込まれたデータを先着順に読出し、通信局Bに伝送する
ここで、送信DMA制御部14は、送信データ格納領域
2eの先頭アドレスを記憶する先頭アドレスレジスタと
、読出し位置を示ず送信データカウンタとを具備する。
したがって、先頭アドレスレジスタの内容を適宜設定す
ることによって、メモリ部2における送信データ格納領
域のアドレスを設定することができる。受信DMA制御
部15ら同様である。
上述の各構成要素5.12、I4.15は、LAN通信
制御部13を構成する。LAN通信制御部I3は、例え
ばテキサスインスツルメンツ社製のr TMS38D 
LAN adapter chil)set J等、既
存のモジュールを用いてもよい。
なお、通信局13−Fも上述の通信局Aと同様に構成さ
れている。
「発明か解決しようとする課題」 ところで、上記構成によれば、優先度の高いデータか送
信データ格納領域2eにに書込まれたとき、このデータ
が速やかに局Bに供給されないという問題があった。例
えば、第2図に示す例において、送信データ格納領域2
eに優先度の低いデータ′r1およびI2が既に書込ま
れている場合、優先度の高い新たなデータ′r3(図示
せず)が発生すると、データT3は送信データ格納領域
の空き領域に書込まれる。この場合、送信DMA制御部
14が先着順(すなわち、データTI、I2、T 3の
順)にデータを読出すため、優先度の高いデータT3が
速やかに伝送されないことが判る。・受信データ格納領
域2fを介して行う受信動作に関しても、上記と全く同
様である。
なお、LAN通信制御部13およびCPUIが各々送信
データ格納領域2eおよび受信データ格納領域2fをサ
ーチし、優先度の高い順にデータを読出すことは理論的
には可能である。しかし、かかる方法を採用すると、C
PUIの入出力動作時間が増加して情報処理能力が低下
し、あるいはL A N通信制御部13の構成がきわめ
て複雑になり、高価となる欠点があった。
本発明は上述した事情に鑑みてなされたものであり、優
先度の高いデータを速やかに伝送することができる通信
制御装置を提供することを目的としている。
「課題を解決するための手段」 上記課題を解決するため、特許請求の範囲第1項記載の
発明にあっては、記憶装置と、供給されたデータを前記
記憶装置の第1の記憶領域に書込む第1の書込み手段と
、供給されたデータを前記記憶装置の第2の記憶領域に
書込む第2の書込み手段と、優先度の設定されたデータ
が入力され、その優先度が高い場合は入力されたデータ
を前記第1の書込み手段に供給し、一方、その優先度が
低い場合は入力されたデータを前記第2の書込み手段に
供給するデータ切換手段と、前記第1の記憶領域に記憶
されたデータを読出し、次に前記第2の記憶領域に記憶
されたデータを読出ずデータ読出し手段とを具備するこ
とを特徴としている。
また、特許請求の範囲第2項記載の発明にあっては、記
憶装置と、優先度の高いデータを前記記憶装置の第1の
記憶領域に書込むとともに優先度の低いデータを前記記
憶装置の第2の記憶領域に吉込むデータ書込み手段と、
前記第1の記憶領域からデータを読出ず第1の読出し手
段と、前記第2の記憶領域からデータを読出す第2の読
出し手段と、前記第1の読出し手段を動作させ、次に前
記第2の読出し手段を動作させるデータ選択手段とを具
備することを特徴としている。
「作用」 特許請求の範囲第1項記載の発明にあっては、優先度の
高いデータが、データ切換手段、第1の書込み手段を順
次介して第1の記憶領域に書込まれる。また、優先度の
低いデータは、データ切換手段、第2の書込み手段を順
次介して第2の記憶領域に書込まれる。データ読出し手
段は、第1の記憶領域に記憶されたデータを続出し、次
に第2の記憶領域に記憶されたデータを読出すから、優
先度の高いデータが速やかに読出される。
また、特許請求の範囲第2項記載の発明にあっては、デ
ータ書込み手段によって、優先度の高いデータか第1の
記憶領域に書込まれるとともに優先度の低いデータが第
2の記憶領域に書込まれろ。
一方、データ選択手段は、第1の読出し手段を動作させ
、次に第2の読出し手段を動作させるから、第1の記憶
領域に書込まれた優先度の高いデータが速やかに読出さ
れる。
「実施例」 次に本発明の実施例を図面を参照し説明する。
第1図は本発明の一実施例のLANの電気的構成を示す
ブロック図である。なお、図において第2図の各部に対
応する部分には、同一の符号を付し、説明を省略する。
図においてメモリ部2には、優先度「2」、「3」の送
信データを格納する高優先度送信データ格納領域2aと
、優先度「0−1、「1」の送信データを格納する低優
先度送信データ格納領域2bと、優先度「2」、「3」
の受信データを格納する高優先度受信データ格納領域2
Cと、優先度「0」、「1」の受信データを格納する低
優先度受信データ格納領域2dとが設けられている。
受信データ切換部7は、通信局FからLAN接続部5を
介して供給された受信データを、その優先度に応じて、
高優先度受信DMA制御部10または低優先度受信DM
A制御部IIの何れかに供給する。すなわち、受信デー
タの優先度が「2」また(よ「3」の場合は前者に、受
信データの優先度か「0」またはrlJの場合は後者に
、受信データが供給される。高優先度受信DMA制御部
10は、供給された受信データを、バスインターフェー
ス部12、通信局内部バス3を順次介して高優先度受信
データ格納領域2cに書込む。また、これと同様に、低
優先度受信DMA制御部llら供給された受信データを
低優先度受信データ格納領域2dに書込む。
CPUIは、まず高優先度受信データ格納領域2cに書
込まれたデータを順次読出ずとともに読出したデータに
係る処理を実行する。そして、これらの処理が終了する
と、低優先度受信データ格納領域2dに書込まれたデー
タが順次読出され、読出されたデータに係る処理が実行
される。
すなわち、優先度「2」、「3」の受信データが優先的
に続出され、これらのデータに係る処理が優先的に実行
される。
一方、CPU 1は、他局に伝送する送信データを、優
先度に応じて、高優先度送信データ格納領域2aあるい
は低優先度送信データ格納領域2bに書込む。すなわち
、送信データの優先度が「2」または「3−1の場合は
、この送信データが高優先度送信データ格納領域2aに
書込まれ、一方、送信データの優先度が「0」または「
1−1の場合は、この送信データが低優先度送信データ
格納領域2bに書込まれる。
次に、通信局Aのデータ送信が可能であり、かつ、高優
先度送信データ格納領域2aに送信データが書込まれて
いる場合において、送信データ切換部6は、高優先度送
信DMA制御部8の動作を開始させろととらに、高優先
度送信DMA制御部8の出力データをL A N接続部
5を介して通信局Bに供給する。高優先度送信DMA制
御部8は、高優先度送信データ格納領域2ai、:書込
まれた送信データを順次読出して出力する。
一方、通信局Aのデータ送信が可能てあり、かつ、高優
先度送信データ格納領域2aに送信データが書込まれて
いない場合において、送信データ切換部6(よ、低優先
度送信DMA制御部9の動作を開始させ−るとともに、
低優先度送信DMA制御部9の出力データをLAN接続
部5を介して通信局Hに供給する。低優先度送信DMA
制御部9は、低優先01′送信データ格納領域2bに書
込まれた送信データを順次読出して出力する。
ずなイつち、高優先度送信データ格納領域2aに書込ま
れた優先度「2」、「3」のデータか優先的に読出され
、速やかに通信局Bに伝送される。
このように、本実施例にあっては、通信局Fから優先度
の高いデータが入力されると、このデータが速やかにC
PUIに供給され、かつ、CP Ulから優先度の高い
データが出力されると、このデータが速やかに通信局B
に供給される。
なお、本発明は上述の実施例に限定されるものではなく
、種々の変更が可能であることはいうまでもない。例え
ば、上述の実施例においては、受信データおよび送信デ
ータに対して、それぞれ2のデータ格納領域およびDM
A制御部を設たが、これらの構成要素を優先度の数たけ
(すなわち4)設けてもよい。
「発明の効果」 以」二説明した通り、本発明の通信制御装置によれば、
優先度の高いデータを速やかに伝送することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のローカルエリアネットワー
クのブロック図、第2図は従来のローカルエリアネット
ワークのブロック図である。 l・・・・・・情報処理部(データ読出し手段、データ
書込み手段)、2・・・・・メモリ部(記憶装置)、6
・・・・・送信データ切換部(データ選択手段)、7・
・・受信データ切換部(データ切換手段)、8・・・・
・高優先度送信DMA制御部(第1の読出し手段)、9
 ・低優先度送信DMA制御部(第2の続出し手段)、
IO・・・・高優先度受信DMA制御部(第1の書込み
手段)、11 ・・低優先度受信DMA制御部(第2の
書込み手段)。

Claims (2)

    【特許請求の範囲】
  1. (1)記憶装置と、 供給されたデータを前記記憶装置の第1の記憶領域に書
    込む第1の書込み手段と、 供給されたデータを前記記憶装置の第2の記憶領域に書
    込む第2の書込み手段と、 優先度の設定されたデータが入力され、その優先度が高
    い場合は入力されたデータを前記第1の書込み手段に供
    給し、一方、その優先度が低い場合は入力されたデータ
    を前記第2の書込み手段に供給するデータ切換手段と、 前記第1の記憶領域に記憶されたデータを読出し、次に
    前記第2の記憶領域に記憶されたデータを読出すデータ
    読出し手段と を具備することを特徴とする通信制御装置。
  2. (2)記憶装置と、 優先度の高いデータを前記記憶装置の第1の記憶領域に
    書込むとともに優先度の低いデータを前記記憶装置の第
    2の記憶領域に書込むデータ書込み手段と、 前記第1の記憶領域からデータを読出す第1の読出し手
    段と、 前記第2の記憶領域からデータを読出す第2の読出し手
    段と、 前記第1の読出し手段を動作させ、次に前記第2の読出
    し手段を動作させるデータ選択手段とを具備することを
    特徴とする通信制御装置。
JP1343211A 1989-12-28 1989-12-28 通信制御装置 Pending JPH03201850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1343211A JPH03201850A (ja) 1989-12-28 1989-12-28 通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1343211A JPH03201850A (ja) 1989-12-28 1989-12-28 通信制御装置

Publications (1)

Publication Number Publication Date
JPH03201850A true JPH03201850A (ja) 1991-09-03

Family

ID=18359773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1343211A Pending JPH03201850A (ja) 1989-12-28 1989-12-28 通信制御装置

Country Status (1)

Country Link
JP (1) JPH03201850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05316078A (ja) * 1992-05-07 1993-11-26 Nec Corp 情報多重化方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05316078A (ja) * 1992-05-07 1993-11-26 Nec Corp 情報多重化方式

Similar Documents

Publication Publication Date Title
JPH03201850A (ja) 通信制御装置
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPS61217858A (ja) デ−タ伝送装置
JP2836357B2 (ja) ファクシミリ装置
JPH0234518B2 (ja)
JP3893787B2 (ja) 通信方法
JPS61200734A (ja) デ−タ伝送方式
JPS6315546A (ja) 応答確認方式
JPH02222058A (ja) マルチプロセッサシステム
JPH07143133A (ja) メモリ共用多層プロトコル処理装置
JPS60219849A (ja) パケツト処理装置
JPH02165755A (ja) データ通信方式
JPS61260350A (ja) 並列処理制御方式
JPH01265355A (ja) マルチ・プロセッサ・システム
JPS63234749A (ja) メツセ−ジ伝送装置
JPH03143047A (ja) 通信制御方式
JPS589620B2 (ja) 対等通信システム
JPH0561838A (ja) マルチcpuの通信装置
JPH0236415A (ja) プリンタ出力処理方式
JPS59205848A (ja) 優先制御方式
JPH01120940A (ja) 電子交換システムの保守運用時コマンドレスポンス識別方式
JPH04239369A (ja) 共有記憶装置制御方式
JPH0573512A (ja) マルチプロセツサシステム
JPS635452A (ja) 伝送制御装置
JPH0282342A (ja) データ通信装置