JPS589620B2

JPS589620B2 - 対等通信システム

Info

Publication number: JPS589620B2
Application number: JP54090548A
Authority: JP
Inventors: 吉井寛; 宮村修一; 高田賢次; 森卓郎; 鈴木幹夫
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1979-07-17
Filing date: 1979-07-17
Publication date: 1983-02-22
Also published as: JPS5614749A

Description

【発明の詳細な説明】本発明は、対等通信システムに関し、特に送受信機能を
備えた３局以上が独立して互に同時通信できる対等通信
システムに関するものである。

従来より、多数地点間を１本の回線で結び、それらの多
数地点相互間で互いに通信を行う方式として分岐回線方
式がある。

この分岐回線の使用形態としては、分岐回線に接続され
ている多数の局のうちの１つを主局、他をすべて従局と
して、主局と従局間でのみ通信を行う方式と、主局と従
局の関係を設定することなく、１つの分岐回線に接続さ
れている局すべての間で相互に通信を行う方式とがある
。

いずれの方式においても、送信側への応答のための回線
は１つしかないため、同時には１受信局しか応答するこ
とができず、かつ応答した受信局を明示するために、応
答メッセージには受信局のアドレスを付与するか、ある
いは他局が送信しないように制御する必要がある。

第１図は、従来の主局、従局間の分岐回線による接続図
である。

例えば、主局１０から分岐回線３０を介して従局２１に
メッセージを送る場合、主局１０はメッセージに従局２
１のアドレスを付与する必要があり、かつ従局２１のみ
が応答するように制御する必要がある。

また、従局２１と２２相互間の通信を行う場合、直接交
信は不可能であり、データはすべて主局１０を経由して
伝送される必要があるため、効率のよい通信を行うこと
ができない。

また、同時に複数局から通信を開始したとき、優先順位
の低い局は不当に待機させられることが多い。

さらに、第１図に示す接続図において、従来のデータ通
信のアドレス方式を適用すると、次のような問題が生じ
る。

すなわち、データ通信では、一般に、主局が送出したメ
ッセージに対する従局からの応答を確認後、主局が再び
次のメッセージを送出して通信する。

このための手段として、主局Ａがメッセージを送出する
際、従局Ｂのアドレスをメツセージに付し、これに対す
るレスポンスを行う従局Ｂは、レスポンスにＢを付して
Ａに送ることにより、これが主局Ａに対する従局Ｂから
のレスポンスであることを認識する方法としている。

つまり、Ｂ局がＡ局に送る電文のうち、メッセージとレ
スポンスの識別は、電文に付されているアドレスがＡの
ときはメッセージ、Ｂのときにはレスポンスということ
で行われている。

なお、Ｂ局からレスポンスを送るときには、すでに何ら
かのメッセージがＡ局からＢ局に対し送られているはず
である。

このような従来のアドレス方式を、そのまま第１図の主
局１０、従局２１，２２に適用すると、局２１から局１
０あるいは局２２に送る電文のうち、レスポンスは局１
０あるいは局２２に送る場合ともに、局２１のアドレス
を付して送ることになる。

逆に、局１０あるいは局２２にとっては、局２１から電
文に局２１のアドレスが付されて送られた電文に対して
、自局に送られたレスポンスか、あるいは他局に送られ
たレスポンスかを区別することができず、通信に矛盾を
来たすことになる。

本発明の目的は、このような問題を改善するため、送受
信機能を備えた３局以上が独立して互いに同時通信を行
い、対等かつ効率よくメッセージの授受を行うことがで
き、しかも送受信部を安価に構成できる対等通信システ
ムを提供することにある。

本発明の対等通信システムは、３局以上を接続したデー
タ通信システムにおいて、各局にそれぞれ１つの送信回
線と相手局数の受信回線を分離して備え、各局には各々
自局宛アドレスと応答アドレスを割り当て、各局は自局
宛アドレスまたは応答アドレスが付与されたメッセージ
のみを取込む手段と、メッセージに付与されたアドレス
が自局宛アドレスの場合は該メッセージが他の局から自
局宛に送られたメッセージであると判定し、メッセージ
に付与されたアドレスが応答アドレスの場合は、自局が
送ったメッセージに対応する応答であると判定する手段
を有することに特徴がある。

以下、本発明の実施例を、図面により説明する。

第２図は、本発明の対等通信システムの概略接続図であ
る。

第２図では、各局４１，４２，４３がそれぞれ２独立し
た送信回線５１，５２，５３を有し、かつ各局４１，
４２，４３は６１，６２，６３で示す同一アドレスの付
されたメッセージのみを受信する。

すなわち、局４１はメッセージにＡまたはＡ′が付与さ
れたメッセージのみを受信する。

いま、局４１が局４２と通信する場合、局４１から送信
するメッセージにはＢを付与し、局４２からの応答には
Ａを付与する。

また、これと反対に、局４２から送信するメッセージに
はＡを付与し、局４１からの応答にはＢを付与する。

これにより、例えば局４１と局４２、および局４２と局
４３が同時に通信を開始しても、各局宛のメッセージが
分離でき、矛盾なく通信を行える。

同じように、局４１と局４２が、それぞれ同時に局４２
と局４１に対して通信を開始しても、衝突したりあるい
は待合せすることなく、独立して通信を行える。

さらに、同報通信を行う場合、第２図の６１，６２，６
３には示されていないが、局４１，４２．４３がともに
受信可能なメッセージとしてＧというアドレスも含ませ
ればよい。

いま、局４１が同報送信局であるとき、局４１からアド
レスＧを付して送信することにより、同報通信メッセー
ジを受取った局４２，４３はそれぞれＡ′というアドレ
スを付して応答する。

第３図は、第２図の対等通信システムの通信局の要部ブ
ロック図である。

第３図では、各局の受信部のうち、受信回線Ｒｌ，Ｒ２
上の自局宛メッセージのみを取込む回路が示されている
。

回線に接続される局の数だけ送信回線が設けられている
ので、受信部は自局を除いた数の受信回線Ｒｌ，Ｒ２に
接続されており、各々受信アドレス検出部３１．３２を
結合する。

さらに、受信アドレス検出部３１，３２には各々に対応
して受信バツファ３３，３４が接続され、共通バス３７
を介して局内プロセッサ３５に結合される。

また、共通バス３７には通信制御部３６が接続され、送
信回線Ｔに対してメッセージを送出する機能を有してい
る。

受信アドレス検出部３１．３２は、受信回線Ｒ１あるい
はＲ２に自局のアドレスを付したメッセージが送られて
きた場合のみ対応するメッセージを取込み、受信バツフ
ァ３３，あるいは３４に転送する。

この場合、受信回線Ｒ１，Ｒ２がそれ，それどの局の送
信回線に対応しているかがあらかじめ識別されているの
で、メッセージを取込んだ時点で、送信局を判別できる
。

すなわち、第３図では、受信バツファ３３，３４のいず
れにメッセージが書込まれたかにより、他の２局のうち
いずれの局から送られてきたかが判別される。

また、受信アドレス検出部３１，３２は、メッセージが
自局に送られたものか、あるいは自局が相手局に送信し
た後の応答メッセージであるかを、メッセージに付され
た６１〜６３の符号により判定する。

つまり、第３図の局が４１の場合にはＡあるいはＮによ
り、局が４２の場合にはＢあるいはＢにより、また局が
４３の場合にはＣあるいはＣ′により判定できるので、
このときの送信局のアドレス、および自局に送られたメ
ッセージであるか、応答メッセージであるかの識別情報
を受信バツファ３３あるいは３４の一部、例えばメッセ
ージの先頭に書込むものとする。

局内プロセッサ３５は、制御線３８を介して受信バツフ
ァ３３あるいは３４の先頭番地を監視し、有意情報（自
局宛アドレスあるいは応答アドレスが検出されたときに
、共通バス３７を通して、対応する処理を行う。

例えば、応答メッセージを送る必要がある場合には、局
内プロセッサ３５から共通バス３７を介して通信制御部
３６に所要情報を転送し、制御線３９により通信制御部
３６から送信回線Ｔに送出させる。

第４図は、第３図の受信アドレス検出部の構成図である
。

第４図において、受信回線端子ＩＮにはアドレス・シフ
ト・レジスタが接続され、メッセージ先頭のアドレスを
アドレス・シフト・レジスタ３０１に取込むとともに、
メッセージの同期信号であるフラグ検出信号ＦＬをフラ
グ端子より読出す。

自局宛アドレス・スイッチＡ１〜Ａ８，および応答アド
レス・スイッチＡ′１〜Ａ／８による出力をそれぞれア
ドレス・シフト・レジスタ３０１の内容と比較すること
により、そのいずれであるかを示すアドレス判別出力Ｃ
Ｆ１，ＣＦ２の一方を受信バツファ３３または３４に書
込む。

なお、フラグ検出信号ＦＬは、フレーム構成されたメッ
セージの先頭に配置され、これを検出することによりメ
ッセージの同期が検出される。

このフラグ検出信号ＦＬが立上ると、フリツプ・フロツ
プ３０６をリセットしてゲートＧ１，Ｇ３を閉じて受信
バツファへの通路を阻止するとともに、フリツプ・フロ
ツプ３０５をセットしてその出力でスタート・ストップ
型クロツク発振器３０４を駆動する。

クロツク発振器３０４のクロツク信号ＣＬＩは、入力デ
ータと同一のクロツク周波数で、アドレス・シフト・レ
ジスタ３０１にメッセージに付加されたアドレスを順次
格納するとともに、シフト数カウンタ３０３のカウント
動作を開始させる。

シフト数カウンタ３０３の内容があらかじめ設定された
値になったとき、フリツプ・フロツプ３０５を通してク
ロック発振器３０４の動作を止める。

このとき、アドレス・シフト・レジスタ３０１には、ア
ドレスがセットされる。

一方、クロツク発振器３０４からのクロツク信号ＣＬ２
は、ＣＬ１の２倍の周波数でフリツプ・フロツプ３０７
をセット・リセットさせ、ＱまたはＱ出力を交互にハイ
レベルにする。

あらかじめ、自局宛アドレス・スイッチＡ１〜Ａ８およ
び応等アドレス・スイッチＮ１〜Ｘ８には、この局の自
局宛アドレスおよび応答アドレスが「１」「０」に対
応してオン・オフ設定されている。

シフト数カウンタ３０３が設定値に達し、オーバフロー
信号が出されると、ゲートＧ２が開いて※１の制御信号
が送られ、各アドレス信号を比較回路３０２に入力させ
る。

すなわち、フリツプ・フロツプ３０７のＱ出力がハイレ
ベルになると、アドレス判別出力ＣＦ１のゲートＧ４を
開くとともに、自局宛アドレスを比較回路３０２に入力
し、またフリツプ・フロツプ３０７のＱ出力がハイレベ
ルになると、アドレス判別出力ＣＦ２のゲートＧ５を開
くとともに、応答アドレスを比較回路３０２に入力する
。

比較回路３０２はアドレス・シフト・レジスタ３０１の
内容が自局宛アドレスに一致するか、あるいは応答アド
レスに一致するとき、フリツプ・フロツプ３０６をセッ
トし、セット出力によりゲートＧ１とＧ３を開いてアド
レスに続くメッセージを受信バツファに送出するととも
に、アドレス判別出力ＣＦＩあるいはＣＦ２を受信バツ
ファに送る。

この場合、ＣＦ１はアドレス・シフト・レジスタ３０１
の内容がＡ１〜Ａ８と同一のとき立上り，ＣＦ２はアド
レス・シフト・レジスタ３０１の内容が応答アドレスＡ
′１〜Ａ８と同一のとき立上ることになる。

なお、自局宛アドレス・スイッチＡ１〜Ａ８，応答アド
レス・スイッチＡ′１〜Ｎ８の他に、グローバル・アド
レス・スイッチＧ１〜Ｇ８を追加すれば、同報通信も全
く同じようにして受信することができる。

第６図は、受信バツファの先頭に書込まれるデータ・フ
ォーマットのビツト構成図である。

第６図のフォーマットのうち、Ｒ１，Ｒ２，Ｒ３は
受信回線に対応するエリアであり、残りの０〜９ビット
はシステムが拡大され、受信回線が増加したときのため
の予備エリアである。

ここで、Ｒ１に対応する発信局が第２図における局４１
である場合には、ビット１０あるいはビット１１にビッ
トが立っているとき局４１がメッセージを送信している
ことであり、ＣＦ１が立っているときには自局宛メッセ
ージ、ＣＦ２が立っているときには応答メッセージであ
る。

第５図は、第３図における通信制御回路のブロツク構成
図である。

通信制御回路は、通信メッセージ送信の制御を行う制御
回路３６０、共通バス用バツファ３６１、ラッチ回路３
６２、およびパラレル・シリアル変換回路３６３から構
成されている。

制御回路３６０は、第３図に示す局内プロセッサ３５の
制御により、送信すべきメッセージが共通バス３７上に
転送されてくることを検知し、共通バス用バツファ３６
１およびラッチ回路３６２を制御して共通バス３７のデ
ータを取込む。

これを、パラレル・シリアル変換回路３６３で変換して
から送信回線Ｔに送出する。

なお、ここで送られる情報は、局内プロセッサ３５のプ
ログラムを実行することにより発生される。

以上説明したように、本発明によれば、３局以上のシス
テム構成において各局が他から干渉されることなく独立
して通信を行うことができ、対等で、効率よくメッセー
ジの送受信が可能である。

例えば、衛星通信回線を用いて、相互通信を行う場合に
は、待合せがないから効率的な通信ができ、また、すで
に使用されているデータ伝送のハイレベル伝送手順で、
レスポンスのアドレス部を変更するのみでよく、しかも
受信側のアドレスが固定であり、すべて同一構成である
ため量産化が可能となる。

【図面の簡単な説明】

第１図は従来の分岐回線による接続図、第２図は本発明
の実施例を示す対等通信システムの概略接続図、第３図
は第２図の対等通信システムの通信局の要部ブロツク図
、第４図は第３図の受信アドレス検出部の構成図、第５
図は第３図における通信制御回路のブロック図、第６図
は受信バツファの先頭に書込まれるデータ・フォーマッ
トのビット構成図である。４１，４２，４３・・・通信局、５１，５２，５３・・
・送信回線、６１，６２，６３・・自局宛アドレス、応
答アドレス、３１，３２・・・アドレス検出部、３３，
３４・・・受信バツファ、３５・・・局内プロセッサ、
３６・・・通信制御部、３７・・・共通バス、３８，３
９・・・制御線、３０１・・・アドレス・シフト・レジ
スタ、３０２・・・比較回路、３０３・・・シフト数カ
ウンタ、３０４・・・クロツク発振器、３０５，３０
６．３０７・・・フリツプ・フロツプ、３６０・・・制
御回路、３６１・・・共通バス用バツファ、３６２・・
・ラッチ回路、３６３・・・パラレル・シリアル変換回
路。

Claims

【特許請求の範囲】

１３局以上を接続したデータ通信システムにおいて、
各局にそれぞれ１つの送信回線と相手局数の受信回線を
分離して備え、各局には各々自局宛．アドレスと応答ア
ドレスを割り当て、各局は自局宛アドレスまたは応答ア
ドレスが付与されたメツセージのみを取込む手段と、メ
ッセージに付与されたアドレスが自局宛アドレスの場合
は該メッセージが他の局から自局宛に送られたメッセー
ジであると判定し、メッセージに付与されたアドレスが
応答アドレスの場合は、自局が送ったメッセージに対応
する応答であると判定する手段を有することを特徴とす
る対等通信システム。