JPH03201140A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、外部に発振子を接続して動作する、半導体集
積回路における、チップのテストモード設定のための回
路に関するものである。

従来の技術 以下、従来の集積回路装置について説明する。

第２図は、従来の集積回路装置のブロック図である。第
２図において、１は発振入力端子、２は発振出力端子、
４は発振回路、５は発振回路４の出力を受けて半導体集
積回路全体を動作させるシステム・クロック１０を発生
させるためのシステム・クロック発生回路である。３は
入出力端子、６は入出力回路、７はチップ・テスト・モ
ード設定回路、１１はチップ・テスト・モード制御信号
、１２は入出力信号である。

以上のように構成された集積回路装置に関して、以下そ
の動作について説明する。

外部に接続された振動子（図示せず）と、発振回路４に
よって生成されたクロック・パルスは、システム・クロ
ック発生回路５によって、分周等の処理を施された後、
システム・クロック１０として、集積回路の内部に供給
される。上記システム・クロック１０を同期信号とし、
入出力回路６を経て入出力端子３から印加される入力パ
ルスの、特定の波形パターンをチップ・テスト・モード
設定回路７において検出し、チップ・テスト・モード制
御信号１１を作り出すものである。

発明が解決しようとする課題 上記の従来の構成では、ノイズ等の影響で誤ってチップ
・テスト・モードに入ってしまうのを防止する目的でチ
ップ・テスト・モードの設定をしにくくするために、入
出力回路６の構成を工夫して、通常の使用状態において
、チップ・テスト・モードの設定パターンが入力されに
くい状況を作り出すとか、あるいはチップ・テスト・モ
ード設定回路７の構成に工夫を加え、受は付ける入力波
形パターンを複雑にするなどの配慮が必要であった。

本発明は、上記のような配慮をしなくても、通常使用条
件下では、容易には、チップ・テスト・モードの設定が
できないような集積回路装置を、極めて簡単な回路で実
現することを目的とする。

課題を解決するための手段 この目的を達成するために本発明の集積回路装置は、通
常使用の際に、個別に駆動される可能性のない、発振入
力端子と発振出力端子、および上記２つの端子から独立
に印加される入力パルスを基に、チップ・テスト・モー
ド制御信号を作り出すためのチップ・テスト・モード設
定回路を備えている。

作用 この構成によって、チップ・テスト・モード設定回路に
入力するための、入出力端子は不要となり、かつ、チッ
プ・テスト・モードに設定しにくくするための回路的な
配慮も必要なくなり、設定回路自体の構成も簡略化でき
る。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は、本発明の一実施例における集積回路装置のブ
ロック図を示すものである。第１図において、１は発振
入力端子、２は発振出力端子、４は発振回路、５はシス
テム・クロック発生回路、７はチップ・テスト・モード
設定回路であり、１０はシステム・クロック、１１はチ
ップ・テスト・モード制御信号である。

以上のように構成された集積回路装置について、以下そ
の動作を説明する。

通常使用の際には、外部に取り付けられた発振子（図示
せず）および発振回路４により生成されたクロック・パ
ルスは、従来例と同じようにシステム・クロック発生回
路５を介して、システム・クロック１０として集積回路
の内部に供給される。本実施例において、チップ・テス
ト・モード制御信号１１を作り出す場合には、発振入力
端子１より印加された入力信号は、発振回路４および、
チップ・テスト・モード設定回路７へと伝搬される。こ
の場合、発振出力端子２からは、上記発振回路４の出力
に逆らった形で、他励により、クロック・パルスを入力
する必要がある。

そのクロック・パルスは、従来例と同様に、システム・
クロック発生回路５を介して、システム・クロック１０
として集積回路内部に供給されると共に、同期信号とし
て、チップ・テスト・モード設定回路７へ伝達される。

チップ・テスト・モード設定回路７では、上記同期信号
により、発振入力端子１からの特定の波形パターンを検
出しチップ・テスト・モード制御信号１１を生成する。

以上のように本実施例によれば、チップ・テスト・モー
ド設定の際の、クロック・パルスを、発振回路出力に逆
らった形で、他励で入力するようにしたことによって、
通常使用条件の下での１、チップ・テスト・モード設定
の可能性を、極めて低く押さえることができる。

発明の効果 本発明は、通常使用の際に独立に駆動されることのない
、発振入力端子と発振出力端子を利用して、チップ・テ
スト・モードの設定行うことにより、実使用時の外部か
らノイズ等の影響によって、上記モードに誤って、入っ
てしまうという可能性が、飛躍的に小さくなり、同時に
、同モード設定回路自体の構成も簡略化できる。なお且
つ、同モード設定のために、特殊な端子を設定する必要
もなくなる。

【図面の簡単な説明】

第１図は本発明の一実施例における集積回路装置のブロ
ック図、第２図は従来の集積回路装置のブロック図であ
る。 １・・・・・・発振入力端子、２・・・・・・発振出力
端子、３・・・・・・入出力端子、４・・・・・・発振
回路、５・・・・・・システム・クロック発生回路、６
・・・・・・入出力回路、７・・・・・・チップ・テス
ト・モード設定回路、１０・・・・・・システム・クロ
ック、１１・・・・・・チップ・テスト・モード制御信
号、１２・・・・・・入出力信号。

Claims (1)

【特許請求の範囲】
1. 発振入力端子と、発振出力端子から、それぞれ独立な信
   号を入力することによって、チップのテスト・モードを
   設定するチップ・テスト・モード設定回路を備えたこと
   を特徴とする集積回路装置。