JPH04315210A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH04315210A JPH04315210A JP3082136A JP8213691A JPH04315210A JP H04315210 A JPH04315210 A JP H04315210A JP 3082136 A JP3082136 A JP 3082136A JP 8213691 A JP8213691 A JP 8213691A JP H04315210 A JPH04315210 A JP H04315210A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007257 malfunction Effects 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はクロック発生回路に関し
、特にクロック停止信号により内部クロックの発生をを
停止させるクロック発生回路に関する。
、特にクロック停止信号により内部クロックの発生をを
停止させるクロック発生回路に関する。
【０００２】
【従来の技術】従来のクロック発生回路は、図３に示す
ように、入力保護回路１，２と、入力回路８と、クロッ
ク発生回路６と、内部回路７と、ＮＯＲ回路Ｅ１とを備
えて構成されていた。
ように、入力保護回路１，２と、入力回路８と、クロッ
ク発生回路６と、内部回路７と、ＮＯＲ回路Ｅ１とを備
えて構成されていた。
【０００３】次に、動作について説明する。
【０００４】図４は、図３に示す従来のクロック発生回
路の動作を説明するためのタイムチャートである。
路の動作を説明するためのタイムチャートである。
【０００５】クロック停止信号ＳＴは、″Ｌ″アクティ
ブな信号であり、通常動作時は″Ｈ″レベルである。ク
ロック停止信号ＳＴは入力保護回路２を介して入力回路
８に入力される。入力回路８でレベルが反転されて、″
Ｌ″レベルの出力信号ｊがＮＯＲ回路Ｅ１に入力される
。外部クロック信号ＣＬＫは、ＮＯＲ回路Ｅ１の出力ｋ
としててクロック発生回路６に入力される。″Ｈ″レベ
ル出力ｋは、クロック発生信号としてクロック発生回路
６により内部クロックＣＰを発生する。内部クロックＣ
Ｐは、内部回路７に入力されてこれを動作させる。
ブな信号であり、通常動作時は″Ｈ″レベルである。ク
ロック停止信号ＳＴは入力保護回路２を介して入力回路
８に入力される。入力回路８でレベルが反転されて、″
Ｌ″レベルの出力信号ｊがＮＯＲ回路Ｅ１に入力される
。外部クロック信号ＣＬＫは、ＮＯＲ回路Ｅ１の出力ｋ
としててクロック発生回路６に入力される。″Ｈ″レベ
ル出力ｋは、クロック発生信号としてクロック発生回路
６により内部クロックＣＰを発生する。内部クロックＣ
Ｐは、内部回路７に入力されてこれを動作させる。
【０００６】次に、クロック停止実行時について説明す
る。図５（Ａ）において、クロック停止信号ＳＴは、Ｌ
点にて、″Ｈ″レベルから″Ｌ″レベルに変化する。す
ると、入力回路８の出力ｊは反転して、″Ｈ″レベルに
変化する。このとき、ＮＯＲ回路Ｅ１は、外部クロック
信号ＣＬＫの伝達を停止して信号ｋを″Ｌ″レベルに固
定する。この結果、クロック発生信号は中断され、クロ
ック発生回路６は内部クロックＣＰの発生を停止する。 したがって、内部回路７の動作も停止する。
る。図５（Ａ）において、クロック停止信号ＳＴは、Ｌ
点にて、″Ｈ″レベルから″Ｌ″レベルに変化する。す
ると、入力回路８の出力ｊは反転して、″Ｈ″レベルに
変化する。このとき、ＮＯＲ回路Ｅ１は、外部クロック
信号ＣＬＫの伝達を停止して信号ｋを″Ｌ″レベルに固
定する。この結果、クロック発生信号は中断され、クロ
ック発生回路６は内部クロックＣＰの発生を停止する。 したがって、内部回路７の動作も停止する。
【０００７】次に、クロック停止状態を解除するときに
は、図５（Ｂ）に示すように、クロック停止信号ＳＴを
Ｎ点にて、″Ｌ″レベルから″Ｈ″レベルに変化させる
。すると、入力回路８の出力ｊは反転して、″Ｌ″レベ
ルに変化する。このとき、ＮＯＲ回路Ｅ１は、外部クロ
ック信号ＣＬＫの伝達を再開させ、通常動作の状態と同
様に、ＮＯＲ回路Ｅ１の出力ｋは″Ｈ″レベル、すなわ
ち、クロック発生信号としてクロック発生回路６に入力
される。クロック発生信号は、クロック発生回路６によ
り内部クロックＣＰを発生する。内部クロックＣＰは、
内部回路７に入力されてこれを動作させるというもので
あった。
は、図５（Ｂ）に示すように、クロック停止信号ＳＴを
Ｎ点にて、″Ｌ″レベルから″Ｈ″レベルに変化させる
。すると、入力回路８の出力ｊは反転して、″Ｌ″レベ
ルに変化する。このとき、ＮＯＲ回路Ｅ１は、外部クロ
ック信号ＣＬＫの伝達を再開させ、通常動作の状態と同
様に、ＮＯＲ回路Ｅ１の出力ｋは″Ｈ″レベル、すなわ
ち、クロック発生信号としてクロック発生回路６に入力
される。クロック発生信号は、クロック発生回路６によ
り内部クロックＣＰを発生する。内部クロックＣＰは、
内部回路７に入力されてこれを動作させるというもので
あった。
【０００８】
【発明が解決しようとする課題】上述した従来のクロッ
ク発生回路は、外部クロック信号が立下がった直後ある
いは立上る直前に非同期入力であるクロック停止信号が
反転するような入力タイミングである場合は、クロック
発生回路の入力として極めて短時間、すなわち、スパイ
ク状のクロック発生信号が伝達されて誤動作させるとい
う欠点があった。また、クロック停止信号に雑音が発生
したような場合にも、この雑音がスパイク状のクロック
発生信号として伝達されてクロック発生回路の入力とな
りこれを誤動作させるという欠点があった。
ク発生回路は、外部クロック信号が立下がった直後ある
いは立上る直前に非同期入力であるクロック停止信号が
反転するような入力タイミングである場合は、クロック
発生回路の入力として極めて短時間、すなわち、スパイ
ク状のクロック発生信号が伝達されて誤動作させるとい
う欠点があった。また、クロック停止信号に雑音が発生
したような場合にも、この雑音がスパイク状のクロック
発生信号として伝達されてクロック発生回路の入力とな
りこれを誤動作させるという欠点があった。
【０００９】
【課題を解決するための手段】本発明のクロック発生回
路は、外部クロック信号に同期して内部クロックを発生
し、外部からのクロック停止信号により前記内部クロッ
クを停止させるクロック発生回路において、前記外部ク
ロック信号に同期して前記クロック停止信号を予め定め
たシフト数だけ順次シフトし前記シフト数のシフト完了
時に前記内部クロックを停止させる内部クロック停止信
号を生成するシフト回路と、前記シフト回路の出力によ
り制御され前記クロック停止信号をラッチするラッチ回
路とを備えて構成されている。
路は、外部クロック信号に同期して内部クロックを発生
し、外部からのクロック停止信号により前記内部クロッ
クを停止させるクロック発生回路において、前記外部ク
ロック信号に同期して前記クロック停止信号を予め定め
たシフト数だけ順次シフトし前記シフト数のシフト完了
時に前記内部クロックを停止させる内部クロック停止信
号を生成するシフト回路と、前記シフト回路の出力によ
り制御され前記クロック停止信号をラッチするラッチ回
路とを備えて構成されている。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明のクロック発生回路の一実施
例を示すブロック図である。
例を示すブロック図である。
【００１２】本実施例のクロック発生回路は、図１に示
すように、入力保護回路１，２と、インバータ２段から
なる入力回路３と、シフト回路４と、ラッチ回路５と、
クロック発生回路６と、内部回路７と、入力保護回路１
の出力とラッチ回路５の出力が入力されるＮＯＲ回路Ｅ
１，Ｅ２と、ＮＯＲ回路Ｅ１のとＥ２との間に直列接続
されているインバータ回路Ｉ１〜Ｉ３とを備えて構成さ
れている。
すように、入力保護回路１，２と、インバータ２段から
なる入力回路３と、シフト回路４と、ラッチ回路５と、
クロック発生回路６と、内部回路７と、入力保護回路１
の出力とラッチ回路５の出力が入力されるＮＯＲ回路Ｅ
１，Ｅ２と、ＮＯＲ回路Ｅ１のとＥ２との間に直列接続
されているインバータ回路Ｉ１〜Ｉ３とを備えて構成さ
れている。
【００１３】シフト回路４は、ＲＳフリップフロップで
あるフリップフロップ４１〜４４を備えて構成されてい
る。シフト回路４は、入力回路３の出力が入力されＮＯ
Ｒ回路Ｅ１の出力およびその反転信号であるインバータ
回路Ｉ１の出力を制御信号として入力し、その出力によ
りラッチ回路５を制御する。
あるフリップフロップ４１〜４４を備えて構成されてい
る。シフト回路４は、入力回路３の出力が入力されＮＯ
Ｒ回路Ｅ１の出力およびその反転信号であるインバータ
回路Ｉ１の出力を制御信号として入力し、その出力によ
りラッチ回路５を制御する。
【００１４】ラッチ回路５は、入力回路３の出力が入力
されＮＯＲ回路Ｅ１に出力を印加する。
されＮＯＲ回路Ｅ１に出力を印加する。
【００１５】その他の構成要素は前述の従来例で説明し
たものと共通のものである。
たものと共通のものである。
【００１６】次に、本実施例の動作について説明する。
【００１７】図２は、図１に示す本実施例の回路の動作
を説明するためのタイムチャートであり、（Ａ）はクロ
ック停止実行時の動作を、また、（Ｂ）はクロック停止
解除時の動作をそれぞれ示す。
を説明するためのタイムチャートであり、（Ａ）はクロ
ック停止実行時の動作を、また、（Ｂ）はクロック停止
解除時の動作をそれぞれ示す。
【００１８】まず、図２（Ａ）を用いてクロック停止実
行時の動作について説明する。
行時の動作について説明する。
【００１９】クロック停止信号ＳＴを、Ａ点において″
Ｈ″レベルから″Ｌ″レベルに変化させる。すると、入
力回路３の出力信号ａも、″Ｌ″レベルに変化する。こ
のときシフト回路４は、ＮＯＲ回路Ｅ１の出力信号ｇお
よびインバータＩ１によるその反転信号ｈをクロックパ
ルスとして動作し、外部クロック信号ＣＬＫのタイミン
グＢ〜Ｅの各点において、フリップフロップ４１〜４４
を以下のように制御する。タイミングＢでフリップフロ
ップ４１の出力信号ｂを″Ｌ″レベルにする。タイミン
グＣでフリップフロップ４２の出力信号ｃを″Ｌ″レベ
ルにする。タイミングＤでフリップフロップ４３の出力
信号ｄを″Ｌ″レベルにする。タイミングＥでフリップ
フロップ４４の出力信号を″Ｌ″レベルに、したがって
、シフト回路４の出力信号ｅを″Ｈ″レベルにする。″
Ｈ″レベルのシフト回路４の出力信号ｅは、ＮＯＲ回路
Ｅ２を阻止し、入力保護回路１，ＮＯＲ回路Ｅ１，イン
バータＩ１〜Ｉ３を介して入力される外部クロック信号
ＣＬＫの伝達を停止して、ＮＯＲ回路Ｅ２の出力信号す
なわちクロック発生信号ｉを″Ｌ″レベルに固定する。 この結果、クロック発生信号は中断され、クロック発生
回路６は内部クロックＣＰの発生を停止する。 したがって、内部回路７の動作も停止する。また、シフ
ト回路４の出力信号ｅが″Ｈ″レベルになるのと同時に
、ラッチ回路５は信号ａを入力として取込み、出力信号
ｆを″Ｈ″レベルに変化させてＮＯＲ回路Ｅ１の出力信
号ｇを″Ｌ″レベルに固定する。
Ｈ″レベルから″Ｌ″レベルに変化させる。すると、入
力回路３の出力信号ａも、″Ｌ″レベルに変化する。こ
のときシフト回路４は、ＮＯＲ回路Ｅ１の出力信号ｇお
よびインバータＩ１によるその反転信号ｈをクロックパ
ルスとして動作し、外部クロック信号ＣＬＫのタイミン
グＢ〜Ｅの各点において、フリップフロップ４１〜４４
を以下のように制御する。タイミングＢでフリップフロ
ップ４１の出力信号ｂを″Ｌ″レベルにする。タイミン
グＣでフリップフロップ４２の出力信号ｃを″Ｌ″レベ
ルにする。タイミングＤでフリップフロップ４３の出力
信号ｄを″Ｌ″レベルにする。タイミングＥでフリップ
フロップ４４の出力信号を″Ｌ″レベルに、したがって
、シフト回路４の出力信号ｅを″Ｈ″レベルにする。″
Ｈ″レベルのシフト回路４の出力信号ｅは、ＮＯＲ回路
Ｅ２を阻止し、入力保護回路１，ＮＯＲ回路Ｅ１，イン
バータＩ１〜Ｉ３を介して入力される外部クロック信号
ＣＬＫの伝達を停止して、ＮＯＲ回路Ｅ２の出力信号す
なわちクロック発生信号ｉを″Ｌ″レベルに固定する。 この結果、クロック発生信号は中断され、クロック発生
回路６は内部クロックＣＰの発生を停止する。 したがって、内部回路７の動作も停止する。また、シフ
ト回路４の出力信号ｅが″Ｈ″レベルになるのと同時に
、ラッチ回路５は信号ａを入力として取込み、出力信号
ｆを″Ｈ″レベルに変化させてＮＯＲ回路Ｅ１の出力信
号ｇを″Ｌ″レベルに固定する。
【００２０】次に、図２（Ｂ）を用いてクロック停止状
態を解除するときの動作について説明する。
態を解除するときの動作について説明する。
【００２１】クロック停止状態を解除するときは、クロ
ック停止信号ＳＴをＦ点において″Ｌ″レベルから″Ｈ
″レベルに変化させる。すると、入力回路２の出力ａは
反転して、″Ｈ″レベルに変化する。ラッチ回路５の出
力信号ｆが″Ｌ″レベルに変化する。すると、ＮＯＲ回
路Ｅ１は外部入力クロック信号ＣＬＫを出力信号ｇとし
て伝達する。このとき、シフト回路４は、ＮＯＲ回路Ｅ
１の出力信号ｇおよびインバータＩ１によるその反転信
号ｈをクロックパルスとして動作し、外部クロック信号
ＣＬＫのタイミングＧ〜Ｋの各点において、フリップフ
ロップ４１〜４４を以下のように制御する。タイミング
Ｇでフリップフロップ４１の出力信号ｂを″Ｈ″レベル
にする。タイミングＨでフリップフロップ４２の出力信
号ｃを″Ｈ″レベルにする。タイミングＩでフリップフ
ロップ４３の出力信号ｄを″Ｈ″レベルにする。タイミ
ングＫでフリップフロップ４４の出力信号を″Ｈ″レベ
ルに、したがって、シフト回路４の出力信号ｅを″Ｌ″
レベルにする。″Ｌ″レベルのシフト回路４の出力信号
ｅは、ＮＯＲ回路Ｅ２を伝達させ、入力保護回路１，Ｎ
ＯＲ回路Ｅ１，インバータＩ１〜Ｉ３を介して入力され
る外部クロック信号ＣＬＫの伝達を再開して、ＮＯＲ回
路Ｅ２の出力信号すなわちクロック発生信号ｉをクロッ
ク発生回路６に入力する。クロック発生信号は、クロッ
ク発生回路６により内部クロックＣＰを発生する。内部
クロックＣＰは、内部回路７に入力されてこれを動作さ
せる。
ック停止信号ＳＴをＦ点において″Ｌ″レベルから″Ｈ
″レベルに変化させる。すると、入力回路２の出力ａは
反転して、″Ｈ″レベルに変化する。ラッチ回路５の出
力信号ｆが″Ｌ″レベルに変化する。すると、ＮＯＲ回
路Ｅ１は外部入力クロック信号ＣＬＫを出力信号ｇとし
て伝達する。このとき、シフト回路４は、ＮＯＲ回路Ｅ
１の出力信号ｇおよびインバータＩ１によるその反転信
号ｈをクロックパルスとして動作し、外部クロック信号
ＣＬＫのタイミングＧ〜Ｋの各点において、フリップフ
ロップ４１〜４４を以下のように制御する。タイミング
Ｇでフリップフロップ４１の出力信号ｂを″Ｈ″レベル
にする。タイミングＨでフリップフロップ４２の出力信
号ｃを″Ｈ″レベルにする。タイミングＩでフリップフ
ロップ４３の出力信号ｄを″Ｈ″レベルにする。タイミ
ングＫでフリップフロップ４４の出力信号を″Ｈ″レベ
ルに、したがって、シフト回路４の出力信号ｅを″Ｌ″
レベルにする。″Ｌ″レベルのシフト回路４の出力信号
ｅは、ＮＯＲ回路Ｅ２を伝達させ、入力保護回路１，Ｎ
ＯＲ回路Ｅ１，インバータＩ１〜Ｉ３を介して入力され
る外部クロック信号ＣＬＫの伝達を再開して、ＮＯＲ回
路Ｅ２の出力信号すなわちクロック発生信号ｉをクロッ
ク発生回路６に入力する。クロック発生信号は、クロッ
ク発生回路６により内部クロックＣＰを発生する。内部
クロックＣＰは、内部回路７に入力されてこれを動作さ
せる。
【００２２】
【発明の効果】以上説明したように、本発明のクロック
発生回路は、外部クロック信号に同期してクロック停止
信号を予め定めたシフト数だけ順次シフトしこのシフト
数のシフト完了時に内部クロック停止信号を生成するシ
フト回路と、このシフト回路の出力により制御されクロ
ック停止信号をラッチするラッチ回路とを備えることに
より、クロック停止信号を外部クロック信号に同期させ
ることにより、スパイク状のクロック発生信号が伝達さ
れて誤動作するという不具合を防止できるという効果が
ある。また、クロック停止信号に雑音が発生したような
場合にも、この雑音がスパイク状のクロック発生信号と
して伝達されて誤動作するという不具合も防止できると
いう効果がある。
発生回路は、外部クロック信号に同期してクロック停止
信号を予め定めたシフト数だけ順次シフトしこのシフト
数のシフト完了時に内部クロック停止信号を生成するシ
フト回路と、このシフト回路の出力により制御されクロ
ック停止信号をラッチするラッチ回路とを備えることに
より、クロック停止信号を外部クロック信号に同期させ
ることにより、スパイク状のクロック発生信号が伝達さ
れて誤動作するという不具合を防止できるという効果が
ある。また、クロック停止信号に雑音が発生したような
場合にも、この雑音がスパイク状のクロック発生信号と
して伝達されて誤動作するという不具合も防止できると
いう効果がある。
【図１】本発明のクロック発生回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】本実施例のクロック発生回路における動作の一
例を示すタイムチャートである。
例を示すタイムチャートである。
【図３】従来のクロック発生回路の一例を示すブロック
図である。
図である。
【図４】従来のクロック発生回路における動作の一例を
示すタイムチャートである。
示すタイムチャートである。
１，２ 入力保護回路
３ 入力回路
４ シフト回路
５，４１〜４４ ラッチ回路
６ クロック発生回路
７ 内部回路
Ｅ１，Ｅ２ ＮＯＲ回路
Ｉ１〜Ｉ３ インバータ回路
Claims (2)
- 【請求項１】 外部クロック信号に同期して内部クロ
ックを発生し、外部からのクロック停止信号により前記
内部クロックを停止させるクロック発生回路において、
前記外部クロック信号に同期して前記クロック停止信号
を予め定めたシフト数だけ順次シフトし前記シフト数の
シフト完了時に前記内部クロックを停止させる内部クロ
ック停止信号を生成するシフト回路と、前記シフト回路
の出力により制御され前記クロック停止信号をラッチす
るラッチ回路とを備えることを特徴とするクロック発生
回路。 - 【請求項２】 前記シフト回路は前記外部クロック信
号をクロックパルスと前記クロック停止信号をシフトす
る縦続接続した前記シフト数のＲＳフリップフロップを
備えることを特徴とするクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082136A JP2710476B2 (ja) | 1991-04-15 | 1991-04-15 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082136A JP2710476B2 (ja) | 1991-04-15 | 1991-04-15 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315210A true JPH04315210A (ja) | 1992-11-06 |
| JP2710476B2 JP2710476B2 (ja) | 1998-02-10 |
Family
ID=13766006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082136A Expired - Lifetime JP2710476B2 (ja) | 1991-04-15 | 1991-04-15 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710476B2 (ja) |
-
1991
- 1991-04-15 JP JP3082136A patent/JP2710476B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710476B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0556085A (ja) | インターフエイス回路 | |
| US4317053A (en) | High speed synchronization circuit | |
| JPH04315210A (ja) | クロック発生回路 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH06188695A (ja) | 情報保持回路 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JP2564105Y2 (ja) | パルス生成器 | |
| JPH11150458A (ja) | 半導体装置 | |
| JPS60217722A (ja) | パルス信号発生回路 | |
| JPH0668691A (ja) | シフトレジスタ回路 | |
| JP2003057307A (ja) | スキャンフリップフロップ回路およびスキャン設計方法 | |
| JPS60128539A (ja) | スキヤン・イン・アウト制御回路 | |
| JPS5826696B2 (ja) | リングカウンタの並列運転方式 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JP2000307393A (ja) | 集積回路用入力回路 | |
| JPH0583101A (ja) | クロツク信号切換方式 | |
| JPH0433407A (ja) | ラッチ回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPH03188725A (ja) | 非同期信号送受信回路 | |
| JPH11150473A (ja) | 集積回路装置とその内部制御回路 | |
| JPH02220298A (ja) | シフトレジスタ回路 | |
| JPH11154848A (ja) | フリップフロップ | |
| JPH06213968A (ja) | 波形発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |