JPH0583101A - クロツク信号切換方式 - Google Patents
クロツク信号切換方式Info
- Publication number
- JPH0583101A JPH0583101A JP26684591A JP26684591A JPH0583101A JP H0583101 A JPH0583101 A JP H0583101A JP 26684591 A JP26684591 A JP 26684591A JP 26684591 A JP26684591 A JP 26684591A JP H0583101 A JPH0583101 A JP H0583101A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- level
- signal
- input
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 クロック信号の切換時にスパイク信号の発生
を防止し、非同期の２つのクロック信号を任意のタイミ
ングで切り換えることができるようにしたクロック信号
切換方式を提供する。 【構成】 クロック信号切換時に、第１の入力クロック
信号１（Ａ）が“Ｈ”から“Ｌ”に変化するのを待っ
て、第１の入力クロック信号１（Ａ）が内部クロック信
号（Ｆ）として供給されるのを断ち切り、内部クロック
信号（Ｆ）を“Ｌ”に固定し、その後第２の入力クロッ
ク信号２（Ｃ）が“Ｈ”から“Ｌ”に変化するのを待っ
て、第２の入力クロック信号２（Ｃ）を内部クロック信
号（Ｆ）として供給することによりクロック信号を切り
換え、スパイク状の信号の発生を阻止する。
を防止し、非同期の２つのクロック信号を任意のタイミ
ングで切り換えることができるようにしたクロック信号
切換方式を提供する。 【構成】 クロック信号切換時に、第１の入力クロック
信号１（Ａ）が“Ｈ”から“Ｌ”に変化するのを待っ
て、第１の入力クロック信号１（Ａ）が内部クロック信
号（Ｆ）として供給されるのを断ち切り、内部クロック
信号（Ｆ）を“Ｌ”に固定し、その後第２の入力クロッ
ク信号２（Ｃ）が“Ｈ”から“Ｌ”に変化するのを待っ
て、第２の入力クロック信号２（Ｃ）を内部クロック信
号（Ｆ）として供給することによりクロック信号を切り
換え、スパイク状の信号の発生を阻止する。
Description
【０００１】
【産業上の利用分野】この発明は、クロック信号切換時
にスパイク状の信号の発生を防止できるようにしたクロ
ック信号切換方式に関する。
にスパイク状の信号の発生を防止できるようにしたクロ
ック信号切換方式に関する。
【０００２】
【従来の技術】従来、カウンタやパイプライン処理回路
等においては、クロック端子に供給されるクロック信号
を２種類以上用いて切り換えて使用することが行われる
場合がある。このクロック信号の切換時には非常に細い
スパイク状の信号が発生してしまうことがある。特に２
つのクロック信号が非同期であったり、周波数が異なっ
ている場合などでは、スパイク信号が発生しないタイミ
ングで常に切り換えを行うことは非常に困難である。そ
して、このようなスパイク信号が発生すると、カウンタ
がミスカウントしたり、不要なデータがラッチされたり
するという不具合が生じる。このためデータの転送中な
どのクロックの数を管理しなければならないような期間
には、クロック信号の切り換えは困難であった。
等においては、クロック端子に供給されるクロック信号
を２種類以上用いて切り換えて使用することが行われる
場合がある。このクロック信号の切換時には非常に細い
スパイク状の信号が発生してしまうことがある。特に２
つのクロック信号が非同期であったり、周波数が異なっ
ている場合などでは、スパイク信号が発生しないタイミ
ングで常に切り換えを行うことは非常に困難である。そ
して、このようなスパイク信号が発生すると、カウンタ
がミスカウントしたり、不要なデータがラッチされたり
するという不具合が生じる。このためデータの転送中な
どのクロックの数を管理しなければならないような期間
には、クロック信号の切り換えは困難であった。
【０００３】また比較的長いパイプライン処理等を行っ
ている場合、このシステムクロック信号を、全く非同期
な別のクロック信号へ切り換えるには、クロック信号の
切換時に発生するスパイク信号により処理中のデータが
破壊されるのを防ぐため、通常はパイプラインレジスタ
中のデータが全て出力されるのを待って切り換えが行わ
れている。
ている場合、このシステムクロック信号を、全く非同期
な別のクロック信号へ切り換えるには、クロック信号の
切換時に発生するスパイク信号により処理中のデータが
破壊されるのを防ぐため、通常はパイプラインレジスタ
中のデータが全て出力されるのを待って切り換えが行わ
れている。
【０００４】
【発明が解決しようとする課題】ところが、このように
してパイプライン処理を行う場合、第１のクロック信号
に同期して入力される有効データの最後から第２のクロ
ック信号に同期して入力される有効データの最初までの
期間が、パイプライン処理の段数と比較して十分に長い
場合には問題は生じないが、同等以下の場合には切り換
えができないという問題があった。
してパイプライン処理を行う場合、第１のクロック信号
に同期して入力される有効データの最後から第２のクロ
ック信号に同期して入力される有効データの最初までの
期間が、パイプライン処理の段数と比較して十分に長い
場合には問題は生じないが、同等以下の場合には切り換
えができないという問題があった。
【０００５】本発明は、従来のクロック信号切換方式に
おける上記問題点を解消するためになされたもので、ク
ロック信号の切換時にスパイク信号の発生を防止し、非
同期な２つのクロック信号を任意のタイミングで切り換
えることができるようにしたクロック信号切換方式を提
供することを目的とする。
おける上記問題点を解消するためになされたもので、ク
ロック信号の切換時にスパイク信号の発生を防止し、非
同期な２つのクロック信号を任意のタイミングで切り換
えることができるようにしたクロック信号切換方式を提
供することを目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、連続したパルス信号で構成され
る入力クロック信号を２種類以上用いて動作させる回路
におけるクロック信号切換方式において、クロック信号
切換時に、第１の入力クロック信号が“Ｈ”レベルから
“Ｌ”レベル、又は“Ｌ”レベルから“Ｈ”レベルに変
化するのを待って第１の入力クロック信号が出力クロッ
ク信号として供給されるのを断ち切り出力クロック信号
を“Ｌ”レベル又は“Ｈ”レベルに固定し、その後第２
の入力クロック信号が“Ｈ”レベルから“Ｌ”レベル、
又は“Ｌ”レベルから“Ｈ”レベルに変化するのを待っ
て、第２の入力クロック信号を出力クロック信号として
供給することによりクロック信号を切り換え、スパイク
状の信号の発生を阻止するように構成するものである。
決するため、本発明は、連続したパルス信号で構成され
る入力クロック信号を２種類以上用いて動作させる回路
におけるクロック信号切換方式において、クロック信号
切換時に、第１の入力クロック信号が“Ｈ”レベルから
“Ｌ”レベル、又は“Ｌ”レベルから“Ｈ”レベルに変
化するのを待って第１の入力クロック信号が出力クロッ
ク信号として供給されるのを断ち切り出力クロック信号
を“Ｌ”レベル又は“Ｈ”レベルに固定し、その後第２
の入力クロック信号が“Ｈ”レベルから“Ｌ”レベル、
又は“Ｌ”レベルから“Ｈ”レベルに変化するのを待っ
て、第２の入力クロック信号を出力クロック信号として
供給することによりクロック信号を切り換え、スパイク
状の信号の発生を阻止するように構成するものである。
【０００７】次に上記本発明に係るクロック信号切換方
式の作用を図１に示すタイミングチャートを参照しなが
ら説明する。なお、このタイミングチャートにおいて前
提条件として、切換信号（Ｅ）が“Ｌ”レベル（以下単
に“Ｌ”と略称する）時は、クロック信号１（Ａ）とそ
れに同期したデータ１（Ｂ）が有効であり、逆に切換信
号（Ｅ）が“Ｈ”レベル（以下単に“Ｈ”と略称する）
時は、クロック信号２（Ｃ）とそれに同期したデータ２
（Ｄ）が有効となるものとする。クロック信号１（Ａ）
をクロック信号２（Ｃ）に切り換えて使用する際には、
切換信号（Ｅ）を変化させるが、最初“Ｌ”であった切
換信号（Ｅ）が“Ｈ”に変化しても、その時点では出力
クロック信号である内部クロック信号（Ｆ）へはクロッ
ク信号１（Ａ）がまだ供給され続ける。そして、このク
ロック信号１（Ａ）が立ち下がった所で、クロック信号
１（Ａ）の内部クロック信号（Ｆ）への供給をＡＮＤゲ
ートなどを利用してディスエーブルする。これにより内
部クロック信号（Ｆ）へは、クロック信号１（Ａ）及び
クロック信号２（Ｃ）とも供給されなくなり、内部クロ
ック信号（Ｆ）は“Ｌ”に固定されることになる。そし
て、この後は、クロック信号２（Ｃ）の立ち下がりを探
し、この立ち下がりが検出されると、この立ち下がりに
続く立ち上がりより、内部クロック信号（Ｆ）にクロッ
ク信号２（Ｃ）を供給する。これにより、内部クロック
信号（Ｆ）はスパイクを発生することなく、スムーズに
クロック信号１（Ａ）からクロック信号２（Ｃ）に切り
換わる。
式の作用を図１に示すタイミングチャートを参照しなが
ら説明する。なお、このタイミングチャートにおいて前
提条件として、切換信号（Ｅ）が“Ｌ”レベル（以下単
に“Ｌ”と略称する）時は、クロック信号１（Ａ）とそ
れに同期したデータ１（Ｂ）が有効であり、逆に切換信
号（Ｅ）が“Ｈ”レベル（以下単に“Ｈ”と略称する）
時は、クロック信号２（Ｃ）とそれに同期したデータ２
（Ｄ）が有効となるものとする。クロック信号１（Ａ）
をクロック信号２（Ｃ）に切り換えて使用する際には、
切換信号（Ｅ）を変化させるが、最初“Ｌ”であった切
換信号（Ｅ）が“Ｈ”に変化しても、その時点では出力
クロック信号である内部クロック信号（Ｆ）へはクロッ
ク信号１（Ａ）がまだ供給され続ける。そして、このク
ロック信号１（Ａ）が立ち下がった所で、クロック信号
１（Ａ）の内部クロック信号（Ｆ）への供給をＡＮＤゲ
ートなどを利用してディスエーブルする。これにより内
部クロック信号（Ｆ）へは、クロック信号１（Ａ）及び
クロック信号２（Ｃ）とも供給されなくなり、内部クロ
ック信号（Ｆ）は“Ｌ”に固定されることになる。そし
て、この後は、クロック信号２（Ｃ）の立ち下がりを探
し、この立ち下がりが検出されると、この立ち下がりに
続く立ち上がりより、内部クロック信号（Ｆ）にクロッ
ク信号２（Ｃ）を供給する。これにより、内部クロック
信号（Ｆ）はスパイクを発生することなく、スムーズに
クロック信号１（Ａ）からクロック信号２（Ｃ）に切り
換わる。
【０００８】一方、切換信号（Ｅ）が“Ｈ”から“Ｌ”
に変化したときの動作においても、同様に内部クロック
信号（Ｆ）へはクロック信号２（Ｃ）が供給され続け、
この供給はクロック信号２（Ｃ）の立ち下がりまで続
く。そしてこの立ち下がり時にクロック信号２（Ｃ）を
ディスエーブルし、内部クロック信号（Ｆ）への供給を
断つ。この後、クロック信号１（Ａ）の立ち下がりを探
し、この立ち下がりが検出されると、この後の立ち上が
りよりクロック信号１（Ａ）をイネーブルし、内部クロ
ック信号（Ｆ）に供給する。
に変化したときの動作においても、同様に内部クロック
信号（Ｆ）へはクロック信号２（Ｃ）が供給され続け、
この供給はクロック信号２（Ｃ）の立ち下がりまで続
く。そしてこの立ち下がり時にクロック信号２（Ｃ）を
ディスエーブルし、内部クロック信号（Ｆ）への供給を
断つ。この後、クロック信号１（Ａ）の立ち下がりを探
し、この立ち下がりが検出されると、この後の立ち上が
りよりクロック信号１（Ａ）をイネーブルし、内部クロ
ック信号（Ｆ）に供給する。
【０００９】すなわちクロック信号１（Ａ）からクロッ
ク信号２（Ｃ）への切り換えも、クロック信号２（Ｃ）
からクロック信号１（Ａ）への切り換えも、同様な過程
をたどって実行される。このように切換信号（Ｅ）の切
り換えにより、“Ｈ”及び“Ｌ”レベルのいずれの期間
においても、２つのクロック信号の短い方のパルス幅分
は確実に確保されスパイクは発生しないため、カウンタ
がミスカウントを起こしたり、パイプライン処理ができ
なくなるような不具合は発生しない。
ク信号２（Ｃ）への切り換えも、クロック信号２（Ｃ）
からクロック信号１（Ａ）への切り換えも、同様な過程
をたどって実行される。このように切換信号（Ｅ）の切
り換えにより、“Ｈ”及び“Ｌ”レベルのいずれの期間
においても、２つのクロック信号の短い方のパルス幅分
は確実に確保されスパイクは発生しないため、カウンタ
がミスカウントを起こしたり、パイプライン処理ができ
なくなるような不具合は発生しない。
【００１０】
【実施例】次に実施例について説明する。図２は、本発
明に係るクロック信号切換方式の一実施例を説明するた
めのクロック信号切換回路の構成例を示す回路構成図で
ある。図２に示すように、切換信号（Ｅ）は、インバー
タ１で反転され、Ｄフリップフロップ２のＤ入力端子及
びリセット端子に接続されている。そしてこのＤフリッ
プフロップ２のクロック端子には、クロック信号２
（Ｃ）がインバータ14で反転されて入力されるようにな
っている。また切換信号（Ｅ）はＤフリップフロップ３
のＤ入力端子及びリセット端子にも接続されており、該
Ｄフリップフロップ３のクロック端子には、クロック信
号１（Ａ）がインバータ13で反転されて入力されてい
る。そして、これらのＤフリップフロップ２，３の／Ｑ
出力は、それぞれＲＳラッチ４のセット端子とリセット
端子に接続されている。
明に係るクロック信号切換方式の一実施例を説明するた
めのクロック信号切換回路の構成例を示す回路構成図で
ある。図２に示すように、切換信号（Ｅ）は、インバー
タ１で反転され、Ｄフリップフロップ２のＤ入力端子及
びリセット端子に接続されている。そしてこのＤフリッ
プフロップ２のクロック端子には、クロック信号２
（Ｃ）がインバータ14で反転されて入力されるようにな
っている。また切換信号（Ｅ）はＤフリップフロップ３
のＤ入力端子及びリセット端子にも接続されており、該
Ｄフリップフロップ３のクロック端子には、クロック信
号１（Ａ）がインバータ13で反転されて入力されてい
る。そして、これらのＤフリップフロップ２，３の／Ｑ
出力は、それぞれＲＳラッチ４のセット端子とリセット
端子に接続されている。
【００１１】このＲＳラッチ４のＱ出力はＤフリップフ
ロップ５のＤ入力端子及びリセット端子に接続され、Ｄ
フリップフロップ５のクロック端子にはクロック信号１
（Ａ）の反転が入力されており、一方、ＲＳラッチ４の
／Ｑ出力はＤフリップフロップ６のＤ入力端子及びリセ
ット端子に接続され、Ｄフリップフロップ６のクロック
端子にはクロック信号２（Ｃ）の反転が入力されてい
る。そしてこれらのＤフリップフロップ５，６の／Ｑ出
力は、それぞれＲＳラッチ７のセット端子とリセット端
子に接続されている。
ロップ５のＤ入力端子及びリセット端子に接続され、Ｄ
フリップフロップ５のクロック端子にはクロック信号１
（Ａ）の反転が入力されており、一方、ＲＳラッチ４の
／Ｑ出力はＤフリップフロップ６のＤ入力端子及びリセ
ット端子に接続され、Ｄフリップフロップ６のクロック
端子にはクロック信号２（Ｃ）の反転が入力されてい
る。そしてこれらのＤフリップフロップ５，６の／Ｑ出
力は、それぞれＲＳラッチ７のセット端子とリセット端
子に接続されている。
【００１２】ＡＮＤゲート10, 11とＯＲゲート12は、
２：１のセレクタを構成しており、ＡＮＤゲート10によ
り、クロック信号１（Ａ）を、ＡＮＤゲート11によりク
ロック信号２（Ｃ）をそれぞれイネーブルしている。そ
してＡＮＤゲート10の他方の入力に接続され、クロック
信号１（Ａ）のゲート信号となる信号を出力するＡＮＤ
ゲート８の入力には、前記ＲＳラッチ４及び７のＱ出力
がそれぞれ接続されている。またＡＮＤゲート11の他方
の入力に接続され、クロック信号２（Ｃ）のゲート信号
となる信号を出力するＡＮＤゲート９の入力には、前記
ＲＳラッチ４及び７の／Ｑ出力がそれぞれ接続されてい
る。
２：１のセレクタを構成しており、ＡＮＤゲート10によ
り、クロック信号１（Ａ）を、ＡＮＤゲート11によりク
ロック信号２（Ｃ）をそれぞれイネーブルしている。そ
してＡＮＤゲート10の他方の入力に接続され、クロック
信号１（Ａ）のゲート信号となる信号を出力するＡＮＤ
ゲート８の入力には、前記ＲＳラッチ４及び７のＱ出力
がそれぞれ接続されている。またＡＮＤゲート11の他方
の入力に接続され、クロック信号２（Ｃ）のゲート信号
となる信号を出力するＡＮＤゲート９の入力には、前記
ＲＳラッチ４及び７の／Ｑ出力がそれぞれ接続されてい
る。
【００１３】次にこのように構成されているクロック信
号切換回路の動作を、図１に示したタイミングチャート
を再び参照しながら説明する。まず切換信号（Ｅ）が
“Ｌ”において、周波数の異なる連続パルスからなるク
ロック信号１（Ａ）及びクロック信号２（Ｃ）が入力さ
れているとする。この状態においては、Ｄフリップフロ
ップ２はセット、Ｄフリップフロップ３はリセット、Ｒ
Ｓラッチ４はセット、Ｄフリップフロップ５はセット、
Ｄフリップフロップ６はリセット、ＲＳラッチ７はセッ
トされており、ＡＮＤゲート８は“Ｈ”を出力してクロ
ック信号１（Ａ）がイネーブルされ、内部クロック信号
（Ｆ）に供給されている。
号切換回路の動作を、図１に示したタイミングチャート
を再び参照しながら説明する。まず切換信号（Ｅ）が
“Ｌ”において、周波数の異なる連続パルスからなるク
ロック信号１（Ａ）及びクロック信号２（Ｃ）が入力さ
れているとする。この状態においては、Ｄフリップフロ
ップ２はセット、Ｄフリップフロップ３はリセット、Ｒ
Ｓラッチ４はセット、Ｄフリップフロップ５はセット、
Ｄフリップフロップ６はリセット、ＲＳラッチ７はセッ
トされており、ＡＮＤゲート８は“Ｈ”を出力してクロ
ック信号１（Ａ）がイネーブルされ、内部クロック信号
（Ｆ）に供給されている。
【００１４】ここで切換信号（Ｅ）が“Ｈ”に変化する
と、Ｄフリップフロップ２がリセットされ、ＲＳラッチ
４へのセット信号は“Ｈ”に戻る。しかしこの時点で
は、ＲＳラッチ４はセットされているままである。そし
てＤフリップフロップ３はリセット状態が解除され、Ｄ
入力が“Ｈ”となる。そしてここで、クロック信号１
（Ａ）が立ち下がると、Ｄフリップフロップ３にクロッ
クが印加され、セットされる。これによりＲＳラッチ４
はリセットされ、これによりＤフリップフロップ５もリ
セットされる。この結果ＡＮＤゲート８の出力は“Ｌ”
となり、内部クロック信号（Ｆ）へのクロック信号１
（Ａ）の供給は断たれる。この際Ｄフリップフロップ６
のリセットとＲＳラッチ７のセットは解除され、Ｄフリ
ップフロップ６のＤ入力は“Ｈ”となる。この後クロッ
ク信号２（Ｃ）が立ち下がると、Ｄフリップフロップ６
がセットされ、これによりＲＳラッチ７がリセットされ
る。そしてＡＮＤゲート９の出力は“Ｈ”となり、内部
クロック信号（Ｆ）へはクロック信号２（Ｃ）が供給さ
れる。
と、Ｄフリップフロップ２がリセットされ、ＲＳラッチ
４へのセット信号は“Ｈ”に戻る。しかしこの時点で
は、ＲＳラッチ４はセットされているままである。そし
てＤフリップフロップ３はリセット状態が解除され、Ｄ
入力が“Ｈ”となる。そしてここで、クロック信号１
（Ａ）が立ち下がると、Ｄフリップフロップ３にクロッ
クが印加され、セットされる。これによりＲＳラッチ４
はリセットされ、これによりＤフリップフロップ５もリ
セットされる。この結果ＡＮＤゲート８の出力は“Ｌ”
となり、内部クロック信号（Ｆ）へのクロック信号１
（Ａ）の供給は断たれる。この際Ｄフリップフロップ６
のリセットとＲＳラッチ７のセットは解除され、Ｄフリ
ップフロップ６のＤ入力は“Ｈ”となる。この後クロッ
ク信号２（Ｃ）が立ち下がると、Ｄフリップフロップ６
がセットされ、これによりＲＳラッチ７がリセットされ
る。そしてＡＮＤゲート９の出力は“Ｈ”となり、内部
クロック信号（Ｆ）へはクロック信号２（Ｃ）が供給さ
れる。
【００１５】同様に、切換信号（Ｅ）が“Ｌ”に変化す
ると、Ｄフリップフロップ３がリセットされ、ＲＳラッ
チ４へのセット信号は“Ｈ”に戻る。またＤフリップフ
ロップ２もリセット状態は解除され、Ｄ入力も“Ｈ”と
なる。この後クロック信号１（Ａ）が立ち下がると、Ｄ
フリップフロップ２にクロックが印加され、セットされ
る。そしてＲＳラッチ４はセットされ、これによりＤフ
リップフロップ６がリセットされる。この結果、ＡＮＤ
ゲート９の出力は“Ｌ”となり、内部クロック信号
（Ｆ）へのクロック信号２（Ｃ）の供給は断たれる。こ
の際Ｄフリップフロップ５のリセットとＲＳラッチ７の
リセットは解除され、Ｄフリップフロップ５のＤ入力は
“Ｈ”となる。この後クロック信号２（Ｃ）が立ち下が
ると、Ｄフリップフロップ５がセットされ、これにより
ＲＳラッチ７がセットされる。そしてＡＮＤゲート８の
出力は“Ｈ”となり、内部クロック信号（Ｆ）へは、ク
ロック信号１（Ａ）が供給される。
ると、Ｄフリップフロップ３がリセットされ、ＲＳラッ
チ４へのセット信号は“Ｈ”に戻る。またＤフリップフ
ロップ２もリセット状態は解除され、Ｄ入力も“Ｈ”と
なる。この後クロック信号１（Ａ）が立ち下がると、Ｄ
フリップフロップ２にクロックが印加され、セットされ
る。そしてＲＳラッチ４はセットされ、これによりＤフ
リップフロップ６がリセットされる。この結果、ＡＮＤ
ゲート９の出力は“Ｌ”となり、内部クロック信号
（Ｆ）へのクロック信号２（Ｃ）の供給は断たれる。こ
の際Ｄフリップフロップ５のリセットとＲＳラッチ７の
リセットは解除され、Ｄフリップフロップ５のＤ入力は
“Ｈ”となる。この後クロック信号２（Ｃ）が立ち下が
ると、Ｄフリップフロップ５がセットされ、これにより
ＲＳラッチ７がセットされる。そしてＡＮＤゲート８の
出力は“Ｈ”となり、内部クロック信号（Ｆ）へは、ク
ロック信号１（Ａ）が供給される。
【００１６】したがってクロック信号１（Ａ）からクロ
ック信号２（Ｃ）に切り換わる時も、クロック信号２
（Ｃ）からクロック信号１（Ａ）に切り換わる時も、同
様のプロセスをたどり、クロック信号１（Ａ）とクロッ
ク信号２（Ｃ）のいずれか短い方の最小パルス幅より短
いスパイクを発生することなく、パルス信号を切り換え
ることができる。
ック信号２（Ｃ）に切り換わる時も、クロック信号２
（Ｃ）からクロック信号１（Ａ）に切り換わる時も、同
様のプロセスをたどり、クロック信号１（Ａ）とクロッ
ク信号２（Ｃ）のいずれか短い方の最小パルス幅より短
いスパイクを発生することなく、パルス信号を切り換え
ることができる。
【００１７】なお、本発明は、クロック切換信号が切り
換わった後、第１の入力クロック信号が“Ｌ”レベルに
なるのを待って出力クロック信号も“Ｌ”レベルに固定
し、その後第２のクロック信号が“Ｌ”レベルになるの
を待って出力クロック信号を第２クロック信号に切り換
えて出力することを特徴としているものであり、その切
り換えの実現方法は、上記図２に示した切換回路に限定
されるものではなく、種々の変形切換回路で実現でき
る。また前記切換回路において“Ｌ”レベルを“Ｈ”レ
ベルに切り換えた方式でも同様の動作が実現できること
はいうまでもない。
換わった後、第１の入力クロック信号が“Ｌ”レベルに
なるのを待って出力クロック信号も“Ｌ”レベルに固定
し、その後第２のクロック信号が“Ｌ”レベルになるの
を待って出力クロック信号を第２クロック信号に切り換
えて出力することを特徴としているものであり、その切
り換えの実現方法は、上記図２に示した切換回路に限定
されるものではなく、種々の変形切換回路で実現でき
る。また前記切換回路において“Ｌ”レベルを“Ｈ”レ
ベルに切り換えた方式でも同様の動作が実現できること
はいうまでもない。
【００１８】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、クロック信号の切換時にスパイク信号
を発生させず、したがってスパイクが発生すると誤動作
を起こすようなカウンタやパイプライン処理等において
も、クロックを任意のタイミングで切り換えることが可
能となる。また比較的小さい回路規模で構成することが
可能であり、ＩＣ化も容易である。
本発明によれば、クロック信号の切換時にスパイク信号
を発生させず、したがってスパイクが発生すると誤動作
を起こすようなカウンタやパイプライン処理等において
も、クロックを任意のタイミングで切り換えることが可
能となる。また比較的小さい回路規模で構成することが
可能であり、ＩＣ化も容易である。
【図１】本発明に係るクロック信号切換方式の作用を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図２】本発明に係るクロック信号切換方式の一実施例
を説明するためのクロック信号切換回路の構成例を示す
回路構成図である。
を説明するためのクロック信号切換回路の構成例を示す
回路構成図である。
１，13，14 インバータ ２，３，５，６ Ｄフリップフロップ ４，７ ＲＳラッチ
Claims (2)
- 【請求項１】 連続したパルス信号で構成される入力ク
ロック信号を２種類以上用いて動作させる回路における
クロック信号切換方式において、クロック信号切換時
に、第１の入力クロック信号が“Ｈ”レベルから“Ｌ”
レベルに変化するのを待って、第１の入力クロック信号
が出力クロック信号として供給されるのを断ち切り、出
力クロック信号を“Ｌ”レベルに固定し、その後第２の
入力クロック信号が“Ｈ”レベルから“Ｌ”レベルに変
化するのを待って、第２の入力クロック信号を出力クロ
ック信号として供給することによりクロック信号を切り
換え、スパイク状の信号の発生を阻止するようにしたこ
とを特徴とするクロック信号切換方式。 - 【請求項２】 連続したパルス信号で構成される入力ク
ロック信号を２種類以上用いて動作させる回路における
クロック信号切換方式において、クロック信号切換時
に、第１の入力クロック信号が“Ｌ”レベルから“Ｈ”
レベルに変化するのを待って、第１の入力クロック信号
が出力クロック信号として供給されるのを断ち切り、出
力クロック信号を“Ｈ”レベルに固定し、その後第２の
入力クロック信号が“Ｌ”レベルから“Ｈ”レベルに変
化するのを待って、第２の入力クロック信号を出力クロ
ック信号として供給することによりクロック信号を切り
換え、スパイク状の信号の発生を阻止するようにしたこ
とを特徴とするクロック信号切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26684591A JPH0583101A (ja) | 1991-09-19 | 1991-09-19 | クロツク信号切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26684591A JPH0583101A (ja) | 1991-09-19 | 1991-09-19 | クロツク信号切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583101A true JPH0583101A (ja) | 1993-04-02 |
Family
ID=17436467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26684591A Withdrawn JPH0583101A (ja) | 1991-09-19 | 1991-09-19 | クロツク信号切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987004271A1 (en) * | 1984-07-04 | 1987-07-16 | Japan As Represented By Director General Of Agency | Photosensitive resin composition for screen process |
| US6808113B2 (en) | 2001-08-01 | 2004-10-26 | Fujitsu Limited | Clock frequency control method and device, and IC card reading/writing apparatus using the same |
-
1991
- 1991-09-19 JP JP26684591A patent/JPH0583101A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987004271A1 (en) * | 1984-07-04 | 1987-07-16 | Japan As Represented By Director General Of Agency | Photosensitive resin composition for screen process |
| US6808113B2 (en) | 2001-08-01 | 2004-10-26 | Fujitsu Limited | Clock frequency control method and device, and IC card reading/writing apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| US4575644A (en) | Circuit for prevention of the metastable state in flip-flops | |
| JP2009545262A (ja) | クロックエッジ復元を有するパルスカウンタ | |
| US5306962A (en) | Qualified non-overlapping clock generator to provide control lines with non-overlapping clock timing | |
| US5117443A (en) | Method and apparatus for operating at fractional speeds in synchronous systems | |
| US6535048B1 (en) | Secure asynchronous clock multiplexer | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| JPH0556085A (ja) | インターフエイス回路 | |
| US4317053A (en) | High speed synchronization circuit | |
| JPH0744434B2 (ja) | 回復が高速のプログラマブル遅延クロック・チョッパ／ストレッチャ | |
| JPH09167134A (ja) | データ同期システム | |
| JPH0583101A (ja) | クロツク信号切換方式 | |
| US6928574B1 (en) | System and method for transferring data from a lower frequency clock domain to a higher frequency clock domain | |
| US6931562B1 (en) | System and method for transferring data from a higher frequency clock domain to a lower frequency clock domain | |
| US5126594A (en) | Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system | |
| US6166574A (en) | Circuit for turning on and off a clock without a glitch | |
| US6901528B2 (en) | Minimum latency propagation of variable pulse width signals across clock domains with variable frequencies | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH08256041A (ja) | 第１および第２の順序ネットワークを調整する方法、第２の順序ネットワークステータス信号に対する第１の順序ネットワークの依存を規制する方法、ステートマシンの組合せを規制する方法、ならびに順序ネットワークシステム | |
| JP2562995B2 (ja) | データ処理回路の制御方法 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| JPH0996663A (ja) | 周期発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |