JPH0872293A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0872293A JPH0872293A JP6232335A JP23233594A JPH0872293A JP H0872293 A JPH0872293 A JP H0872293A JP 6232335 A JP6232335 A JP 6232335A JP 23233594 A JP23233594 A JP 23233594A JP H0872293 A JPH0872293 A JP H0872293A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- pulse width
- output
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laser Beam Printer (AREA)
- Lasers (AREA)
Abstract
(57)【要約】
【目的】本発明は半導体集積回路において、消費電力を
増加させることなく細いパルスを伝送し、正確に階調表
現ができるようにする。 【構成】所定周期ごと入力される制御パルスを遅延手段
を介して任意の時間遅延し、当該遅延制御パルスに基づ
いてラツチ手段の立ち上げ又は立ち下げを制御すること
により出力パルスのパルス幅を変調して出力するパルス
幅変調回路と、パルス幅変調回路から出力されるパルス
を入力し、当該パルスに基づき、レーザを駆動させるレ
ーザ駆動回路とを、接続回路で接続し、出力パルス信号
を電流で伝送する。
増加させることなく細いパルスを伝送し、正確に階調表
現ができるようにする。 【構成】所定周期ごと入力される制御パルスを遅延手段
を介して任意の時間遅延し、当該遅延制御パルスに基づ
いてラツチ手段の立ち上げ又は立ち下げを制御すること
により出力パルスのパルス幅を変調して出力するパルス
幅変調回路と、パルス幅変調回路から出力されるパルス
を入力し、当該パルスに基づき、レーザを駆動させるレ
ーザ駆動回路とを、接続回路で接続し、出力パルス信号
を電流で伝送する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
例えばレーザプリンタに用いる半導体集積回路に適用し
得る。
例えばレーザプリンタに用いる半導体集積回路に適用し
得る。
【０００２】
【従来の技術】従来、レーザビームプリンタやデジタル
複写機等において、パルス幅変調回路とレーザドライバ
回路とで階調表現がなされている。このパルス幅変調回
路とレーザドライバ回路は、別の半導体集積回路（以
下、ＩＣとする）で形成され、２つのＩＣチツプは配線
で接続されている。
複写機等において、パルス幅変調回路とレーザドライバ
回路とで階調表現がなされている。このパルス幅変調回
路とレーザドライバ回路は、別の半導体集積回路（以
下、ＩＣとする）で形成され、２つのＩＣチツプは配線
で接続されている。
【０００３】パルス幅変調回路は、パルス発生回路にて
出力パルスの立ち上げ及び立ち下げのタイミングを制御
し、パルス周期ごとに立ち上げられるパルスを設定デー
タによつて指定されるタイミングで立ち下げることによ
りパルス幅を生成する。レーザドライバ回路は、パルス
幅変調回路で生成されたパルス幅の出力パルス信号を、
配線を介して入力し、レーザを駆動させる。このとき、
順次入力される出力パルス信号に応じて階調が表現され
る。
出力パルスの立ち上げ及び立ち下げのタイミングを制御
し、パルス周期ごとに立ち上げられるパルスを設定デー
タによつて指定されるタイミングで立ち下げることによ
りパルス幅を生成する。レーザドライバ回路は、パルス
幅変調回路で生成されたパルス幅の出力パルス信号を、
配線を介して入力し、レーザを駆動させる。このとき、
順次入力される出力パルス信号に応じて階調が表現され
る。
【０００４】
【発明が解決しようとする課題】ところが、パルス幅変
調回路で生成されたパルス幅の波形をレーザドライバ回
路に伝達する際、出力パルス信号はパルス幅変調回路で
形成されるＩＣチツプの外部に出力されてからレーザド
ライバ回路で形成されるＩＣチツプの内部に入力され
る。このとき、出力パルス信号は各ＩＣチツプのピンを
介して出入力される。このピンに付く容量は非常に大き
い。このためパルス幅が劣化し、細くなる。
調回路で生成されたパルス幅の波形をレーザドライバ回
路に伝達する際、出力パルス信号はパルス幅変調回路で
形成されるＩＣチツプの外部に出力されてからレーザド
ライバ回路で形成されるＩＣチツプの内部に入力され
る。このとき、出力パルス信号は各ＩＣチツプのピンを
介して出入力される。このピンに付く容量は非常に大き
い。このためパルス幅が劣化し、細くなる。
【０００５】このときの伝送波形を図２に示す。図２
（Ａ）はパルス幅変調回路で生成されたパルス幅Ａを示
す。パルス幅変調回路からの出力パルス信号は、一旦Ｉ
Ｃチツプの外部に出力される。このときの伝送波形を図
２（Ｂ）に示す。ここで、パルスの立ち上がり、立ち下
がりの時間は図２（Ａ）と等しいものとする。差動であ
るため反転側の波形も生じ、２つの波形のクロスポイン
ト間Ｂがパルス幅となる。ここで、出力パルス信号がＩ
Ｃチツプの外部に出力されるときに介されるピンには非
常に大きな容量が付き、かつ消費電力が増加するため、
ＩＣチツプ外部に出力する際のパルス幅Ｂは、パルス幅
変調回路で生成されるパルス幅Ａに比して細くなる。
（Ａ）はパルス幅変調回路で生成されたパルス幅Ａを示
す。パルス幅変調回路からの出力パルス信号は、一旦Ｉ
Ｃチツプの外部に出力される。このときの伝送波形を図
２（Ｂ）に示す。ここで、パルスの立ち上がり、立ち下
がりの時間は図２（Ａ）と等しいものとする。差動であ
るため反転側の波形も生じ、２つの波形のクロスポイン
ト間Ｂがパルス幅となる。ここで、出力パルス信号がＩ
Ｃチツプの外部に出力されるときに介されるピンには非
常に大きな容量が付き、かつ消費電力が増加するため、
ＩＣチツプ外部に出力する際のパルス幅Ｂは、パルス幅
変調回路で生成されるパルス幅Ａに比して細くなる。
【０００６】パルス幅変調回路の出力パルス信号がＩＣ
チツプ外部にでることでパルスがきれいに立ち上がらな
い。例えば数 100〔ｐｓ〕のパルスを外部に出力すると
パルスが無くなることがあつた。すなわちパルス幅の立
ち上がり及び立ち下がりの時間が劣化してしまう。この
ためパルスの精度を保てない問題がある。また、細かい
パルスを出力して高精度を得るために、出力回路を高速
化するが、消費電力が増加する問題がある。
チツプ外部にでることでパルスがきれいに立ち上がらな
い。例えば数 100〔ｐｓ〕のパルスを外部に出力すると
パルスが無くなることがあつた。すなわちパルス幅の立
ち上がり及び立ち下がりの時間が劣化してしまう。この
ためパルスの精度を保てない問題がある。また、細かい
パルスを出力して高精度を得るために、出力回路を高速
化するが、消費電力が増加する問題がある。
【０００７】本発明は以上の点を考慮してなされたもの
で、消費電力を増加させることなく細いパルスを伝送
し、正確に階調表現し得る半導体集積回路を提案しよう
とするものである。
で、消費電力を増加させることなく細いパルスを伝送
し、正確に階調表現し得る半導体集積回路を提案しよう
とするものである。
【０００８】
【課題を解決するための手段】課題を解決するため本発
明においては、所定周期ごと入力される制御パルスを遅
延手段を介して任意の時間遅延し、当該遅延制御パルス
に基づいてラツチ手段の立ち上げ又は立ち下げを制御す
ることにより出力パルスのパルス幅を変調して出力する
パルス幅変調回路（２）と、パルス幅変調回路（２）か
ら出力されるパルスを入力し、当該パルスに基づき、レ
ーザを駆動させるレーザ駆動回路（３）と、パルス幅変
調回路（２）から出力される出力パルス信号を、電流に
てレーザ駆動回路（３）に伝送するための接続回路
（４）とを備えるようにする。
明においては、所定周期ごと入力される制御パルスを遅
延手段を介して任意の時間遅延し、当該遅延制御パルス
に基づいてラツチ手段の立ち上げ又は立ち下げを制御す
ることにより出力パルスのパルス幅を変調して出力する
パルス幅変調回路（２）と、パルス幅変調回路（２）か
ら出力されるパルスを入力し、当該パルスに基づき、レ
ーザを駆動させるレーザ駆動回路（３）と、パルス幅変
調回路（２）から出力される出力パルス信号を、電流に
てレーザ駆動回路（３）に伝送するための接続回路
（４）とを備えるようにする。
【０００９】
【作用】所定周期ごと入力される制御パルスを遅延手段
を介して任意の時間遅延し、当該遅延制御パルスに基づ
いてラツチ手段の立ち上げ又は立ち下げを制御すること
により出力パルスのパルス幅を変調して出力するパルス
幅変調回路（２）と、パルス幅変調回路（２）から出力
されるパルスを入力し、当該パルスに基づき、レーザを
駆動させるレーザ駆動回路（３）とを、接続回路（４）
で接続し、出力パルス信号を電流で伝送することによ
り、消費電力を増加させることなく細いパルスを伝送
し、正確に階調表現し得る。
を介して任意の時間遅延し、当該遅延制御パルスに基づ
いてラツチ手段の立ち上げ又は立ち下げを制御すること
により出力パルスのパルス幅を変調して出力するパルス
幅変調回路（２）と、パルス幅変調回路（２）から出力
されるパルスを入力し、当該パルスに基づき、レーザを
駆動させるレーザ駆動回路（３）とを、接続回路（４）
で接続し、出力パルス信号を電流で伝送することによ
り、消費電力を増加させることなく細いパルスを伝送
し、正確に階調表現し得る。
【００１０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１１】図１において、１は全体としてレーザプリ
ンタ用の半導体集積回路を示す。この半導体集積回路１
は、レーザドライバ内蔵のパルス幅変調回路を示す。半
導体集積回路１は、パルス幅変調回路２、レーザドライ
バ回路３、パルス幅変調回路２とレーザドライバ回路３
とを接続する接続回路４とからなつている。
ンタ用の半導体集積回路を示す。この半導体集積回路１
は、レーザドライバ内蔵のパルス幅変調回路を示す。半
導体集積回路１は、パルス幅変調回路２、レーザドライ
バ回路３、パルス幅変調回路２とレーザドライバ回路３
とを接続する接続回路４とからなつている。
【００１２】この実施例では、本出願人により既に出願
されている特開平6-37608 のパルス幅変調回路２を用い
る。このパルス幅変調回路２はパルス周期に対応する遅
延手段を複数段の遅延出力段に分割し、各遅延出力段へ
の制御パルスの入力前に各遅延出力段の遅延時間を設定
できるものである。
されている特開平6-37608 のパルス幅変調回路２を用い
る。このパルス幅変調回路２はパルス周期に対応する遅
延手段を複数段の遅延出力段に分割し、各遅延出力段へ
の制御パルスの入力前に各遅延出力段の遅延時間を設定
できるものである。
【００１３】接続回路４は送信側回路５及び受信側回路
６とからなつている。送信側回路５は、バツフアアン
プ、バツフアアンプからの信号を入力するトランジスタ
Ｑ１及びＱ２からなる差動対、トランジスタＱ１及びＱ
２と共通に接続される電流源とでなつている。受信側回
路５は、トランジスタＱ３〜Ｑ６と各トランジスタＱ３
〜Ｑ６にそれぞれ接続される電流源とでなり、送信側回
路からの出力パルス信号を電流でレーザドライバ回路３
に伝達する。
６とからなつている。送信側回路５は、バツフアアン
プ、バツフアアンプからの信号を入力するトランジスタ
Ｑ１及びＱ２からなる差動対、トランジスタＱ１及びＱ
２と共通に接続される電流源とでなつている。受信側回
路５は、トランジスタＱ３〜Ｑ６と各トランジスタＱ３
〜Ｑ６にそれぞれ接続される電流源とでなり、送信側回
路からの出力パルス信号を電流でレーザドライバ回路３
に伝達する。
【００１４】レーザドライバ回路３は、パルス幅変調回
路２で生成されたパルス幅に応じて送出される出力パル
ス信号を接続回路４を介して入力し、出力パルス信号に
基づきレーザを駆動させる。
路２で生成されたパルス幅に応じて送出される出力パル
ス信号を接続回路４を介して入力し、出力パルス信号に
基づきレーザを駆動させる。
【００１５】以上の構成において、パルス幅変調回路２
にてパルス幅を生成し、このパルス幅に応じた出力パル
ス信号を送出する。この出力信号は「Ｈ」、「Ｌ」に応
じた電流量で、送信側回路５及び受信側回路６とからな
る接続回路４を介し、レーザドライバ回路３に入力され
る。レーザドライバ回路３は入力されるパルス信号に応
じてレーザを駆動し、調光する。ちなみに、送信側回路
５と受信側回路６とを接続する配線が長く、容量成分が
ついた場合でも、出力パルス信号は電流で伝達するため
影響はない。
にてパルス幅を生成し、このパルス幅に応じた出力パル
ス信号を送出する。この出力信号は「Ｈ」、「Ｌ」に応
じた電流量で、送信側回路５及び受信側回路６とからな
る接続回路４を介し、レーザドライバ回路３に入力され
る。レーザドライバ回路３は入力されるパルス信号に応
じてレーザを駆動し、調光する。ちなみに、送信側回路
５と受信側回路６とを接続する配線が長く、容量成分が
ついた場合でも、出力パルス信号は電流で伝達するため
影響はない。
【００１６】このとき伝送されるパルス幅について、同
じ立ち上がり及び立ち下がり時間でも、ＩＣチツプ内部
でパルスを伝達する場合は、ＩＣチツプ外部にパルスを
送出する場合に比してノイズマージンが少量で済み、小
さなパルス幅で伝送できる。このため、図２（Ａ）に示
すパルス波形をパルス幅変調回路２が生成したパルス幅
Ａとすると、パルス幅変調回路２からレーザドライバ回
路３に送出する際のパルス幅は、図２（Ｃ）に示すよう
に、パルス幅変調回路２が生成したパルス幅と同等のパ
ルス幅が伝送される。
じ立ち上がり及び立ち下がり時間でも、ＩＣチツプ内部
でパルスを伝達する場合は、ＩＣチツプ外部にパルスを
送出する場合に比してノイズマージンが少量で済み、小
さなパルス幅で伝送できる。このため、図２（Ａ）に示
すパルス波形をパルス幅変調回路２が生成したパルス幅
Ａとすると、パルス幅変調回路２からレーザドライバ回
路３に送出する際のパルス幅は、図２（Ｃ）に示すよう
に、パルス幅変調回路２が生成したパルス幅と同等のパ
ルス幅が伝送される。
【００１７】以上の構成によれば、１つの半導体集積回
路１内にパルス幅変調回路２、レーザドライバ回路３及
び接続回路４とを配設することにより、パルス幅変調回
路２からレーザドライバ回路３に出力パルス信号を伝送
する際、消費電力を増加させることなく、かつ生成され
たパルス幅を劣化させることなく伝送できる。
路１内にパルス幅変調回路２、レーザドライバ回路３及
び接続回路４とを配設することにより、パルス幅変調回
路２からレーザドライバ回路３に出力パルス信号を伝送
する際、消費電力を増加させることなく、かつ生成され
たパルス幅を劣化させることなく伝送できる。
【００１８】なお上述の実施例においては、パルス周期
に対応する遅延手段を複数段の遅延出力段に分割し、各
遅延出力段への制御パルスの入力前に各遅延出力段の遅
延時間を設定するパルス幅変調回路２を用いるものにつ
いて述べたが、本発明はこれに限らず、他の回路構成の
パルス幅変調回路でも良い。
に対応する遅延手段を複数段の遅延出力段に分割し、各
遅延出力段への制御パルスの入力前に各遅延出力段の遅
延時間を設定するパルス幅変調回路２を用いるものにつ
いて述べたが、本発明はこれに限らず、他の回路構成の
パルス幅変調回路でも良い。
【００１９】さらに上述の実施例においては、レーザプ
リンタ用の半導体集積回路について述べたが、本発明は
これに限らず、デジタル複写機等に用いる半導体集積回
路にも適用し得る。
リンタ用の半導体集積回路について述べたが、本発明は
これに限らず、デジタル複写機等に用いる半導体集積回
路にも適用し得る。
【００２０】
【発明の効果】上述のように本発明によれば、パルス幅
変調回路とレーザ駆動回路とを１チツプ内に配設するこ
とにより、消費電力を増加させることなく細いパルスを
伝送し、正確に階調表現し得る。
変調回路とレーザ駆動回路とを１チツプ内に配設するこ
とにより、消費電力を増加させることなく細いパルスを
伝送し、正確に階調表現し得る。
【図１】本発明の一実施例による半導体集積回路の構成
を示すブロツク図である。
を示すブロツク図である。
【図２】従来及び本発明によるパルス幅の伝送波形を示
す略線図である。
す略線図である。
１……半導体集積回路、２……パルス幅変調回路、３…
…レーザドライバ回路、４……接続回路、５……送信側
回路、６……受信側回路。
…レーザドライバ回路、４……接続回路、５……送信側
回路、６……受信側回路。
Claims (2)
- 【請求項１】所定周期ごと入力される制御パルスを遅延
手段を介して任意の時間遅延し、当該遅延制御パルスに
基づいてラツチ手段の立ち上げ又は立ち下げを制御する
ことにより出力パルスのパルス幅を変調して出力するパ
ルス幅変調回路と、 上記パルス幅変調回路から出力されるパルスを入力し、
当該パルスに基づき、レーザを駆動させるレーザ駆動回
路と、 上記パルス幅変調回路から出力される出力パルス信号
を、電流にて上記レーザ駆動回路に伝送するための接続
回路とを具えることを特徴とする半導体集積回路。 - 【請求項２】上記パルス幅変調回路は、 上記遅延手段を複数段の遅延出力段に分割することによ
りパルス周期を複数区間に分割し、各遅延出力段より出
力される遅延制御パルスに基づいて上記ラツチ手段の立
ち上げ又は立ち下げを制御することを特徴とする請求項
１に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232335A JPH0872293A (ja) | 1994-08-31 | 1994-08-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232335A JPH0872293A (ja) | 1994-08-31 | 1994-08-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0872293A true JPH0872293A (ja) | 1996-03-19 |
Family
ID=16937592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232335A Pending JPH0872293A (ja) | 1994-08-31 | 1994-08-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0872293A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010100041A (ja) * | 2008-09-25 | 2010-05-06 | Canon Inc | 露光装置およびそれを備える画像形成装置 |
-
1994
- 1994-08-31 JP JP6232335A patent/JPH0872293A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010100041A (ja) * | 2008-09-25 | 2010-05-06 | Canon Inc | 露光装置およびそれを備える画像形成装置 |
| US8279403B2 (en) | 2008-09-25 | 2012-10-02 | Canon Kabushiki Kaisha | Exposure apparatus and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040113656A1 (en) | Differential data transmitter | |
| KR20050057782A (ko) | 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법 | |
| KR960006396A (ko) | 다중 프로토콜 데이타 버스 시스템 | |
| KR100415193B1 (ko) | 반도체 메모리 장치에서의 내부클럭 발생방법 및 내부클럭발생회로 | |
| JPH0872293A (ja) | 半導体集積回路 | |
| US3946362A (en) | Time division multiple transmission control apparatus | |
| US5243456A (en) | Semiconductor device | |
| JP2788401B2 (ja) | 表示装置 | |
| US5640104A (en) | Signal receiver in an interface | |
| JP3049579B2 (ja) | 差動ゲートによるタイミング調整回路 | |
| US7159138B2 (en) | Method and apparatus for data transfer between at least two modules interconnected by a serial data bus | |
| KR890004335A (ko) | Ttl을 사용하는 지연형 플립플롭 장치 | |
| KR900005661B1 (ko) | 콘트롤러와 레이저 프린터간의 데이타신호 전송회로 및 방법 | |
| JP2007073621A (ja) | 光結合装置及びこれを用いた電子機器 | |
| JP2637734B2 (ja) | 出力回路 | |
| KR20220081467A (ko) | 데이터신호를 수신하는 게이트구동장치 | |
| KR0165427B1 (ko) | 서보 드라이버용 펄스열 발생장치 | |
| JPH0519348B2 (ja) | ||
| JPH04271531A (ja) | 半導体レーザ駆動回路 | |
| JP2003179473A (ja) | 光素子駆動回路 | |
| JPH11105336A (ja) | 半導体集積回路 | |
| KR100336759B1 (ko) | 클럭신호 선택회로 | |
| KR100436044B1 (ko) | 더미 파이엑스 드라이버 | |
| JP3082357B2 (ja) | 半導体集積回路 | |
| JPH01154618A (ja) | パルス伝搬装置 |