JPH03181160A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH03181160A
JPH03181160A JP32107589A JP32107589A JPH03181160A JP H03181160 A JPH03181160 A JP H03181160A JP 32107589 A JP32107589 A JP 32107589A JP 32107589 A JP32107589 A JP 32107589A JP H03181160 A JPH03181160 A JP H03181160A
Authority
JP
Japan
Prior art keywords
support bar
punched
semiconductor element
element mounting
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32107589A
Other languages
English (en)
Other versions
JPH0821669B2 (ja
Inventor
Masayuki Higuchi
樋口 正幸
Hideki Nakajima
英樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1321075A priority Critical patent/JPH0821669B2/ja
Publication of JPH03181160A publication Critical patent/JPH03181160A/ja
Publication of JPH0821669B2 publication Critical patent/JPH0821669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置用リードフレームに係り、特にその
リードフレームのサポートバーの形状に関する。
(従来の技術) 半導体装置用リードフレームは、フォトエツチング法ま
たはプレス加工のいずれかの方法によって、金属帯状材
料の形゛状加工を行い形成される。
特に、プレス加工により形成されるリードフレームにつ
いては、インナーリードの全てを1回の打ち抜き工程で
成型することは困難であるため、順送り金型を用い、複
数のステーションに分割して打ち抜くように設計される
しかしながら、最近のリードフレームでは、インナーリ
ード先端部の板厚よりもリードピッチが狭くなる傾向に
あり、例えば、板Wo、l5IIla+に対し、0.1
〜0.I2mmの幅で打ち抜きを行わなければならない
こともある。そこで、インナーリード先端部の位置ずれ
を防ぐために、隣接するインナーリドの先端を連結する
連結部を残して形状加工を行い、インナーリード相互間
の接続のためのテーピング工程、熱処理あるいは鍍金処
理などの処理工程を経た後、最後にこの連結部を除去す
る方法が堤案されている。
この方法は通常法のような工程で行われる。
例えば、従来、まず、第4図(a)に示すように、第1
の順送り金型を用いて半導体素子搭載ステージ52とな
る領域に向かって収斂する複数の第1の打ち抜き部5A
を形成し、インナーリード51の側面を形成すると共に
、半導体素子搭載ステジ52を支持するサポートバー5
3を形成する。
この後、この複数の第1の打ち抜き部5Aの先端から、
インナーリード51先端5Fの連結部(タイバー54)
となる領域性の所定の間隔をおいて、第5図(a)にこ
の中間段階のリードフレームの全体図を示すように、第
2の打ち抜き部5Bを形成する。
そして、このインナーリード51の先端5Fをタイバー
54で一体的に連結した状態で、熱処理および鍍金処理
等の所定の処理を行う。
そしてさらに、第4図(b)に示すように、第2の順送
り金型を用いて第3の打ち抜き部5Dを形成し、前記サ
ポートバーに直交して設けられたタイバー54を切除し
、インナーリード51の先端Fを形成し、分割形威し、
第5図(b)に全体図を示すようなリードフレームか完
成される。この方法では、第1の打ち抜き領域で形成さ
れるサボトバーの輪郭線と第2の打ち抜き領域で形成さ
れるサポートバーの側縁とに第3の打ち抜き領域は一致
しサポートバーの側縁は一直線となるように形成されて
いる。
(発明が解決しようとする課題) このような方法で形成されたリードフレームは、順送り
金型を構成するポンチおよびダイのクリアランスおよび
被加工材の表面条件および位置決め情度等の条件によっ
て第1の打ち抜き領域で形成されるサポートバーの輪郭
線と第2の打ち抜き領域で形成されるサポートバーの側
縁とに第3の打ち抜き領域を正確に一致させて打ち抜き
を行うことは極めて困難であった。このため、微小な位
置の変位によっては微細な打ち抜きカスや抜きだれ、詫
状の打ち抜き片等が生じやすく、これらが被加圧ヰ4の
表面に脱落して傷を生じたり、リードの変形を牛じたり
する原因となっていた。
また、金型の破損の原因となることもあり、リードフレ
ームのコストの上昇および歩留まり低下の原因となって
いた。
さらに、半導体装置の高集積化に伴い、多ピン化が進み
、サポートバーの幅も細くなっており、半導体素子搭載
ステージを良好に支持することができす、プレス打ち抜
き工程でねじれが生じたり、樹脂封IL等による応力に
よって変形が生じたりするという問題があった。
本発明は、前記実情に鑑みてなされたもので、高品質で
かつ低コストのリードフレームを提供することを目的と
する。
(課題を解決するための手段) そこで本発明の第1のリードフレームでは、半導体素子
搭載部を支持し、外方に向かって伸長するサポートバー
が、該サポートバーの幅方向の両側に突出する第1の幅
広部と、この第1の幅広部のさらに両側に突出する第2
の幅広部を介して半導体素子搭載部に接続されるように
している。
また、本発明の第2のリードフレームでは、半導体素子
搭載部を支持し、外方に向かって伸長するサポートバー
が、該半導体素子搭載部から伸長する連結領域と、該連
結領域および該サポートバーの両者の幅方向の両側に突
出する幅広部とを介して半導体素子搭載部に接続される
ようにしている。
(作用) 本発明によれば、各部の打ち抜き領域の輪郭線が一致し
ないように、あらかじめ許容し得る形状の突出領域を設
定しているため、打ち抜きを行うに際12、各部の打ち
抜き領域の輪郭線が互いに一致しないように所定の角度
をなして交差するようになっており、わずかなずれが生
じても、打ち抜きかすや抜きだれ、泥状の打ち抜き片等
が発生することなく形成でき、打痕やリードの変形およ
び順送り金型の破損の発生を防止することが可能となる
すなわち、前記第1のリードフレームではサボトハーか
、該サポートバーの幅方向の両側に突出する第1の幅広
部と、この第1の幅広部のさらに両側に突出する第2の
幅広部を介して半導体素子搭載部に接続されるため、打
ち抜きを行うに際し、各部の打ち抜き領域の輪郭線が瓦
いに一致しないように所定の角度をなして交差するよう
にすることができる。
また、前記第2のリードフレームでもサポートバーが、
該’I′、”F体素子搭載部から伸長する連結領域と、
該連結領域および該サポートバーの両者のモzi方向の
両側に突出する幅広部とを介して半導体素子搭載部に接
続されるため、打ち抜きを行うに際し、各部の打ち抜き
領域の輪郭線が互いに一致しないように所定の角度をな
して交差するようにすることができる。
(実施例) 以下、本発明実施例のリードフレームの製造方法につい
て、図面を参照しつつ詳細に説明する。
実施例1 本発明の第1の実施例のリードフレームでは、サポート
バー15が、該半導体素子搭載部から伸長する連結領域
15aと、該連結領域および該サポートバーの両者の幅
方向の両側に突出する幅広部15bとを介して半導体素
子搭載部14に接続されていることを特徴とするもので
ある。
製造に際しては、まず、第1図(a)に示すように、銅
を主成分とする帯状材料を、所望の形状のインナーリー
ド、アウターリード、ダムバーなどの抜き型を具備した
第1の順送り金型(図示せず)に装着し、プレス加工を
行なうことにより、半導体素子搭載ステージ14となる
領域に向かって収斂する複数の第1の打ち抜き部12を
形成し、インナーリート13の側面を形成すると共に、
半導体素子搭載ステージ14を支持するサポートバー1
5ならびにアウターリード21を形成する。
この後、サポートリードの輪郭縁IAの延長線上に一致
しないか同一方向に伸びる側縁IBを有すると1(に、
この複数の第1の打ち抜き部12の先端から、インナー
リード13先端IDの連結部(タイバー17)となる領
域分の所定の間隔をおいて、゛1′導体素子搭載ステー
ジ14となる領域の4辺に沿ってそれぞれ4つの第2の
打ち抜き部18を形成する。このようにして、第2図(
a)に全体図を示すように、第1の打ち抜き部12と第
2の打ち扱き部18に囲まれた4つの十字領域1つをa
する中間段階のリードフレームが得られる。
そして、このインナーリード13の先端IDをタイバー
17で一体的に連結した状態で、熱処理および鍍金処理
等の所定の処理を行う。
そしてさらに、第1図(b)に示すように、第2の順送
り金型を用いて、前記第2の打ち抜き部18の側縁IB
と交差し、かつ第1の打ち抜き領域12て形成される前
記サポートバー15の輪郭線IAの間隔よりも幅広間隔
のサポートパー15中間部の輪−郭線ICを形成する4
つの第3の打ち抜き部20を形成し、前記サポートバー
に直交して設けられたタイバー17を切除し、インナー
リード13の先端部IDを形成して、インナ−リード1
3相互間を分割形成し、第2図(b)に示すようなリー
ドフレームが完成される。この方法では、第1の打ち抜
き領域で形成されるサポートバーの輪郭線と第2の打ち
抜き領域で形成されるサポートバーの側縁とに第3の打
ち抜き領域の側縁は一致せず、互いに直交する部分を形
成するようにサポートバーの側縁が形成されている。
このようにして形成されたリードフレームによれば各部
の打ち抜き領域の輪郭線が互いに一致しないように所定
の角度をなして交差しており、わずかなずれが生じても
、打ち抜きかすや抜きだれ、泥状の打ち抜き片等が発生
することなく形成てき、打痕やリードの変形および順送
り金型の破損の発生を防止することが可能となる。また
、サポートバーの輪郭線に突出部を形成することになる
ため、サポートバーの強度が向上し、半導体素子搭載ス
テージのねじれや変形を防止することが可能となる。
実施例2 次に、本発明の第2の実施例について説明する。
この例では、サポートバー35が、該サポートバーの幅
方向の両側に突出する第1の幅広部35aと、この第1
の幅広部のさらに両側に突出する第2の幅広部35bを
介して半導体素子搭載部34に接続されていることを特
徴とするものである。
すなわち、第1の打ち抜き領域で形成されるサポートバ
ーの輪郭線と第2の打ち抜き領域で形成されるサポート
バーの側縁よりも中間の第3の打ち抜き領域の側縁が突
出するようにし、この突出部で亙いに直交する部分を形
成するようにサポートバーの側縁が形成されていること
を特徴とするものである。
製造に際しては、まず、第3図(a)に示すように、銅
を主成分とする帯状材料を、所望の形状のインナーリー
ド、アウターリード、ダムバーなどの扶き型を具備した
第1の順送り金型(図示せず)に装着し、プレス加工を
行なうことにより、半導体素子搭載ステージ34となる
領域に向かって収斂する複数の第1の打ち抜き部32を
形成し、インナーリード33の側面を形成すると共に、
半導体素子搭載ステージ34を支持するサポートバー3
5ならびにアウターリード31を形成する。
この後、サポートバーの輪郭縁3Aの延長線上に一致し
ないが同一方向に伸びる側縁3Bを有有するとノ(に、
この複数の第1の打ち抜き部32の先端から、インナー
リード33先端3Dの連結部(タイバー37)となる領
域性の所定の間隔をおいて、半導体素子搭載ステージ3
4となる領域の4辺に沿ってそれぞれ4つの第2の打ち
抜き部38を形成する。このようにして、第2図(a)
に全体図を示したのと同様に、第1の打ち抜き部32と
第2の打ち抜き部38に囲まれた4つの十字領域3つを
有する中間段階のリードフレームが得られる。
そして、このインナーリード33の先端3Dをタイバー
37で一体的に連結した状態で、熱処理および鍍金処理
等の所定の処理を行う。
そしてさらに、第3図(b)に示すように、第2の順送
り金型を用いて、前記第2の打ち抜き部38の側縁3B
および第1の打ち抜き領域32で形成される前記サポー
トバー35の輪郭線3Aの間隔よりも幅広間隔のサポー
トバー35の中間部の輪郭線3Cを形成する4つの第3
の打ち抜き部30を形成し、前記サポートバーに直交し
て設けられたタイバー37を切除し、インナーリード3
3の先端部IDを形成して、インナ−リード33相斥間
を分割形威し、リードフレームが完成される。
このlj法では、第1の打ち抜き領域で形成されるサポ
ートバーの輪郭線と第2の打ち抜き領域で形成されるサ
ポートバーの側縁とに第3の打ち抜き領域の側縁は一致
せず、亙いに直交する部分を形成するようにサポートバ
ーの側縁が形成されている。
このようにして形成されたリードフレームによれば各部
の打ち抜き領域の輪郭線が互いに一致しないように角度
をなして交差しており、わずかなずれが生じても、打ち
抜きかすや抜きだれ、泥状の打ち抜き片等が発生するこ
となく形成でき、打痕やリードの変形および順送り金型
の破損の発生を防Iヒすることが可能となる。
また、サポートバーの輪郭線に突出部を形成することに
なるため、サポートバーの強度が向上し、半導体素子搭
載ステージのねじれや変形を防止することが可能となる
また、前記実施例では、リードフレーム材料として銅を
用いたが、銅に限定されることなく、たの材料を用いて
もよいことは言うまでもない。
さらにまた、各工程での成形領域の形状等については、
適宜変更可能である。
〔発明の効果〕
以上説明してきたように、本発明のリードフレームによ
れば、サポートバーが、該サポートバーの幅方向の両側
に突出する第1の幅広部と、この第1の幅広部のさらに
両側に突出する第2の幅広部を介して半導体素子搭載部
に接続されるかあるいは、該半導体素子搭載部から伸長
する連結領域と、該連結領域および該サポートバーの両
者の幅方向の両側に突出する幅広部とを介して半導体素
子搭載部に接続されているため、打ち抜きかすや抜きた
れ、泥状の打ち抜き片等が発生することなく形成でき、
打痕やリードの変形および順送り金型の破損の発生を防
1卜することが可能となり、安価で低コストのリードフ
レームを提供することが01能となる。
また、サポートバーの輪郭線に突出部を形成することに
なるため、サポートバーの強度が向上し、゛1t、導体
素了−搭Mステージのねしれや変形を防止することが可
能となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は本発明の第1の実施
例のリードフレームの製造工程を示す部分説明図、第2
図(a)および第2図(b)は同リードフレームの製造
工程を示す全体説明図、第3図(a)および第3図(b
)は本発明の第2の実施例のリードフレームの製造工程
を示す部分説明図、第4図(a)および第4図(b)は
従来例のリードフレームの製造工程を示す部分説明図、
第5図(a)および第5図(b)は同リードフレームの
製造工程を示す全体説明図である。 51・・・インナーリード、52・・・半導体素子搭載
ステージ、53・・・サポートバー 54・・・タイバ
ー5A・・第1の打ち抜き部、5F・・・先端、5B・
・・第2の打ち抜き部、5D・・・第3の打ち抜き部、
11・・・枠体、12・・・第1の打ち抜き部、13・
・・インナーリード、14・・・半導体素子搭載ステー
ジ、15・・・サポートバー 17・・・タイバー 1
8・・・第2の打ち抜き部、1つ・・・十字領域、22
・・・アウターリド、IA・・・輪郭縁、IC・・・輪
郭線、ID・・・先端部、20・・・第3の打ち抜き部
、31・・・アウターリド、32・・・第1の打ち抜き
部、33・・・インナーリ ド、 34・・・半導体素子搭載ステージ、 5 ・・・ サポートバ 37・・・タイバー 38・・・第2の打 ち抜き部。 ・”、、、]−11 (a) (b) 第1図 第2図 (a) 第2図 (b) (Q) 第3 図 (b) 1 5A 3 (C1) 第4 図 第5図 (Q) 第5図 (b)

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子搭載部と、 幅方向の両側に突出する第1の幅広部と前記第1の幅広
    部のさらに両側に突出する第2の幅広部とを介して前記
    半導体素子搭載部を支持するサポートバーと、 前記半導体素子搭載部の周縁から所定の間隔をおいて伸
    長する複数のインナーリードと、各インナーリードにそ
    れぞれ連設されたアウターリードとを具備したことを特
    徴とする半導体装置用リードフレーム。
  2. (2)半導体素子搭載部と、 前記半導体素子搭載部から伸長する連結領域と、該連結
    領域およびサポートバーの両者の幅方向の両側に突出す
    る幅広部とを介して半導体素子搭載部を支持するサポー
    トバーと、 前記半導体素子搭載部の周縁から所定の間隔をおいて伸
    長する複数のインナーリードと、各インナーリードにそ
    れぞれ連設されたアウターリードとを具備したことを特
    徴とする半導体装置用リードフレーム。
JP1321075A 1989-12-11 1989-12-11 半導体装置用リードフレーム Expired - Fee Related JPH0821669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1321075A JPH0821669B2 (ja) 1989-12-11 1989-12-11 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1321075A JPH0821669B2 (ja) 1989-12-11 1989-12-11 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH03181160A true JPH03181160A (ja) 1991-08-07
JPH0821669B2 JPH0821669B2 (ja) 1996-03-04

Family

ID=18128530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1321075A Expired - Fee Related JPH0821669B2 (ja) 1989-12-11 1989-12-11 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0821669B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674746B1 (ko) * 2005-10-20 2007-01-25 엘에스전선 주식회사 압착부가 형성된 리드프레임 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891869U (ja) * 1972-02-07 1973-11-05
JPS53114353A (en) * 1978-01-23 1978-10-05 Hitachi Ltd Forming work method for plate material
JPH01133340A (ja) * 1987-11-19 1989-05-25 Mitsui High Tec Inc リードフレームおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891869U (ja) * 1972-02-07 1973-11-05
JPS53114353A (en) * 1978-01-23 1978-10-05 Hitachi Ltd Forming work method for plate material
JPH01133340A (ja) * 1987-11-19 1989-05-25 Mitsui High Tec Inc リードフレームおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674746B1 (ko) * 2005-10-20 2007-01-25 엘에스전선 주식회사 압착부가 형성된 리드프레임 및 그 제조방법

Also Published As

Publication number Publication date
JPH0821669B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
JPH036663B2 (ja)
US5495780A (en) Method for sharpening an IC lead-frame punch
JPH03181160A (ja) 半導体装置用リードフレーム
JPH0722555A (ja) 半導体装置用リードフレーム構造及びその切断方法
JP4271832B2 (ja) 順送りプレス加工における被加工材の反り矯正・修正機構
JPH03181156A (ja) リードフレームの製造方法
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JP2700902B2 (ja) リードフレームの製造方法
KR200145263Y1 (ko) 리드 프레임
JPS5933983B2 (ja) 半導体装置用リ−ドフレ−ムの製造方法
EP0973192A2 (en) Method and apparatus for processing resin sealed lead frame
JPS6074460A (ja) リ−ドフレ−ム
JP3008973U (ja) 放熱板付きリードフレーム
JP3005503B2 (ja) タイバー切断型用パンチガイドおよびその切断方法
JPH03212963A (ja) リードフレームの製造方法
JPH0444255A (ja) リードフレームの製造方法
JPH03184639A (ja) 金型装置用パンチ
JPH0821653B2 (ja) リードフレームの製造方法
JPH03188655A (ja) リードフレームの製造方法
JPH07202104A (ja) 半導体装置用icリードフレームとその製造方法
JPH01144661A (ja) リードフレームの製造方法
JPH02202045A (ja) リードフレームの製造方法
JPS61141164A (ja) 半導体装置用フレ−ムの製造方法およびその装置
JPH03283642A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees