JPH03181158A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH03181158A JPH03181158A JP32108389A JP32108389A JPH03181158A JP H03181158 A JPH03181158 A JP H03181158A JP 32108389 A JP32108389 A JP 32108389A JP 32108389 A JP32108389 A JP 32108389A JP H03181158 A JPH03181158 A JP H03181158A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- lead terminal
- terminal
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、印刷配線板上に実装されるＩＣパッケージ
に関するものである。
に関するものである。
［従来の技術］
従来のこの種のＩＣパッケージとしては第４図。
第５図に示すものがあった。第４図は従来のＩＣパッケ
ージの構成の外観を示す斜視図で、図において（１）は
ＩＣパッケージのモールド、〈２〉はそれぞれリード端
子であり、（２ａ）はリード端子（２）のうち形が変形
してしまったリード端子を示す。
ージの構成の外観を示す斜視図で、図において（１）は
ＩＣパッケージのモールド、〈２〉はそれぞれリード端
子であり、（２ａ）はリード端子（２）のうち形が変形
してしまったリード端子を示す。
第５図は、第４図に示すＩＣパッケージを印刷配線板上
に実装する場合の手順を示す斜視図で、図において（２
Ｃ〉は全リード端子のセンタ位置、（５）はそれぞれ印
刷配線板上に設けられた電極パット、（５Ｃ〉は全電極
パットのセンタ位置を示す。
に実装する場合の手順を示す斜視図で、図において（２
Ｃ〉は全リード端子のセンタ位置、（５）はそれぞれ印
刷配線板上に設けられた電極パット、（５Ｃ〉は全電極
パットのセンタ位置を示す。
ＩＣパッケージはモールド（１）から多数のリード端子
（２〉を突出しており、一方、印刷配線板上には、これ
らのリード端子（２）に対応して、それぞれ電極パット
（５）が設けられている。そして各電極パット（５）へ
各リード端子（２）をそれぞれ斗田付けし、印刷配線板
上へＩＣパッケージを実りする。
（２〉を突出しており、一方、印刷配線板上には、これ
らのリード端子（２）に対応して、それぞれ電極パット
（５）が設けられている。そして各電極パット（５）へ
各リード端子（２）をそれぞれ斗田付けし、印刷配線板
上へＩＣパッケージを実りする。
このＩＣパッケージの実装においては、各リード端子（
２）の間の間隔が微細なため、各電極パット（５）それ
ぞれへ、それぞれ対応する各リード端子（２〉の精度良
い位置合わせを行う必要があり、このため第５図の上図
に示すように、全リード端子のセンタ位！（２ｃ）と全
電極パットのセンタ位１（５ｃ〉とを求め、これらの位
置を互いに合わせて（０置合わせを行っている。
２）の間の間隔が微細なため、各電極パット（５）それ
ぞれへ、それぞれ対応する各リード端子（２〉の精度良
い位置合わせを行う必要があり、このため第５図の上図
に示すように、全リード端子のセンタ位！（２ｃ）と全
電極パットのセンタ位１（５ｃ〉とを求め、これらの位
置を互いに合わせて（０置合わせを行っている。
この全電極パットのセンタ位置（５ｃ）は、印刷配線板
上に設けられた電極パットのセンタ位置であるため、ズ
レや変形を生じに＜＜幾何学的に容易に求めることがで
きるが、全リード端子のセンタ位置（２ｃ）は、製造工
程などにおいて多少変形したリード端子（２ａ）などが
存在する場合があり、このため実装する際に実際に全リ
ード端子（２）の位置を計測してセンタ位置を求めるこ
ととしている。
上に設けられた電極パットのセンタ位置であるため、ズ
レや変形を生じに＜＜幾何学的に容易に求めることがで
きるが、全リード端子のセンタ位置（２ｃ）は、製造工
程などにおいて多少変形したリード端子（２ａ）などが
存在する場合があり、このため実装する際に実際に全リ
ード端子（２）の位置を計測してセンタ位置を求めるこ
ととしている。
［発明が解決しようとする課題］
上記のような従来のＩＣパッケージは以上のように構成
され、印刷配線板上に実装されるので、実装を行うため
の位置合わせは、半田付けの際に実際に全リード端子の
位置を計測してセンタ位置を求める複雑な作業が必要に
なるという問題点があった。
され、印刷配線板上に実装されるので、実装を行うため
の位置合わせは、半田付けの際に実際に全リード端子の
位置を計測してセンタ位置を求める複雑な作業が必要に
なるという問題点があった。
この発明はかかる課題を解決するためになされたもので
、簡単な構造により、精度良い位置合わせを容易に行う
ことができるＩＣパッケージを得ることを目的としてい
る。
、簡単な構造により、精度良い位置合わせを容易に行う
ことができるＩＣパッケージを得ることを目的としてい
る。
［課題を解決するための手段］
この発明にかかるＩＣパッケージは、製造工程において
、モールド四隅の少なくとも二隅以上へ、リード端子と
同一部材で形成したリードフレームを延長して突き出し
た突出部を設け、この突出部へリード端子の基準位置を
明確にするための基準穴を設けることとしたものである
。
、モールド四隅の少なくとも二隅以上へ、リード端子と
同一部材で形成したリードフレームを延長して突き出し
た突出部を設け、この突出部へリード端子の基準位置を
明確にするための基準穴を設けることとしたものである
。
［作用〕
この発明のＩＣパッケージにおいては、リード端子と同
一部材で形成した突出部に設けられた基準穴によりリー
ド端子の位置が明確になるので、この基準穴を用いてそ
れぞれのリード端子とそれぞれの電極パットとの精度良
い位置合わせが可能となる。
一部材で形成した突出部に設けられた基準穴によりリー
ド端子の位置が明確になるので、この基準穴を用いてそ
れぞれのリード端子とそれぞれの電極パットとの精度良
い位置合わせが可能となる。
［実施例］
以下、この発明の一実施例を図面について説明する。第
１図、第２図はそれぞれこの発明の一実施例を示す図で
、第１図はこの一実施例におけるＩＣパッケージの外観
の構成を示す斜視図であり図において（１）はＩＣパッ
ケージのモールド、（２はそれぞれリード端子、（３）
はリード端子（２）と同一部材で形成したリードフレー
ムを延長して突き出した突出部で、第１図ではモールド
（１〉の各四隅に設けられているが、二隅以上に設けら
れていればよい、（４）は突出部（３）に設けられたリ
ード端子の基準位置を明確にするための基準穴を示す。
１図、第２図はそれぞれこの発明の一実施例を示す図で
、第１図はこの一実施例におけるＩＣパッケージの外観
の構成を示す斜視図であり図において（１）はＩＣパッ
ケージのモールド、（２はそれぞれリード端子、（３）
はリード端子（２）と同一部材で形成したリードフレー
ムを延長して突き出した突出部で、第１図ではモールド
（１〉の各四隅に設けられているが、二隅以上に設けら
れていればよい、（４）は突出部（３）に設けられたリ
ード端子の基準位置を明確にするための基準穴を示す。
また第２図は、第１図に示すＩＣパッケージを印刷配線
板上に実装する場合の手順を示す斜視図で、図において
（５）はそれぞれ印刷配線板上に設けられた電極パット
、（６〉は基準穴（４）に対向して印刷配線板上に設け
られたマークを示す。
板上に実装する場合の手順を示す斜視図で、図において
（５）はそれぞれ印刷配線板上に設けられた電極パット
、（６〉は基準穴（４）に対向して印刷配線板上に設け
られたマークを示す。
この一実施例におけるＩＣパッケージは、その製造工程
において、モールド（１）の四隅の少なくとも二隅以上
へ、リード端子（２）と同一部材で形成したリードフレ
ームを延長してモールド（１）から突き出した突出部（
３）を設け、且つ製造時のリード端子（２）の位置を基
準に、リード端子（２）の基準位置を明確にする基準穴
（４）を突出部（３）へ設ける。
において、モールド（１）の四隅の少なくとも二隅以上
へ、リード端子（２）と同一部材で形成したリードフレ
ームを延長してモールド（１）から突き出した突出部（
３）を設け、且つ製造時のリード端子（２）の位置を基
準に、リード端子（２）の基準位置を明確にする基準穴
（４）を突出部（３）へ設ける。
一方、印刷配線板上にはこの基準穴（４）に対向したマ
ーク（６）を設けておき、ＩＣパッケージを印刷配線板
上に実装する場合にはマーク（６）と基準穴（４）とを
合わせて位置合わせを行い、各電極パット（５）へ各リ
ード端子（２〉をそれぞれ半田付けして実装する。
ーク（６）を設けておき、ＩＣパッケージを印刷配線板
上に実装する場合にはマーク（６）と基準穴（４）とを
合わせて位置合わせを行い、各電極パット（５）へ各リ
ード端子（２〉をそれぞれ半田付けして実装する。
即ちこの一実施例においては、リード端子（２）の形成
後にリード端子（２）と同一部材で形成した突出部（３
〉へ製造時のリード端子（２）の位置を基準にした基準
穴（４）を設けることにより、リード端子〈２）の位置
を明確にし、印刷配線板上への実装に当たり、基準穴（
４）とマーク（６）とを合わせるだけで、精度良い位置
合わせを行うことができ、各リード端子（２）と各電極
パット（５）とをそれぞれ精度良く半田付けすることが
できるようにしたものである。
後にリード端子（２）と同一部材で形成した突出部（３
〉へ製造時のリード端子（２）の位置を基準にした基準
穴（４）を設けることにより、リード端子〈２）の位置
を明確にし、印刷配線板上への実装に当たり、基準穴（
４）とマーク（６）とを合わせるだけで、精度良い位置
合わせを行うことができ、各リード端子（２）と各電極
パット（５）とをそれぞれ精度良く半田付けすることが
できるようにしたものである。
第３図はこの発明の他の実施例を示す斜視図で、この実
施例では印刷配線板上にマーク（６）の変わりに基準穴
（４〉の内径と同一径を有する基準ビン（７〉を設けた
ものであり、基準穴（４）へ基準ビン（７）を機械的に
挿入することにより位置合わせを行うことができ、精度
良い位置合わせをより容易に行うことが可能となる。
施例では印刷配線板上にマーク（６）の変わりに基準穴
（４〉の内径と同一径を有する基準ビン（７〉を設けた
ものであり、基準穴（４）へ基準ビン（７）を機械的に
挿入することにより位置合わせを行うことができ、精度
良い位置合わせをより容易に行うことが可能となる。
なお上記実施例では、突出部（３）へ円形の基準穴（４
）を設けることとしているが、センタリングが可能なも
のであれば、その形状が円形に限定されるものでもない
。
）を設けることとしているが、センタリングが可能なも
のであれば、その形状が円形に限定されるものでもない
。
［発明の効果］
この発明は以上説明したように、リード端子と同一部材
で形成した突出部に設けられた基準穴によりリード端子
位置が明確になるので、この基準穴を用いることによっ
て精度良い位置合わせを容易に行うことができるという
効果がある。
で形成した突出部に設けられた基準穴によりリード端子
位置が明確になるので、この基準穴を用いることによっ
て精度良い位置合わせを容易に行うことができるという
効果がある。
第１図、第２図はそれぞれこの発明の一実施例を示す斜
視図、第３図はこの発明の他の実施例を示す斜視図、第
４図、第５図は従来のＩＣパッケージを示す図である。 図において（１）はモールド、（２〉はそれぞれリード
端子、（３）は突出部、（４〉は基準穴、（５〉は電極
パット、（６）はマーク、（７）は基準ビンである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
視図、第３図はこの発明の他の実施例を示す斜視図、第
４図、第５図は従来のＩＣパッケージを示す図である。 図において（１）はモールド、（２〉はそれぞれリード
端子、（３）は突出部、（４〉は基準穴、（５〉は電極
パット、（６）はマーク、（７）は基準ビンである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
Claims (1)
- 【特許請求の範囲】 複数のリード端子を持ち、この複数のリード端子を印刷
配線板上に設けられた複数の電極パットにそれぞれ位置
合わせし、各リード端子と各電極パットとを半田付けし
て上記印刷配線板上に実装するＩＣパッケージにおいて
、 製造工程において、リード端子と同一部材で形成したリ
ードフレームを延長し、モールドの四隅の少なくとも二
隅以上へ突き出させて設けた突出部、 この突出部へリード端子の基準位置を明確にするための
基準穴を設ける手段、 上記複数のリード端子を上記複数の電極パットにそれぞ
れ位置合わせする際に上記基準穴と上記印刷配線板上に
上記基準穴に対向して設けられたマークとで位置合わせ
を行う手段、 を備えたＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32108389A JPH03181158A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32108389A JPH03181158A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181158A true JPH03181158A (ja) | 1991-08-07 |
Family
ID=18128622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32108389A Pending JPH03181158A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394773B1 (ko) * | 1999-10-15 | 2003-08-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
-
1989
- 1989-12-11 JP JP32108389A patent/JPH03181158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394773B1 (ko) * | 1999-10-15 | 2003-08-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750276B2 (ja) | 固体撮像素子の搭載方法および固体撮像素子パッケージの装着方法 | |
| JPH03181158A (ja) | Ｉｃパッケージ | |
| JPH03181162A (ja) | Ｉｃパッケージ | |
| JPH0233979A (ja) | 光半導体装置 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPS61269335A (ja) | 電子部品 | |
| JPH054315Y2 (ja) | ||
| JPH0349418Y2 (ja) | ||
| JP2533490Y2 (ja) | Ｉｃソケット | |
| JPH03229450A (ja) | 半導体パッケージ | |
| JPH0983093A (ja) | プリント配線板 | |
| KR200301795Y1 (ko) | 티씨피와피씨비의본딩을위한정렬장치 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPS61111568A (ja) | 半導体パツケ−ジ | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| JPH0397296A (ja) | 表面実装型パッケージ | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JPH09184850A (ja) | 半導体加速度センサの基板実装方法 | |
| JPH0612544Y2 (ja) | プローブカード | |
| JP2776852B2 (ja) | 液晶表示装置 | |
| JPS59150490A (ja) | フラツトパツケ−ジ | |
| JPS63268285A (ja) | 面実装部品 | |
| JPS61255043A (ja) | 電子部品装置 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144998A (ja) | 半導体パツケージ |