JPH03169133A - スタッフ判定回路 - Google Patents
スタッフ判定回路Info
- Publication number
- JPH03169133A JPH03169133A JP30876589A JP30876589A JPH03169133A JP H03169133 A JPH03169133 A JP H03169133A JP 30876589 A JP30876589 A JP 30876589A JP 30876589 A JP30876589 A JP 30876589A JP H03169133 A JPH03169133 A JP H03169133A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- stuff
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば，デイジタル多重変換装置で使用するスタッフ判
定回路に関し、 読み出しクロックが連続して歯抜けになっても正常なス
タッフ同期が行える様にすることを目的とし、 該書き込みクロックの変化点から読み出しクロックの変
化点の間がＨレベルの部分．該読み出しクロックの変化
点から該書き込みクロックの次の書き込みクロックの変
化点までの間がＬレベルの部分となる位相比較信号が入
力した時．該位相比較信号の状態に対応してカウントダ
ウン動作またはカウントアップ動作を行うが，アンダフ
ローまたはオーバフローの状態になるとカウント動作を
停止して対応するカウント手段出力を送出し続けるが，
入力したリセット信号で初期状態に戻るアップ・ダウン
カウント手段と該カウント手段出力の送出中にフレーム
の先頭を示すフレーム先頭パルスが入力した時，該カウ
ント手段出力をラッチしてスタッフ制御信号として送出
するラッチ手段と該スタッフ制御信号が送出している間
に入力した該リセット信号を送出するゲート手段とを有
する様に構或する。
定回路に関し、 読み出しクロックが連続して歯抜けになっても正常なス
タッフ同期が行える様にすることを目的とし、 該書き込みクロックの変化点から読み出しクロックの変
化点の間がＨレベルの部分．該読み出しクロックの変化
点から該書き込みクロックの次の書き込みクロックの変
化点までの間がＬレベルの部分となる位相比較信号が入
力した時．該位相比較信号の状態に対応してカウントダ
ウン動作またはカウントアップ動作を行うが，アンダフ
ローまたはオーバフローの状態になるとカウント動作を
停止して対応するカウント手段出力を送出し続けるが，
入力したリセット信号で初期状態に戻るアップ・ダウン
カウント手段と該カウント手段出力の送出中にフレーム
の先頭を示すフレーム先頭パルスが入力した時，該カウ
ント手段出力をラッチしてスタッフ制御信号として送出
するラッチ手段と該スタッフ制御信号が送出している間
に入力した該リセット信号を送出するゲート手段とを有
する様に構或する。
本発明は．例えばデイジタル多重変換装置で使用するス
タッフ判定回路に関するものである．一般に，同期の取
り方として網同期方弐によるものとスタッフ同期方式に
よるものとがある．スタッフ同期は複数系列の低次群Ｐ
ＣＭデータよりも異なる速度のクロックで低次群ＰＣＭ
データを読み出すことにより読み出しクロックに同期さ
せる方法であり，低次群ＰＣＭ信号に共通なこの読み出
しクロックにより得られた信号が多重化されて高次群Ｐ
ＣＭ信号になる。
タッフ判定回路に関するものである．一般に，同期の取
り方として網同期方弐によるものとスタッフ同期方式に
よるものとがある．スタッフ同期は複数系列の低次群Ｐ
ＣＭデータよりも異なる速度のクロックで低次群ＰＣＭ
データを読み出すことにより読み出しクロックに同期さ
せる方法であり，低次群ＰＣＭ信号に共通なこの読み出
しクロックにより得られた信号が多重化されて高次群Ｐ
ＣＭ信号になる。
この時，読み出しクロックと低次群ＰＣＭデータに同期
したクロックとの差はときどきスタッフパルスを挿入，
除去して読み出しクロックに一致させなければならない
が，読み出しクロックが連続して歯抜けになっても正常
なスタッフ同期が行える様にすることが必要である。
したクロックとの差はときどきスタッフパルスを挿入，
除去して読み出しクロックに一致させなければならない
が，読み出しクロックが連続して歯抜けになっても正常
なスタッフ同期が行える様にすることが必要である。
第４図はパルススタッフ同期回路のブロック図を示す．
以下，図の動作を説明する。
以下，図の動作を説明する。
先ず，書き込みカウンタ１１で入力した低速ＰＣＭクロ
ックを用いて，例えば１０相のクロックを生戒する．そ
して，このクロックを用いて，低速ＰＣＭデータを直列
／並列変換してメモリ１２に書き込む．また、読み出し
クロック制御器１５を通った多重化ＰＣＭクロックを読
み出しカウンタ１４を用いて１０相の読み出しクロック
を生威し，メモリから書き込んだデータを直列に読み出
して多重化ＰＣＭデータとして送出する． この時、例えば１相目の書き込みクロックと１相目の読
み出しクロックとの間の位相差を位相比較器１３で求め
て，位相比較信号としてスタッフ判定回路１６に送出す
る． スタッフ判定回路１６は位相が一致したことを検出した
時，入力する第１，第２のパルスを利用して１フレーム
巾のパルスを生戒してスタッフ制御信号として読み出し
クロシク制御器ｌ５に送出する． 読み出しクロック制御器ｌ５は入力したスタッフ制御信
号スに対応して多重化ＰＣＭクロックのパルスを歯抜け
にしたり．挿入（スタッフパルスと云う）したりして上
記の読み出しクロックを生成する。尚，クロックを歯抜
け，挿入する位置（スタッフ位置）は予め決められてい
る。
ックを用いて，例えば１０相のクロックを生戒する．そ
して，このクロックを用いて，低速ＰＣＭデータを直列
／並列変換してメモリ１２に書き込む．また、読み出し
クロック制御器１５を通った多重化ＰＣＭクロックを読
み出しカウンタ１４を用いて１０相の読み出しクロック
を生威し，メモリから書き込んだデータを直列に読み出
して多重化ＰＣＭデータとして送出する． この時、例えば１相目の書き込みクロックと１相目の読
み出しクロックとの間の位相差を位相比較器１３で求め
て，位相比較信号としてスタッフ判定回路１６に送出す
る． スタッフ判定回路１６は位相が一致したことを検出した
時，入力する第１，第２のパルスを利用して１フレーム
巾のパルスを生戒してスタッフ制御信号として読み出し
クロシク制御器ｌ５に送出する． 読み出しクロック制御器ｌ５は入力したスタッフ制御信
号スに対応して多重化ＰＣＭクロックのパルスを歯抜け
にしたり．挿入（スタッフパルスと云う）したりして上
記の読み出しクロックを生成する。尚，クロックを歯抜
け，挿入する位置（スタッフ位置）は予め決められてい
る。
第５図は従来例のブロック図，第６図は第５図の動作説
明図，第７図は第５図の別の動作説明図で．第７図（ａ
）は位相差０検出の場合．第７図（ｂ）は位相差０未検
出の場合を示す。
明図，第７図は第５図の別の動作説明図で．第７図（ａ
）は位相差０検出の場合．第７図（ｂ）は位相差０未検
出の場合を示す。
ここで、第６図の左側の符号（除く■．■）は第５図中
の同じ符号の部分の動作説明図であるが，■，■は参考
に示したものである。以下，第６図，第７図（ａ）を参
照して第５図の動作を説明する。
の同じ符号の部分の動作説明図であるが，■，■は参考
に示したものである。以下，第６図，第７図（ａ）を参
照して第５図の動作を説明する。
尚、この回路は低速ＰＣＭクロックの周波数が多重化Ｐ
ＣＭクロックの周波数よりも高い場合に行うポジティブ
・スタッフとその逆の場合のネガティブ・スタッフの２
つのスタッフ判定回路ヲ持っているが，２つの回路動作
は同一であるので，ポジティブスタッフの場合について
説明する。
ＣＭクロックの周波数よりも高い場合に行うポジティブ
・スタッフとその逆の場合のネガティブ・スタッフの２
つのスタッフ判定回路ヲ持っているが，２つの回路動作
は同一であるので，ポジティブスタッフの場合について
説明する。
先ず、位相比較器２１は．例えば１相目の読み出しクロ
ック（以下，Ｒφｌと省略する）と書き込みクロック（
以下，Ｗφ１と省略する）の位相差を監視しているが，
第７図（ａ）一■〜■に示す様に，一φ１が矢印の様に
Ｒφ１に近ずいて位相差が０になった時，これを検出し
てＨレベルの位相比較信号をラッチ回路２２に送出する
。
ック（以下，Ｒφｌと省略する）と書き込みクロック（
以下，Ｗφ１と省略する）の位相差を監視しているが，
第７図（ａ）一■〜■に示す様に，一φ１が矢印の様に
Ｒφ１に近ずいて位相差が０になった時，これを検出し
てＨレベルの位相比較信号をラッチ回路２２に送出する
。
尚，位相比較回路２■は第４図に示す様にスタッフ判定
回路には含まれない。
回路には含まれない。
このラッチ回路は位相比較信号であるセット信号をラッ
チし，Ｈレベルの出力をフリップフロップで構威された
スタッフ制御信号発生器２３に加え続ける。この状態で
第６図−のに示す様なフレームの先頭を示すＰＣＲ信号
がスタッフ制御信号発生器２３の端子ＣＫに加えられる
と，Ｈレベルが取り込まれ，このＨレベルの出力がスタ
ッフ制御信号として送出される。
チし，Ｈレベルの出力をフリップフロップで構威された
スタッフ制御信号発生器２３に加え続ける。この状態で
第６図−のに示す様なフレームの先頭を示すＰＣＲ信号
がスタッフ制御信号発生器２３の端子ＣＫに加えられる
と，Ｈレベルが取り込まれ，このＨレベルの出力がスタ
ッフ制御信号として送出される。
さて，スタッフ制御信号が発生するとＡＮＤゲート２４
はオン状態になるので，第６図−■に示す様に次のＰＣ
Ｒ信号より少し前に入力したリセットパルスはＡＮＤゲ
ート２４を通過してラッチ回路をリセットする。これに
より．ラッチ回路２２の出力がＬレベルになり，スタッ
フ制御信号は次のＰＣＲ信号でＬレベルになる（第６図
−■〜■参照）．そこで，スタッフ制御信号によって第
６図一■に示す定位置でスタッフ操作が行われる。
はオン状態になるので，第６図−■に示す様に次のＰＣ
Ｒ信号より少し前に入力したリセットパルスはＡＮＤゲ
ート２４を通過してラッチ回路をリセットする。これに
より．ラッチ回路２２の出力がＬレベルになり，スタッ
フ制御信号は次のＰＣＲ信号でＬレベルになる（第６図
−■〜■参照）．そこで，スタッフ制御信号によって第
６図一■に示す定位置でスタッフ操作が行われる。
尚、ＰＣＲ信号が入力する前にリセットパルスがＡＮＤ
ゲート２４に加えられた場合． ＡＮＤゲートがオフの
為にリセットパルスはこのゲートを通過できず，ラッチ
回路２２をリセットすることは不可能である。
ゲート２４に加えられた場合． ＡＮＤゲートがオフの
為にリセットパルスはこのゲートを通過できず，ラッチ
回路２２をリセットすることは不可能である。
ここで、リセットパルスによってラッチ回路がリセット
状態にされても，位相差の動きが激しくて相変わらずク
ロック信号の位相差が少ない場合には，位相差信号は直
ちにＨレベルに戻り，スタッフ制御信号も次のＰＣＲ信
号でＨレベルに維持される。これにより，次のＰＣＲ信
号の区間でも連続スタッフが行われる． 〔発明が解決しようとする課題〕 パルススタッフ同期回路には伝送路を経由して多分にジ
ッタを含むデータが入力する。また，低速ＰＣＭデータ
を多重化して多重化ＰＣＭデータを生戒する場合．多重
化ＰＣＭクロックは歯抜けにしたクロックとなる。
状態にされても，位相差の動きが激しくて相変わらずク
ロック信号の位相差が少ない場合には，位相差信号は直
ちにＨレベルに戻り，スタッフ制御信号も次のＰＣＲ信
号でＨレベルに維持される。これにより，次のＰＣＲ信
号の区間でも連続スタッフが行われる． 〔発明が解決しようとする課題〕 パルススタッフ同期回路には伝送路を経由して多分にジ
ッタを含むデータが入力する。また，低速ＰＣＭデータ
を多重化して多重化ＰＣＭデータを生戒する場合．多重
化ＰＣＭクロックは歯抜けにしたクロックとなる。
何故なら，多重化データにはフレームビットやスタッフ
ビットなどの余剰ビットを挿入する為にならない。
ビットなどの余剰ビットを挿入する為にならない。
一方，前記の位相比較器は被監視書き込みクロックと読
み出しクロッ．クの位相差を１ビット巾で監視している
ので，連続して歯抜けがある場合には位相差の一致が検
出されず，正常なスタッフ操作ができなくなる。
み出しクロッ．クの位相差を１ビット巾で監視している
ので，連続して歯抜けがある場合には位相差の一致が検
出されず，正常なスタッフ操作ができなくなる。
例えば．第７図（ｂ）一■〜■に示す梯にーφ１が左側
にシフトして行った時．本来であればａ点で位相差０を
検出すべき所，歯抜けの為に飛び越してＯが検出できず
，次のＲφ１を待つしかなく，この場合は正常なスタッ
フ操作が不可能となると云う問題がある。
にシフトして行った時．本来であればａ点で位相差０を
検出すべき所，歯抜けの為に飛び越してＯが検出できず
，次のＲφ１を待つしかなく，この場合は正常なスタッ
フ操作が不可能となると云う問題がある。
第１図は本発明の原理ブロック図を示す。
図中、３は該書き込みクロツクの変化点から読み出しク
ロックの変化点の間がＨレベルの状態，該読み出しクロ
ックの変化点から該書き込みクロックの次の書き込みク
ロックの変化点までの間がＬレベルの状態となる位相比
較信号が入力した時，該位相比較信号の状態に対応して
カウントダウン動作またはカウントアップ動作を行うが
，アンダフローまたはオーバフローの状態になるとカウ
ント動作を停止して対応するカウント出力を送出し続け
るが，入力したリセット信号で初期状態に戻るアップ・
ダウンカウント手段である。
ロックの変化点の間がＨレベルの状態，該読み出しクロ
ックの変化点から該書き込みクロックの次の書き込みク
ロックの変化点までの間がＬレベルの状態となる位相比
較信号が入力した時，該位相比較信号の状態に対応して
カウントダウン動作またはカウントアップ動作を行うが
，アンダフローまたはオーバフローの状態になるとカウ
ント動作を停止して対応するカウント出力を送出し続け
るが，入力したリセット信号で初期状態に戻るアップ・
ダウンカウント手段である。
また、４は該カウント出力の送出中にフレームの先頭を
示すフレーム先頭パルスが入力しタ時，該カウント出力
をラッチしてスタッフ制御信号として送出するラッチ手
段で，５は該スタッフ制御信号が送出している間に入力
した該リセット信号を送出するゲート手段である。
示すフレーム先頭パルスが入力しタ時，該カウント出力
をラッチしてスタッフ制御信号として送出するラッチ手
段で，５は該スタッフ制御信号が送出している間に入力
した該リセット信号を送出するゲート手段である。
本発明はアナログスタッフや位相モニタなどに使用され
ている位相比較回路の出力を位相比較信号として使用す
る。
ている位相比較回路の出力を位相比較信号として使用す
る。
この位相比較信号は第２図に示す様に，例えば第１相目
の書き込みクロックの変化点から第１相目の読み出しク
ロックの変化点の間がＨレベルの部分．該読み出しクロ
ックの変化点から該書き込みクロックの次の書き込みク
ロックの変化点までの間がＬレベルの部分゛となってい
る。
の書き込みクロックの変化点から第１相目の読み出しク
ロックの変化点の間がＨレベルの部分．該読み出しクロ
ックの変化点から該書き込みクロックの次の書き込みク
ロックの変化点までの間がＬレベルの部分゛となってい
る。
ここで，書き込みクロック，読み出しクロックは従来例
と同様にｎ相のクロックが使用されるので，第２図の相
隣るクロック間にはｎヶのクロックがあり，第ｌ相目の
書き込みクロックと第１相目の読み出しクロックとの間
の位相はｎ相分の巾の位相を示し，従来例の様に１ビッ
ト巾ではない。
と同様にｎ相のクロックが使用されるので，第２図の相
隣るクロック間にはｎヶのクロックがあり，第ｌ相目の
書き込みクロックと第１相目の読み出しクロックとの間
の位相はｎ相分の巾の位相を示し，従来例の様に１ビッ
ト巾ではない。
また、読み出しクロックが速くなって左側にシフトする
とＬレベルの部分が狭くなり，書き込みクロックが速く
なるとＨレベルの部分が狭くなる。
とＬレベルの部分が狭くなり，書き込みクロックが速く
なるとＨレベルの部分が狭くなる。
そこで、アップ・ダウンカウント手段で位相比較信号の
状態に対応してカウントダウン動作またはカウントアッ
プ動作を行わせるが（この動作が位相状態を記憶するこ
とになる），アンダフローまたはオーバフローの状態に
なると２つのクロックの位相差が０になったとして対応
するカウント手段出力をスタッフ制御信号として送出す
る様にした。
状態に対応してカウントダウン動作またはカウントアッ
プ動作を行わせるが（この動作が位相状態を記憶するこ
とになる），アンダフローまたはオーバフローの状態に
なると２つのクロックの位相差が０になったとして対応
するカウント手段出力をスタッフ制御信号として送出す
る様にした。
即ち，位相状態を常時，記憶しているので連続して歯抜
けがあっても正常なスタッフ同期が行える。
けがあっても正常なスタッフ同期が行える。
第３図は本発明の実施例を示す。
ここで、アップ・ダウンカウンタ３Ｌ ＯＲゲート３２
はアップ・ダウンカウント手段３の構或部分、フリップ
フロップ４Ｌ ４２， ＯＲゲート４３はラッチ手段４
の構或部分、ＮＡＮＤゲート５１はゲート手段５の構或
部分を示す。
はアップ・ダウンカウント手段３の構或部分、フリップ
フロップ４Ｌ ４２， ＯＲゲート４３はラッチ手段４
の構或部分、ＮＡＮＤゲート５１はゲート手段５の構或
部分を示す。
以下．第２図，第６図を参照して第３図の動作を説明す
る。
る。
先ず、アップ・ダウンカウンタ（以下， Ｕ／Ｄカウン
タと省略する）３１は第２図に示す様に位相比較信号の
Ｈレベルの部分ではカウントダウン動作，Ｌレベルの部
分ではカウントアップ動作をそれぞれする。
タと省略する）３１は第２図に示す様に位相比較信号の
Ｈレベルの部分ではカウントダウン動作，Ｌレベルの部
分ではカウントアップ動作をそれぞれする。
今、読み出しクロックの速度が書き込みクロックの速度
よりも速いとすると第２図のＨの部分が徐々に狭くなる
が，この状態が継続するとメモリスリップが生じてデー
タの二度読みが発生する可能性がある。
よりも速いとすると第２図のＨの部分が徐々に狭くなる
が，この状態が継続するとメモリスリップが生じてデー
タの二度読みが発生する可能性がある。
そこで，これを防ぐ為にＵ／Ｄカウンタのカウント値が
オーバーフローした時にネガティブ・スタッフ制御信号
を送出し，第４図の読み出しクロック制御器ｌ５で読み
出しクロックを歯抜けにする。
オーバーフローした時にネガティブ・スタッフ制御信号
を送出し，第４図の読み出しクロック制御器ｌ５で読み
出しクロックを歯抜けにする。
これにより，読み出しクロックの周波数が書き込みクロ
ックの周波数に対して速い場合のメモリスリップが防げ
る。
ックの周波数に対して速い場合のメモリスリップが防げ
る。
逆に、読み出しクロックの速度が書き込みクロックの速
度よりも遅いとすると第２図のＨの部分が徐々に広くな
るが，この状態が継続するとメモリスリップが生じてデ
ータの読み飛ばしが発生する可能性がある。
度よりも遅いとすると第２図のＨの部分が徐々に広くな
るが，この状態が継続するとメモリスリップが生じてデ
ータの読み飛ばしが発生する可能性がある。
そこで，これを防ぐ為にＵ／Ｄカウンタのカウント値が
アンダーフローした時にポジティブ・スタッフ制御信号
を送出し，第４図の読み出しクロック制御器１５で読み
出しクロックを挿入する。これにより，読み出しクロッ
クの周波数が書き込みクロックの周波数に対して遅い場
合のメモリスリップが防げる。
アンダーフローした時にポジティブ・スタッフ制御信号
を送出し，第４図の読み出しクロック制御器１５で読み
出しクロックを挿入する。これにより，読み出しクロッ
クの周波数が書き込みクロックの周波数に対して遅い場
合のメモリスリップが防げる。
即ち． Ｕ／Ｄカウンタに対して上記の制御が行われる
必要がある為，位相比較信号の極性は書き込みクロック
の変化点から読み出しクロックの変化点の間をカウント
ダウン動作する極性にし，読み出しクロックの変化点か
ら該書き込みクロックの次の書き込みクロックの変化点
までの間をカウントアップ動作する極性にする必要があ
る。
必要がある為，位相比較信号の極性は書き込みクロック
の変化点から読み出しクロックの変化点の間をカウント
ダウン動作する極性にし，読み出しクロックの変化点か
ら該書き込みクロックの次の書き込みクロックの変化点
までの間をカウントアップ動作する極性にする必要があ
る。
また， Ｕ／Ｄカウンタは，例えばカウント値０の時に
アンダーフローになり，カウント値１２８の時にオーバ
ーフローになり，初期値は６４とする。
アンダーフローになり，カウント値１２８の時にオーバ
ーフローになり，初期値は６４とする。
さて、上記の様に動作するＵ／Ｄカウンタ３１がアンダ
ーフローの状態になると，Ｈレベルのアンダーフロー出
力をＯＲゲート３２とフリップフロップに送出するので
，このカウンタに供給されていた読み出しクロックが断
になる。
ーフローの状態になると，Ｈレベルのアンダーフロー出
力をＯＲゲート３２とフリップフロップに送出するので
，このカウンタに供給されていた読み出しクロックが断
になる。
これにより， Ｕ／Ｄカウンタはカウント動作が停止し
アンダーフロー出力が引き続き送出されが，フレームの
先頭を示すＰＣＲ信号が入力すると，この信号でアンダ
ーフロー出力がフリップフロップ４２にラッチされるが
３ この出力は第４図の読み出しクロック制御器ｌ５に
加えられると共に，ＯＲゲート４３を介してＮＡＮＤゲ
ート５１に加えられ．このゲートをオン状態にする。
アンダーフロー出力が引き続き送出されが，フレームの
先頭を示すＰＣＲ信号が入力すると，この信号でアンダ
ーフロー出力がフリップフロップ４２にラッチされるが
３ この出力は第４図の読み出しクロック制御器ｌ５に
加えられると共に，ＯＲゲート４３を介してＮＡＮＤゲ
ート５１に加えられ．このゲートをオン状態にする。
一方，第６図−■に示す様に１フレーム間隔でリセット
パルスが入力しているので，上記ＰＣＲ信号の直後に入
力したリセットパルスはオンになったＮＡＮＤゲート５
ｌを通ってＵ／Ｄカウンタ３１をリセットする。
パルスが入力しているので，上記ＰＣＲ信号の直後に入
力したリセットパルスはオンになったＮＡＮＤゲート５
ｌを通ってＵ／Ｄカウンタ３１をリセットする。
これにより， Ｕ／Ｄカウンタ３１は初期値６４になり
．出力はＬレベルになるので，次のＰＣＲ信号でＦＦ
４２の出力がＬレベルになる。即ち．１フレームのスタ
ップ制御信号が送出される（第６図一■参照）。
．出力はＬレベルになるので，次のＰＣＲ信号でＦＦ
４２の出力がＬレベルになる。即ち．１フレームのスタ
ップ制御信号が送出される（第６図一■参照）。
尚、位相比較信号のデューテイファクタが５０ｚの時は
Ｕ／Ｄカウンタのカウント値は平均すると初期値の付近
にあり，オーバーフロー，アンダーフローにならない。
Ｕ／Ｄカウンタのカウント値は平均すると初期値の付近
にあり，オーバーフロー，アンダーフローにならない。
即ち， Ｕ／Ｄカウンタで位相状態を常時，記憶してい
るので，読み出しクロックが連続して歯抜けになっても
正常なスタッフ同期ができる。
るので，読み出しクロックが連続して歯抜けになっても
正常なスタッフ同期ができる。
以上詳細に説明した様に本発明によれば，読み出しクロ
ックが連続して歯抜けになっても正常なスタッフ同期が
できるという効果がある。
ックが連続して歯抜けになっても正常なスタッフ同期が
できるという効果がある。
第１図は本発明の原理ブロック図、
第２図は第１図の動作説明図、
第３図は本発明の実施例のブロック図、第４図はパルス
スタッフ同期回路のブロック図、第５図は従来例のブロ
ック図、 第６図は第５図の動作説明図、 第７図は第５図の別の動作説明図を示す。 図において、 ３はアップ・ダウンカウント手段、 ４はラッチ手段、 ５はゲート手段を示す。 本発明の原工￥アロ・ノフ図 第 １ 図 Ｗ中 弗 図の動作 言先 日月 図 第 ２ 図 Ａづじ明ｌつ４′施イ列 の プロ・・ノ２図 第 ３ 図 ハ゜ルズ２．９ッフ同期回路のフ悄ソソ図第 ４ 周 従米１ク′｛のプロツ２図 第 ５ 図 ○ Ｏ ■ ■ Ｏ ■ Ｏ 第５図の別の動作名肥ロ月図 弗 ７ 図
スタッフ同期回路のブロック図、第５図は従来例のブロ
ック図、 第６図は第５図の動作説明図、 第７図は第５図の別の動作説明図を示す。 図において、 ３はアップ・ダウンカウント手段、 ４はラッチ手段、 ５はゲート手段を示す。 本発明の原工￥アロ・ノフ図 第 １ 図 Ｗ中 弗 図の動作 言先 日月 図 第 ２ 図 Ａづじ明ｌつ４′施イ列 の プロ・・ノ２図 第 ３ 図 ハ゜ルズ２．９ッフ同期回路のフ悄ソソ図第 ４ 周 従米１ク′｛のプロツ２図 第 ５ 図 ○ Ｏ ■ ■ Ｏ ■ Ｏ 第５図の別の動作名肥ロ月図 弗 ７ 図
Claims (1)
- 【特許請求の範囲】 入力クロックを用いて生成した書き込みクロックで入力
データをメモリに書き込み、該入力クロックよりも速い
出力クロックを用いて生成した読み出しクロックで書き
込まれたデータを読み出して、出力クロックに同期した
データを取り出すパルススタッフ同期回路において、 該書き込みクロックの変化点から読み出しクロックの変
化点の間がＨレベルの部分、該読み出しクロックの変化
点から該書き込みクロックの次の書き込みクロックの変
化点までの間がＬレベルの部分となる位相比較信号が入
力した時、 該位相比較信号の状態に対応してカウントダウン動作ま
たはカウントアップ動作を行うが、アンダフローまたは
オーバフローの状態になるとカウント動作を停止して対
応するカウント手段出力を送出し続けるが、入力したリ
セット信号で初期状態に戻るアップ・ダウンカウント手
段（３）と該カウント手段出力の送出中にフレームの先
頭を示すフレーム先頭パルスが入力した時、該カウント
手段出力をラッチしてスタッフ制御信号として送出する
ラッチ手段（４）と 該スタッフ制御信号が送出している間に入力した該リセ
ット信号を送出するゲート手段（５）とを有することを
特徴とするスタッフ判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30876589A JPH03169133A (ja) | 1989-11-28 | 1989-11-28 | スタッフ判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30876589A JPH03169133A (ja) | 1989-11-28 | 1989-11-28 | スタッフ判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03169133A true JPH03169133A (ja) | 1991-07-22 |
Family
ID=17985029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30876589A Pending JPH03169133A (ja) | 1989-11-28 | 1989-11-28 | スタッフ判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03169133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252715B2 (en) | 2007-03-05 | 2012-08-28 | Nippon Shokubai Co., Ltd. | Water-absorbing agent and production method thereof |
-
1989
- 1989-11-28 JP JP30876589A patent/JPH03169133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252715B2 (en) | 2007-03-05 | 2012-08-28 | Nippon Shokubai Co., Ltd. | Water-absorbing agent and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3203978B2 (ja) | データ送受信装置、データ受信装置及びデータ送信装置 | |
| EP0500243B1 (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH03169133A (ja) | スタッフ判定回路 | |
| JP3945287B2 (ja) | データ受信回路、データ受信方法 | |
| US4203003A (en) | Frame search control for digital transmission system | |
| JP3049286B2 (ja) | ジャスティフィケーション制御回路 | |
| JP2004289326A (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP3546799B2 (ja) | データ送受信装置 | |
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| JP2507514B2 (ja) | ディジタル位相比較器 | |
| JP2748875B2 (ja) | クロック抽出回路 | |
| JPH08316948A (ja) | ビット同期回路及びビット同期方法 | |
| JP2621772B2 (ja) | シリアル伝送装置 | |
| JPS63226140A (ja) | デイジタルスタツフ同期の位相検出方式 | |
| JPS62128633A (ja) | スタツフ同期クロツク発生回路 | |
| JPS61224740A (ja) | スタツフ同期方式 | |
| JPH04276935A (ja) | 非同期データ同期伝送装置 | |
| JPH08331086A (ja) | フレーム変換回路 | |
| JP2917583B2 (ja) | スタッフ同期回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JP2552909B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH0350467B2 (ja) | ||
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH05308354A (ja) | 同期クロック生成回路 |