JPH08331086A - フレーム変換回路 - Google Patents

Abstract

(57)【要約】 【目的】ビットレート変換の対象となるデータのビット
レートと変換すべきビットレートとの差が小さい場合で
あっても、スタッフジッタの周期がスタッフジッタを容
易に抑圧できる程度となるようにスタッフビットの挿入
を行ってビットレート変換を行うことを可能とする。 【構成】ビットレート変換部１では、ビットスタッフ処
理を行って第１ビットレートの第１データを第２ビット
レートの第２データに変換するが、この際のビットスタ
ッフ処理の実行頻度を積分回路３１にて検出し、これが
所定値よりも低い場合、負スタッフ要求回路３２がフレ
ーム付加回路２１および第２歯抜けクロック生成回路３
３に負スタッフ動作を行わせることによって、ＳＤＨデ
ータＤＴ２における１フレーム当りの情報容量を増加さ
せてデータ出力量を増加させ、ビットレート変換部１に
てビットスタッフ処理が行われる状態を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＤＨ（Synchronous
Digital Hierarchy ）に準拠した網に設けられる伝送装
置などに適用され、非同期データをＳＤＨ用のフレーム
付データに変換するために使用するフレーム変換回路に
関する。

【０００２】

【従来の技術】ＩＴＵ−Ｔ（旧ＣＣＩＴＴ）勧告のＧ．
７０７〜７０９で規定されたＳＤＨは、従来よりあった
種々のディジタルハイアラーキを１つに統一し、ハイア
ラーキ間の変換を同期多重としたものである。このＳＤ
Ｈにおいて従来のハイアラーキに準拠したビットレート
（例えば４５Ｍｂｐｓ）の非同期データを伝送する場
合、一度５２Ｍｂｐｓにビットレートを変換したのち、
他のデータと多重化して１５６Ｍｂｐｓや６２２Ｍｂｐ
ｓのＳＤＨ信号として伝送する。

【０００３】さて、以上のように非同期データをＳＤＨ
信号に変換するに当っては、スタッフによるビットレー
トの変換が行われる。すなわち、非同期データ中にスタ
ッフビットを挿入することで非同期データの見かけ上の
ビット数を増やし、より高いビットレートでの伝送を可
能とするのである。

【０００４】ところがこのようなスタッフによるビット
レートの変換を行う場合、元のビットレートと変換後の
ビットレートとが近い場合、スタッフビットの挿入頻度
が低下する。そうすると、デスタッフを行う際に生じる
スタッフジッタの周期が長くなる。

【０００５】一般にスタッフジッタは、ＰＬＬ（Phase
Locked Loop ）等を用いて抑圧することが行われている
が、ＰＬＬでは周期の長いジッタを抑圧し切れない場合
があり、前述のようにスタッフビットの挿入頻度が低い
と、再生後の信号におけるジッタが増加してしまうおそ
れがあった。

【０００６】

【発明が解決しようとする課題】以上のように従来は、
ビットレート変換の対象となるデータのビットレートと
変換すべきビットレートとの差が小さいと、スタッフビ
ットの挿入周期が長くなり、デスタッフ時において生じ
るスタッフジッタがＰＬＬで抑圧困難なほどに周期が長
くなって再生後のデータのジッタ増加を来すという不具
合があった。

【０００７】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、ビットレート
変換の対象となるデータのビットレートと変換すべきビ
ットレートとの差が小さい場合であっても、スタッフジ
ッタの周期がスタッフジッタを容易に抑圧できる程度と
なるようにスタッフビットの挿入を行ってビットレート
変換を行うことができるフレーム変換回路を提供するこ
とにある。

【０００８】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、例えば非同期データなどの第１データを
第１ビットレートで取り込み、所定の周期で所定量ずつ
を第２ビットレートで第２データとして出力する、例え
ばＦＩＦＯメモリ、書込みアドレス生成回路および読出
しアドレス生成回路からなるビットレート変換手段と、
このビットレート変換手段から出力される前記第２デー
タに所定のオーバヘッドを付加して前記ＳＤＨフレーム
を形成するものであり、前記オーバヘッドのうちの一部
を前記第２データに置換する負スタッフ動作を行う機能
を有した例えばフレーム付加回路などのＳＤＨフレーム
形成手段と、前記ビットレート変換手段が保持している
データ残量を検出し、このデータ残量が所定量を下回っ
たことに応じて、前記ビットレート変換手段によるデー
タ出力量を低下させるビットスタッフ処理を行う、例え
ばスタッフ制御生成回路および第３歯抜けクロック生成
回路よりなるビットスタッフ制御手段と、このビットス
タッフ制御手段による前記ビットスタッフ処理の実行頻
度を検出する例えば積分回路などのビットスタッフ頻度
検出手段と、このビットスタッフ頻度検出手段により検
出された前記ビットスタッフ処理の実行頻度が所定値を
下回ったことに応じて、前記ビットレート変換手段によ
るデータ出力量を増加させるとともに、前記ＳＤＨフレ
ーム形成手段に前記負スタッフ動作を行わせる、例えば
負スタッフ要求回路、フレーム付加回路および第２歯抜
けクロック生成回路よりなるデータ残量減少手段とを備
えた。

【０００９】

【作用】このような手段を講じたことにより、第１デー
タは、第１ビットレートでビットレート変換手段へと取
り込まれたのち、所定の周期で所定量ずつが第２ビット
レートで取り出されることでビットレートが変換され、
さらにＳＤＨフレーム形成手段により所定のオーバヘッ
ドが付加されてＳＤＨフレームを有したＳＤＨデータに
変換される。

【００１０】この際、ビットスタッフ制御手段により前
記ビットレート変換手段が保持しているデータ残量が検
出され、このデータ残量が所定量を下回ったことに応じ
て、前記ビットレート変換手段によるデータ出力量を低
下させてビットスタッフ処理が行われるが、このビット
スタッフ処理の実行頻度がビットスタッフ頻度検出手段
により検出され、前記ビットスタッフ処理の実行頻度が
所定値を下回ったことに応じて、前記ビットレート変換
手段によるデータ出力量が増加されるとともに、前記Ｓ
ＤＨフレーム形成手段により負スタッフ動作が行われ
る。

【００１１】従って、第１ビットレートと第２ビットレ
ートとの差が小さく、ビットスタッフ処理の実行頻度が
所定値よりも低い場合には、負スタッフ動作が行われて
前記ビットレート変換手段が保持しているデータ残量が
急激に減少され、前記ビットスタッフ制御手段がビット
スタッフ処理を実行する状態が強制的に形成される。

【００１２】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るフレーム変換回路の
構成を示すブロック図である。このフレーム変換回路
は、ビットレート変換部１、フレーム変換部２および負
スタッフ制御部３から構成されている。

【００１３】ビットレート変換部１は、ディジタル網か
らの非同期データＤＴ１を、スタッフビットの挿入によ
ってＳＤＨ網用の所定のビットレートのデータに変換す
る。フレーム変換部２は、ビットレート変換部１でビッ
トレートが変換されたのちのデータに対してＳＤＨにて
規定されたオーバヘッドを付加し、ＳＤＨのフレーム構
成を有するＳＤＨデータＤＴ２を生成する。負スタッフ
制御部３は、ビットレート変換部１におけるスタッフビ
ットの挿入状況を監視し、スタッフビットの挿入頻度が
一定値を下回った場合に、フレーム変換部２に負スタッ
フ動作を行わせる。

【００１４】ビットレート変換部１は、ＦＩＦＯ（firs
t-in first-out）メモリ１１、書込みアドレス生成回路
１２、読出しアドレス生成回路１３、スタッフ制御生成
回路１４および第３歯抜けクロック生成回路１５からな
る。フレーム変換部２は、フレーム付加回路２１および
第１歯抜けクロック生成回路２２からなる。また負スタ
ッフ制御部３は、積分回路３１、負スタッフ要求回路３
２および第２歯抜けクロック生成回路３３からなる。

【００１５】ＦＩＦＯメモリ１１には、非同期データＤ
Ｔ１が入力されている。またＦＩＦＯメモリ１１には、
ディジタル網にて用いられている非同期データＤＴ１用
のクロック信号ＣＫ１が書込みクロックとして入力され
ている。このクロック信号ＣＫ１は書込みアドレス生成
回路１２にも入力されている。書込みアドレス生成回路
１２は、クロック信号ＣＫ１に同期して、ＦＩＦＯメモ
リ１１における非同期データＤＴ１の書込み場所を示す
書込みアドレスを所定の順序で変化させて行く。この書
込みアドレスは、ＦＩＦＯメモリ１１に与えられる。Ｆ
ＩＦＯメモリ１１は、クロック信号ＣＫ１に同期して、
書込みアドレス生成回路１２から与えられる書込みアド
レスが示す場所に非同期データＤＴ１を格納する。

【００１６】またＦＩＦＯメモリ１１には、第３歯抜け
クロック生成回路１５で生成された第３歯抜けクロック
信号ＣＫ５が読出しクロックとして入力されている。こ
の第３歯抜けクロック信号ＣＫ５は読出しアドレス生成
回路１３にも入力されている。読出しアドレス生成回路
１５は、クロック信号ＣＫ１に同期して、ＦＩＦＯメモ
リ１１におけるデータの読出し場所を示す読出しアドレ
スを書込みアドレスと同じ順序で変化させて行く。この
読出しアドレスは、ＦＩＦＯメモリ１１に与えられる。
ＦＩＦＯメモリ１１は、第３歯抜けクロック信号ＣＫ５
に同期して、読出しアドレス生成回路１３から与えられ
る読出しアドレスが示す場所のデータを出力する。

【００１７】書込みアドレス生成回路１２が出力する書
込みアドレスおよび読出しアドレス生成部１３が出力す
る読出しアドレスは、それぞれスタッフ制御生成回路１
４にも入力されている。スタッフ制御生成回路１４は、
書込みアドレスと読出しアドレスとを比較し、両アドレ
スの差が所定値以下となった場合にビットスタッフ要求
信号ＢＳＴＵＦＦを第３歯抜けクロック生成回路１５お
よび積分回路３１へと与える。

【００１８】第３歯抜けクロック生成回路１５には、ビ
ットスタッフ要求信号ＢＳＴＵＦＦのほかに、第２歯抜
けクロック生成回路３３にて生成された第２歯抜けクロ
ックＣＫ４が入力されている。第３歯抜けクロック生成
回路１５は、通常は第２歯抜けクロックＣＫ４をそのま
ま第３歯抜けクロックＣＫ５として出力するが、ビット
スタッフ要求信号ＢＳＴＵＦＦが与えられたときには、
第２歯抜けクロックＣＫ４中の所定のクロック（スタッ
フビットに相当するクロック）を歯抜けとして第３歯抜
けクロックＣＫ５として出力する。

【００１９】ところで第２歯抜けクロック生成回路３３
には、第１歯抜けクロック生成回路２２が出力する第１
歯抜けクロックＣＫ３が入力されている。第１歯抜けク
ロック生成回路２２には、ＳＤＨデータＤＴ２用のクロ
ック信号ＣＫ２が入力されており、フレーム付加回路２
１から通知されるタイミングに基づいて、ＳＤＨフレー
ムにおけるペイロードの領域に対応する期間にのみクロ
ックが存在する第１歯抜けクロックＣＫ３を生成してい
る。第２歯抜けクロック生成回路３３は、通常はこの第
１歯抜けクロックＣＫ３をそのまま第２歯抜けクロック
ＣＫ４として出力しているが、フレーム付加回路２１か
ら指示された場合には、負スタッフバイト領域に対応す
る期間（第１歯抜けクロックＣＫ３にはクロックが存在
しない）にクロックを付加する。

【００２０】積分回路３１は、ビットスタッフ要求信号
ＢＳＴＵＦＦを積分し、積分値を負スタッフ要求回路３
２へと与える。負スタッフ要求回路３２は、積分回路３
１の積分値を監視し、これが所定値を下回った場合にフ
レーム付加回路２１に対して負スタッフ要求信号ＮＳＴ
ＵＦＦを出力する。

【００２１】フレーム付加回路２１は、歯抜けクロック
ＣＫ５に同期してＦＩＦＯメモリ１１からバースト状に
出力されるデータの隙間領域に所定のオーバヘッドを付
加することによりＳＤＨフレームを有したＳＤＨデータ
ＤＴ２を生成する。またフレーム付加回路２１は、負ス
タッフ要求信号ＮＳＴＵＦＦが負スタッフ要求回路３２
から与えられたとき、その次のフレーム期間において負
スタッフバイト領域に対応する期間でのクロック出力を
第２歯抜けクロック生成回路３３に対して指示する。

【００２２】図２は積分回路３１および負スタッフ要求
回路３２の具体的構成例を示す図である。この図におい
て積分回路３１は、抵抗器３１ａおよびコンデンサ３１
ｂよりなる周知のＲＣ回路をなしている。また負スタッ
フ要求回路３２は、コンパレータ３２ａの反転入力端子
に積分回路３１の出力を、また非反転入力端子にレギュ
レータ３２ｂが発生する所定レベルの基準信号をそれぞ
れ入力するとともに、コンパレータ３２ａの出力を、例
えばワンショットマルチバイブレータなどからなる負ス
タッフ要求信号発生回路３２ｃに入力してなり、積分回
路３１の出力レベルがレギュレータが発生する基準信号
のレベルを下回ったときに、負スタッフ要求信号発生回
路３２ｃが所定のパルス幅を有するパルスを負スタッフ
要求信号ＮＳＴＵＦＦとして出力するものとなってい
る。

【００２３】一方、図３は積分回路３１および負スタッ
フ要求回路３２の具体的構成の別の例を示す図である。
この図において積分回路３１は、カウンタ３１ｃおよび
発振器（ＯＳＣ）３１ｄからなり、発振器３１ｄが所定
周期で出力するリセットパルスの１周期を単位時間とし
てその単位時間内におけるビットスタッフ要求信号ＢＳ
ＴＵＦＦの数をカウンタ３１ｃがカウントするものとな
っている。また負スタッフ要求回路３２は、比較器３２
ｄおよび例えばワンショットマルチバイブレータなどか
らなる負スタッフ要求信号発生回路３２ｅよりなり、発
振器３１ｄが出力するリセットパルスにてタイミングを
取りつつカウンタ３１ｃのカウント値を取り込むことに
より、カウンタ３１ｃがカウントした単位時間内におけ
るビットスタッフ要求信号ＢＳＴＵＦＦの数を取り込
み、これが所定の基準値を下回ったときに負スタッフ要
求信号発生回路３２ｅが所定のパルス幅を有するパルス
を負スタッフ要求信号ＮＳＴＵＦＦとして出力するもの
となっている。

【００２４】次に以上のように構成されたフレーム変換
回路の動作を説明する。まず非同期データＤＴ１は、ク
ロック信号ＣＫ１に同期して第１ビットレート（例えば
４５Ｍｂｐｓ）でＦＩＦＯメモリ１１に書込まれ、先に
書込まれたものから順に第３歯抜けクロックＣＫ５に同
期して読出される。ここで第１歯抜けクロック生成回路
２２では、第２ビットレート（ＳＤＨにおけるビットレ
ートであり、例えば５２Ｍｂｐｓ）に応じた周波数を有
するクロック信号ＣＫ２を受け、ＳＤＨフレームのペイ
ロード領域に対応する期間にのみクロックが存在する第
１歯抜けクロックＣＫ３を生成しており、通常時にはこ
の第１歯抜けクロックＣＫ３が、第２歯抜けクロック生
成回路３３からは第２歯抜けクロックＣＫ４として、さ
らに第３歯抜けクロック生成回路１５からは第３歯抜け
クロックＣＫ５としてそのまま出力される。従って、Ｆ
ＩＦＯメモリ１１からは、ＳＤＨフレームのペイロード
領域に対応する期間にのみ第２ビットレートでデータが
出力される。

【００２５】そしてこのようにしてＦＩＦＯメモリ１１
からのデータ出力がなされる中で、データ出力がなされ
ていない期間、すなわちペイロード以外のオーバヘッド
領域に対応する期間にフレーム付加回路２１がオーバヘ
ッドを出力することにより、ＦＩＦＯメモリ１１から出
力されたデータに対してオーバヘッドが付加されてＳＤ
ＨデータＤＴ２が生成される。

【００２６】ところで、第１ビットレートは第２ビット
レートよりも低く、ある時間内においてはＦＩＦＯメモ
リ１１へのデータの書込み量よりも読出し量のほうが多
い。このため、読出しアドレス生成回路１３が出力する
読出しアドレスが書込みアドレス生成回路１２が出力す
る書込みアドレスに徐々に近付いて行くことになる。

【００２７】そこでスタッフ制御生成回路１４は、書込
みアドレスと読出しアドレスとを比較し、その差が一定
値を下回った場合にはビットスタッフ要求信号ＢＳＴＵ
ＦＦを出力する。第３歯抜けクロック生成回路１５はこ
のビットスタッフ要求信号ＢＳＴＵＦＦを受けると、第
２歯抜けクロックＣＫ４のうちで所定のスタッフビット
位置にあるパルスを歯抜けとした第３歯抜けクロックＣ
Ｋ５を出力する。これにより、ＦＩＦＯメモリ１１から
の出力データ中にスタッフビットが挿入されることとな
り、ＦＩＦＯメモリ１１からのデータ読出し量が低下し
て書込みアドレスと読出しアドレスとの差が広げられ
る。

【００２８】ところでビットスタッフ要求信号ＢＳＴＵ
ＦＦは積分回路３１にも入力されており、ここで積分さ
れている。さらに積分回路３１にてビットスタッフ要求
信号ＢＳＴＵＦＦを積分した結果は、負スタッフ要求回
路３２にて監視される。積分回路３１にてビットスタッ
フ要求信号ＢＳＴＵＦＦを積分した結果は、スタッフビ
ットの挿入頻度に比例することになるので、負スタッフ
要求回路３２は積分回路３１での積分結果からスタッフ
ビットの挿入頻度が所定値を下回ったか否かを監視し、
図４に示すようにスタッフビットの挿入頻度が所定値を
下回ったときに負スタッフ要求信号ＮＳＴＵＦＦを出力
する。なおここでの所定値は、デスタッフを行う際に生
じるスタッフジッタが除去困難となる周期となってしま
うスタッフビットの挿入頻度よりも若干大きく設定され
ている。かくして、スタッフビットの挿入頻度がデスタ
ッフを行う際に生じるスタッフジッタが除去困難となる
周期となってしまう程度まで低下している場合に、負ス
タッフ要求信号ＮＳＴＵＦＦを出力する。

【００２９】フレーム付加回路２１では負スタッフ要求
信号ＮＳＴＵＦＦが負スタッフ要求回路３２から与えら
れると、次のフレーム期間において負スタッフ動作を実
行する。すなわちＳＤＨフレームでは、図５（ａ）に示
すようにセクションオーバヘッドの領域に設定されたＨ
３バイトを、必要に応じて図５（ｂ）に示すようにペイ
ロードとして使用する負スタッフ動作が可能となってい
る。そこでフレーム付加回路２１は、次のフレーム期間
におけるＨ３バイトの領域に対応する期間に第２歯抜け
クロック生成回路３３に指示を与え、当該期間にクロッ
クを付加した第２歯抜けクロックＣＫ４を出力させる。

【００３０】そうすると当該フレームの期間において
は、ＦＩＦＯメモリ１１からは通常よりも多くのデータ
が出力されることになる。これにより、読出しアドレス
が書込みアドレスに近付くことになる。これに応じてス
タッフ制御生成回路１４により、図４に示すようにビッ
トスタッフ要求信号ＢＳＴＵＦＦが発生してスタッフビ
ットの挿入がなされることになり、スタッフビットの挿
入頻度が増加する。

【００３１】以上のように本実施例によれば、ビットス
タッフの挿入頻度を積分回路３１にて検出するとともに
負スタッフ要求回路３２が監視し、スタッフビットの挿
入頻度がデスタッフを行う際に生じるスタッフジッタが
除去困難となる周期となってしまう程度まで低下した場
合にはフレーム付加回路２１に負スタッフ動作を行わせ
る。これにより、上述のようにスタッフビットの挿入頻
度が低い場合には、ＦＩＦＯメモリ１１からのデータ出
力量が増加されて、スタッフビットの挿入頻度が増加さ
れることになり、デスタッフを行う際に生じるスタッフ
ジッタが除去困難となる周期となってとまうことが防止
される。従ってデスタッフを行う場合には、生じたスタ
ッフジッタをＰＬＬなどを用いて容易に除去可能であ
り、再生後の信号におけるジッタが増加は生じない。な
お本発明は上記実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲で種々の変形実施が可能であ
る。

【００３２】

【発明の効果】本発明によれば、ビットスタッフ処理を
行って第１ビットレートの第１データを第２ビットレー
トの第２データに変換するが、ビットスタッフ処理の実
行頻度が所定値よりも低い場合、負スタッフ動作を行っ
てＳＤＨデータにおける１フレーム当りの情報容量を増
加させることにより、データ出力量を増加させ、ビット
スタッフ処理を強制的に発生させるので、ビットレート
変換の対象となるデータのビットレートと変換すべきビ
ットレートとの差が小さい場合であっても、スタッフジ
ッタの周期がスタッフジッタを容易に抑圧できる程度と
なるようにスタッフビットの挿入を行ってビットレート
変換を行うことができるフレーム変換回路となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るフレーム変換回路の構
成を示すブロック図。

【図２】図１中の積分回路３１および負スタッフ要求回
路３２の具体的構成例を示す図。

【図３】図１中の積分回路３１および負スタッフ要求回
路３２の具体的構成の別の例を示す図。

【図４】図１中の各信号のタイミングを示すタイミング
図。

【図５】負スタッフ動作を説明する図。

【符号の説明】

１…ビットレート変換部 １１…ＦＩＦＯメモリ １２…書込みアドレス生成回路 １３…読出しアドレス生成回路 １４…スタッフ制御生成回路 １５…第３歯抜けクロック生成回路 ２…フレーム変換部 ２１…フレーム付加回路 ２２…第１歯抜けクロック生成回路 ３…負スタッフ制御部 ３１…積分回路 ３２…負スタッフ要求回路 ３３…第２歯抜けクロック生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定の第１ビットレートを有する第１デ
   ータを、前記第１ビットレートよりも高い所定の第２ビ
   ットレートを有し、かつＳＤＨフレームをなすＳＤＨデ
   ータに変換するフレーム変換回路において、 前記第１データを前記第１ビットレートで取り込み、所
   定の周期で所定量ずつを前記第２ビットレートで第２デ
   ータとして出力するビットレート変換手段と、 このビットレート変換手段から出力される前記第２デー
   タに所定のオーバヘッドを付加して前記ＳＤＨフレーム
   を形成するものであり、前記オーバヘッドのうちの一部
   を前記第２データに置換する負スタッフ動作を行う機能
   を有したＳＤＨフレーム形成手段と、 前記ビットレート変換手段が保持しているデータ残量を
   検出し、このデータ残量が所定量を下回ったことに応じ
   て、前記ビットレート変換手段によるデータ出力量を低
   下させるビットスタッフ処理を行うビットスタッフ制御
   手段と、 このビットスタッフ制御手段による前記ビットスタッフ
   処理の実行頻度を検出するビットスタッフ頻度検出手段
   と、 このビットスタッフ頻度検出手段により検出された前記
   ビットスタッフ処理の実行頻度が所定値を下回ったこと
   に応じて、前記ビットレート変換手段によるデータ出力
   量を増加させるとともに、前記ＳＤＨフレーム形成手段
   に前記負スタッフ動作を行わせるデータ残量減少手段と
   を具備したことを特徴とするフレーム変換回路。