KR100365728B1 - 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치및 그 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은, 매 HDSL 프레임마다 시간에 따라 가변되는 프레임 종료 플래그 정보 및 스터프 펄스 정보를 얻어내고, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비에서 벗어나는 정도를 위상 보정 값으로 시간에 따라 가변적으로 계산하여 주파수 발생기의 클럭 위상을 변화시키는데 사용함으로써, 서로 다른 방식의 시스템간 호환성을 보장하고 역동기화부 탄성 버퍼의 오버/언더 플로우의 위험성을 감소할 수 있도록 탄성 버퍼의 상태에 따라 적응적인 특성을 지니도록 하기 위한 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.

3. 발명의 해결방법의 요지

본 발명은, 외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하기 위한 클럭 추출수단; 상기 클럭 추출수단을 통해 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 생성하기 위한 플래그 생성수단; 상기 플래그 생성수단을 통해 출력되는 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하기 위한 저장수단; 상기 플래그 생성수단으로부터 전달된 캡 클럭의 위상과 상기 저장수단으로부터 전달된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 발진 주파수의 위상을 변화시키기 위한 주파수 위상 변환수단; 상기 주파수 위상 변환수단을 통해 출력된 주파수 중에서 고주파 성분을 제거하여 상기 평활 클럭을 생성 및 제증하는 하기 위한 필터링수단; 및 상기 플래그 생성수단을 통해 전달되는 매 프레임마다 미리 설정된 주기별 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하기 위한 위상제어 데이터 생성수단을 포함함.

4. 발명의 중요한 용도

본 발명은 역동기식 데이터 전송 장치 등에 이용됨.

Description

지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법{Apparatus and method of desynchronous data transmission for jitter/wander reduction}

본 발명은 지터/원더(jitter/wander)를 감소시키기 위한 역동기식 데이터 전송 기술에 관한 것으로, 특히 매 HDSL(High data rate Digital Subscriber Line) 프레임마다 시간에 따라 가변되는 프레임 종료 플래그(frame-end flag) 정보 및 스터프 펄스(stuff pulse) 정보를 얻어내고, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비(stuff ratio)에서 벗어나는 정도를 위상 보정 값으로 시간에 따라 가변적으로 계산하여 주파수 발생기(digital PLL)의 클럭 위상을 변화시키는데 사용함으로써, 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.

펄스 스터핑(Pulse stuffing) 동기화 기술은 디지털 데이터 전송에서 동기화부의 입력 데이터 클럭과 동기화부 클럭의 주파수 차이를 보상하기 위하여 디지털 데이터 프레임에 스퍼프 펄스를 삽입하는 기술이다. 이러한 경우 동기화부에서 출력되는 데이터 클럭은 WTJ(waiting time jitter)(ref: D.L.Duttweiler, WaitingTime Jitter, B.S.T.J., Jan. 1972, pp 165-207)라는 낮은 주파수를 포함하게 된다. 이러한 종류의 지터(jitter)는 데이터 클럭에 비하여 매우 낮은 임의의 주파수이며, 또한 시간에 따라 변화하므로 위상 동기 루프(PLL : Phase Locked Loop)와 같은 종래의 필터 기술로는 제거하기가 매우 힘들다.

이러한 지터의 특성은 전송하는 데이터에게 오류를 일으키므로, 특정 전송시스템이 데이터를 전송하는 경우에, 그 특정 전송시스템의 수신부가 전달/출력하는 데이터에 대하여 허용 가능한 기준이 설정되어 있다. "Jitter"의 성분 중에서 주파수가 10 Hz이상인 경우는 단순히 지터(jitter)라 하고, 10Hz이하인 성분은 원더(wander)라고 정의된다.

따라서, E1()신호(2.048 Mb/s)에 대한 최대 지터 허용 기준은 국제전기통신위원회-통신부(ITU-T : Telecommunication part of International Telecommunication Union)의 권고안 Rec. G.823에 규정된 바와 같이, 피크 투 피크(peak-to-peak) 지터의 값으로 주어져 있으며, DS1(DS1 : Digital Siganal Level 1)신호(1.544 Mb/s)의 경우 ANSI(American National Standards Institute) T1.403-1995에서는 15분 동안 5 UI(Unit Interval)이내로 규정하고, ANSI T1.101-1993은 원더에 대하여 MTIE(Maximum Time Interval Error)가 1 ~ 1,000초 동안에 300 ~ 1,000 ns 이내로 규정하고 있다.

한편, 트위스트-페어 로컬 라인(twisted-pair local lines)으로 디지털 데이터를 고속 전송하는 기술을 HDSL(High bit rate Digital Subscriber Line)기술이라 하며, E1(유럽 방식)신호를 HDSL기술로 전송하는 경우에는 ITU-T draft Rec.G.991.1(1998)에 전송 규격이 있으며, DS1 신호는 ANSI T1 TR-No.28에 권고되어 있다. 위와 같은 HDSL 기술은 펄스 스터핑(pulse stuffing) 동기방식으로 E1 및 DS1 신호를 HDSL 마스터 오실레이터(master oscillator)와 동기시켜 전송하는 방식으로, 이러한 동기화 과정에서 WTJ(waiting time jitter)를 유발하게 된다.

Draft ITU-T Rec. G.991.1 권고 안에 따라 E1신호를 전송하는 경우, 일례로 2B1Q코딩에 의한 3 페어(pair) 시스템인 경우, 스터핑 펄스(stuffing pulse)의 크기는 약 5,100 ns로써 E1신호의 12 UI에 해당되며, 평균 스터프 비(stuff ratio)는 1/2가 되어 원더의 크기는 약 6 UI인 2,550 ns가 된다(2 페어(pair) 시스템의 경우 스터핑 펄스의 크기는 약 3,424 ns : 싱글 페어 시스템의 경우 스터핑 펄스의 크기는 약 1,724 ns; ref: ITU-T draft Rec. G.991.1).

또한, DS1신호를 ANSI T1 TR-No.28에 의하여 전송하는 경우(2 페어 시스템만 정의)에 스터핑 펄스의 크기는 약 5,100 ns로써 DS1신호의 8 UI에 해당되며, 평균 스터프 비(stuff ratio)는 1/2가 되어 원더의 크기는 약 4 UI인 2,550 ns가 된다. 따라서, 이러한 지터/원더를 ITU-T 및 T1 의 E1/DS1 전송규격 이내로 낮추는 방안이 강구되어야 한다.

상기와 같이, 크기가 큰 지터/원더를 감소시키기 위한 방안으로는, 동기화부에서 전송하는 프레임 자체에 어떤 위상정보를 주거나 변형하여 역동기화부에서 용이하게 감소시킬 수 있도록 하는 방안이 있으며, 또는 이미 발생된 지터/원더를 역동기화부에서 감소시키는 방안이 있다. 다음에는 이미 기존에 제안된 방식의 특징과 문제점을 보면 다음과 같다.

상기와 같이 발생되는 스터프 펄스 크기가 전송하는 데이터 비트보다 큰 경우, 유사한 동작을 하는 동기식 전송방식(SDH / SONET)이 있다. SDH(Synchronous Digital Hierarchy)에서는 동기 프레임내부에서 입력 데이터 클럭과 동기화부 클럭의 누적 위상 차이가 N 바이트 이상이 되면 포인터 이벤트(PJE : Pointer Justification Event)를 발생하게 되고, N 바이트 만큼 포인터의 위치를 변화하는 방식에 의하여, 입력 데이터 클럭과 동기화부 출력 클럭의 위상 차이를 보상하므로 위상차이를 보상하는 동작 원리는 HDSL과 동일하다.

SDH 동기화부의 위상차이가 거의 일정하다는 성질에 의하여 스터프 펄스 발생시점부터 비트(bit) 단위로 역동기화부의 클럭 위상을 변화하는 고정 비트 리킹(fixed bit leaking) 방식이 있으나, 이러한 방식의 경우는 버스티(bursty) 특성을 지닌 임의의(random) PJE의 경우는 대처할 수 없다는 문제가 있다(ref: Transmission Networking: SONET and the Synchronous Digital Hierarchy, by M. Sexton and A. Reid, Artech House, 1992.).

US Pat No. 5343476(Aug., 1994) 방식은 SDH 망과 같이 동기화부의 클럭이 외부의 기준 클럭에 동기되어 있는 상태에서 동작하는 것으로, 특히 중계기(Regenerator)에서 PDH(Plesiochronous Digital Hierarchy) 페이로드(Payload)와의 위상 변위를 미리 보정하는 방식이므로, 적응(adaptation) 범위가 제한되어 있어, 외부의 기준 클럭과 동기되어 있지 않는 HDSL의 경우(즉, SDH 동기망 입장에서는 프리-런 모드(free-run mode)에 해당)에는 동기화부의 클럭 변동 범위가 훨씬 커서 적용하기 곤란하다.

또한, 불규칙한 임의의(random) PJE는 매우 협대역 위상동기회로(PLL) 대역폭(bandwidth)를 사용하여 소수부 비트 리킹(fractional bit leaking)으로 역동기화부 클럭의 타이밍 조정이 가능하지만, 이러한 내용은 적응이 가능한 범위가 제한되어 있어서, 이러한 방식의 적용은 동기화부 클럭이 모두 외부의 동기망과 연결된 상태를 전제로 하고 있다(ref: Digital network synchronization , by J. C. Bellamy, IEEE Comm. Mag, vol. 33, no. 4, Apr. 1995, pp 70-83).

상기와 같은 다양한 고안에도 불구하고 SDH에서 사용된 위와 같은 지터/원더 감소 방식은 SDH 프레임이 125 us(8 KHz)로 일정한 경우에 활용 가능한 방식이므로 HDSL 프레임과 같이 정상 동작 상태에서도 가변적인 경우에는 사용할 수가 없다는 근본적인 문제점이 있다.

따라서, HDSL 전송 시스템에 사용하기 위하여 제안된 US Pat No. 5619506(April, 1997)의 방식에서는 HDSL 동기화부에서 입력 페이로드 클럭과 동기화부 클럭 사이의 위상 변위를 측정하여 미리 WTJ가 최악이 되는 값(1/2)이 되지 않도록 동기 클럭의 위상 자체를 변화하는 방식이다. 또한, 전 듀플렉스 모드(full duplex mode)의 경우에는 수신기의 역동기화부 클럭에서 이러한 위상 차이 값을 받아서 동기화부의 클럭 위상을 변화시키도록 하고 있으나, 이 내용은 전 듀플렉스 모드의 양쪽의 동기화부 클럭이 서로 동기된 상태를 가정한 것이므로 동기된 상태가 아니면 적용할 수 없다. 또한, 전 듀플렉스 모드가 아닌 경우에는 중계기에도 이러한 회로가 필요하게 되고, 일종의 "ST-Mod" 기능을 지니도록 하고 있다. 그러나, 이러한 "ST-Mod"의 변조 주파수가 낮으면 실효성이 없다.

US Pat No. 5680422(Oct., 1997)의 방식에서는 HDSL 동기화부에서 동기화부 클럭과 입력 페이로드 클럭과의 위상 변위를 측정하여 일정 주기별로 수신부에 이 값을 전송하여 수신부에서 이 값에 의하여 역동기화부의 클럭 위상을 변화시키는 방식이지만, 이 경우에는 송신부의 위상 변위 값을 전송하기 위한 전송 채널이 필요하며, 스터프 펄스의 위치를 전송 채널로 활용하고 있으나, 이러한 방식은 전송 오류에 대한 위험이 있고, 또한 송신기와 수신기에 모두 회로가 부가되어야 하므로 복잡한 방식이 되며, 또한 운용/관리에 어려움이 있다.

최근에는 동기화부에서 위상 차이 함수를 변조시키는 "ST-Mod" 방식에 대한 이론적인 분석과 함께 동기화부에 "ST-Mod" 방식을 사용하는 임의의 시퀀스(random sequence)에 의한 변조 방식이 최적의 변조 방식임을 보여 주었다. 이 경우, 이론적인 최대 감소 비율은 역동기화부의 PLL 대역폭에 따라 감소 비율이 달라진다(ref: A comprehensive analysis of stuff threshold modulation used in clock-rate adaptation schemes, by S. S. Abeysekera, IEEE Trans. on Comm., vol. 46, no. 8, August 1998, pp 1088-1096). 또한, 송신기의 여과되지 않은 WTJ에 따라 실제 수신기에서의 WTJ가 결정되므로, 이러한 내용은 E1신호를 전송하기 위해 필요한 MTIE 규격에 맞추려면 제약조건이 필요하다(T1 Committee; T1E1.4/98-289, An approach to interoperable MTIE compliance, Sept., 1998). 한편," ST-Mod" 방식 자체가 의미하는 바는 시간에 따른 스터프 비의 변화율을 가변하는 것이며, "ST-Mod" 효과를 얻기 위한 스터프 비의 가변 범위가 US Pat No. 5619506방식 또는 US Pat No. 5680422(Oct., 1997)방식을 넘게 되어, 함께 적용하기가 곤란하다. 한편, US Pat. No. 5793824(Aug., 1988)과 같이 위상 차이 값을 축적하는 시간을 늘리는 기법이 있으며, 이 경우는 임의의 시퀀스에 의한 변조 방식에 의하여 스터프가 연속 발생하는 경우는 탄성 버퍼의 여유가 적어질 우려가 있다.

따라서, 현재의 기술분야에서는 동기화부에서 임의의 "ST-Mod" 방식이 사용된 경우에도 불구하고 적용 가능한 방식을 제안함으로써, 지터/원더를 감소시킬 수 있을 뿐만 아니라 특히 서로 다른 방식의 시스템간 호환성을 보장하고, 역동기화부 탄성 버퍼의 오버/언더 플로우의 위험성을 감소할 수 있도록 탄성 버퍼의 상태에 따라 적응적인(adaptive) 특성을 지니도록 하는 방안이 필수적으로 요구되고 있다.

본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 매 HDSL(High data rate Digital Subscriber Line) 프레임마다 시간에 따라 가변되는 프레임 종료 플래그(frame-end flag) 정보 및 스터프 펄스(stuff pulse) 정보를 얻어내고, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비(stuff ratio)에서 벗어나는 정도를 위상 보정 값으로 시간에 따라 가변적으로 계산하여 주파수 발생기(digital PLL)의 클럭 위상을 변화시키는데 사용함으로써, 서로 다른 방식의 시스템간 호환성을 보장하고 역동기화부 탄성 버퍼의 오버/언더 플로우의 위험성을 감소할 수 있도록 탄성 버퍼의 상태에 따라 적응적인 특성을 지니도록 하기 위한 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을수 있는 기록매체를 제공하는데 그 목적이 있다.

도 1a 내지 도 1c 는 ITU-T 및 ANSI T1 규격의 관점에서 살펴본 HDSL 프레임 구조도.

도 2 는 복호화기의 출력인 프레임 종료 플래그 및 스터프 플래그의 시간에 따른 타임 다이어그램을 나타낸 예시도.

도 3 은 본 발명에 따른 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치의 일실시예 구성도.

도 4 는 본 발명에 따른 역동기식 데이터 전송 장치 중 위상 제어 데이터 생성부에 대한 일실시예 설명도.

도 5 는 본 발명에 따른 역동기식 데이터 전송 장치 중 상태 감시부에 대한 일실시예 설명도.

* 도면의 주요 부분에 대한 부호의 설명

31 : 클럭 추출부 32 : 복호화부

33 : 탄성버퍼 34 : 주파수 발생기

35 : 필터 36 : 위상제어 데이터 생성부

37 : 상태 감시부

상기 목적을 달성하기 위한 본 발명은, 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치에 있어서, 외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하기 위한 클럭 추출수단; 상기 클럭 추출수단을 통해 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 생성하기 위한 플래그 생성수단; 상기 플래그 생성수단을 통해 출력되는 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하기 위한 저장수단; 상기 플래그 생성수단으로부터 전달된 캡 클럭의 위상과 상기 저장수단으로부터 전달된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 발진 주파수의 위상을 변화시키기 위한 주파수 위상 변환수단; 상기 주파수 위상 변환수단을 통해 출력된 주파수 중에서 고주파 성분을 제거하여 상기 평활 클럭을 생성 및 제증하기 위한 필터링수단; 및 상기 플래그 생성수단을 통해 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하기 위한 위상제어 데이터 생성수단을 포함하여 이루어진 것을 특징으로 한다. 그리고, 본 발명은 상기 플래그 생성수단을 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하기 위한 상태 감시수단을 더 포함하여 이루어진 것을 특징으로 한다.

또한, 본 발명은, 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치에 적용되는 데이터 전송 방법에 있어서, 외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하는 제 1 단계; 상기 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 복호화부를 통해 생성하는 제 2 단계; 상기 복호화부를 통해 생성된 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하는 제 3 단계; 상기 복호화부로부터 전달된 캡 클럭의 위상과 상기 탄성버퍼에 저장된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 주파수 발생기의 위상을 변화시키는 제 4 단계; 상기 주파수 발생기를 통해 출력된 주파수 중에서 고주파 성분을 제거하고 상기 평활 클럭을 생성 및 제증하는 제 5 단계; 및 상기 복호화부로부터 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하는 제 6 단계를 포함하여 이루어진 것을 특징으로 한다. 그리고, 본 발명은, 상기 복호화부를 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하는 제 7 단계를 더 포함하여 이루어진 것을 특징으로 한다.

또한, 본 발명은, 프로세서를 구비한 역동기식 데이터 전송 장치에, 외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하는 제 1 기능; 상기 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 복호화부를 통해 생성하는 제 2 기능; 상기 복호화부를 통해 생성된 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하는 제 3 기능; 상기 복호화부로부터 전달된 캡 클럭의 위상과 상기 탄성버퍼에 저장된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 주파수 발생기의 위상을 변화시키는 제 4 기능; 상기 주파수 발생기를 통해 출력된 주파수 중에서 고주파 성분을 제거하고 상기 평활 클럭을 생성 및 제증하는 제 5 기능; 및 상기 복호화부로부터 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하는 제 6 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다. 그리고, 본 발명은, 상기 복호화부를 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하는 제 7 기능을 더 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.

본 발명은, 매 HDSL 프레임마다 프레임 종료 플래그를 생성하고, 스터프 펄스와의 조합에 의하여 매 HDSL 프레임마다 시간에 따라 가변되는 프레임 종료 플래그 정보 및 스터프 펄스 정보를 얻어내며, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비(=1/2)에서 벗어나는 정도를 위상 보정 값으로 계산한 후에 이 값을 기존 주파수 발생기(디지털 PLL)의 클럭 위상을 변화시키는 데 사용함으로써, 지터/원더를 감소시키는 방식이다. 이러한 위상 보정 값은 미리 설정된 주기(예를 들면 2 HDSL 프레임 주기)마다 계속 수정시키되, 미리 설정된 관측 주기(Observation time : 카운터의 최대값)만큼의 평균 값으로 반영 함으로써, 관측 주기의 설정에 따라 임의로 제거 가능한 원더의 주파수 설정을 가능하게 할 수 있는 특징이 있다.

또한, 본 발명은, 차단 주파수의 임의 설정이 가능함으로써, 기존 PLL 대역폭(BW : bandwidth)보다 더 넓은 대역폭을 지닌 PLL의 허용이 가능하게 되며, 따라서 PLL BW의 극단적인 협대역폭(Narrow BW) 설정에 따른 탄성 버퍼(Elastic store)의 오버플로우 및 전송지연을 방지할 수 있는 특징이 있다. 또한, 발명의 원리 입장에서 보면 이러한 방식은 시간 변화에 따른 위상 보정 방식이 선형(linear) 및 적응적인 트랙킹(adaptative tracking) 특성을 지니고 있어서 종래 방식에 비하여 안정된 동작을 하며, 위상 변화에 대한 적응 범위가 매우 넓다는 특징이 있다. 특히, 종래의 HDSL 지터/원더 감소 방식에 비하여 동기화부에서 "ST-Mod" 방식이 적용되어도 적응(adaptation)이 가능하게 된다. 특히, 이러한 경우는 필요한 경우, 극단적인 낮은 주파수의 원더까지 탄성 버퍼의 전송지연이나 오버플로우 위험이 없이 차단시킬 수 있는 특징이 있다.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 1a 내지 도 1c 는 ITU-T 및 ANSI T1 규격의 관점에서 살펴본 HDSL 프레임 구조도이다.

도 1에 도시된 바와 같이, HDSL 프레임 구조를 ITU-T 및 ANSI T1 규격의 관점에서 살펴보면, "SYN"은 HDSL 프레임의 동기 워드(Synchronization Word)를 나타내고, "Data HOH"는 ITU-T 및 ANSI T1 규격에서의 HDSL 오버헤드(Overhead)와E1/DS1 신호가 서로 일정한 위치에 교직 다중 형식으로 배치된 블럭을 의미한다.

이러한 블럭은 모든 HDSL 프레임마다 일정하고 변하지 않는 위치를 점유한다. 또한, 동기화부의 입력 데이터인 E1신호 또는 DS1 신호와 동기화부 클럭의 위상차이를 보상하기 위하여, 펄스 스터핑(pulse stuffing)을 하는 구조로써 스터프가 없는 프레임의 경우 6-Δms, 스터프 펄스를 삽입시킨 프레임의 경우는 6+Δms가 되도록 하고, 정상상태에서는 스터프 비가 1/2 이 되도록 규정한다.

따라서, 동기화부의 입력 데이터인 E1신호 또는 DS1 신호와 동기화부 클럭의 위상차이가 없는 정상상태(normal operation)의 대표적인 경우는 도 1a와 같이 HDSL 프레임이 스터프 펄스가 없는 경우와 스터프가 있는 경우로 교대로 발생하게 되므로 스터프 비는 1/2이 된다.

상기와 같은 경우가 지속되다가 E1 신호의 위상이 동기화부 클럭의 위상보다 바른 경우, 그 위상 차이가 2Δms에 해당한 만큼 누적된 경우에는 도 1b와 같이 스터프 펄스가 포함되지 않은 HDSL 프레임을 전송하게 된다(부정 스터핑(negative stuffing)).

한편, 상기의 경우와 반대의 경우에는 도 1c와 같이 스터프 펄스가 포함된 HDSL 프레임을 전송함으로써, 누적된 위상차이를 2Δms 만큼 해소하게 된다(긍정 스터핑(positive stuffing)). 이러한 HDSL 프레임 전송 방식은 E1신호, DS1 신호 모두 공통되는 사항이며, 싱글 페어(single pair)방식, 이중 또는 삼중 페어(two or three pair) 방식 모두 프레임 자체는 동일한 구조이다.

따라서, 이제부터는 본 발명의 방식과 원리를 구현하는 대상이 되는 HDSL 전송 시스템의 예로 입력 데이터 신호가 E1 신호이고 "2B1Q" 코딩방식을 채택한 시스템 중에서 3 페어 시스템인 경우에 대한 동작을 설명하고자 한다.

"2B1Q" 코딩 방식 대신에 CAP-HDSL(Carrierless Amplitude and Phase-High data rate Digital Subscriber Line)방식의 경우는 정상상태에서 "SYN + Data HOH + Δms"를 전송하다가 위상 차이의 누적에 따라 "+/- Δms" 만큼 펄스 스터핑을 하므로 정상상태에서 삽입되는 Δms를 고정된 스터프(fixed stuff)로 간주하면 정상상태에서는 스터프 비가 영("0")이며, 따라서, 스터프 발생 순간의 위상 변위가 +/- Δms 만큼 발생한다는 차이점을 제외하면 위의 경우와 동일하다.

도 3 은 본 발명에 따른 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치의 일실시예 구성도이다.

도 3에 도시된 바와 같이, 본 발명에 따른 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치는, 외부로부터 전달되는 입력신호의 클럭(clock)과 프레임 정보(frame sync)를 추출하기 위한 클럭 추출부(31)와, 클럭 추출부(31)를 통해 추출된 클럭과 프레임 정보를 입력받아 입력 신호(incoming source : HDSL 프레임)로부터 갭 데이터(gapped data) 및 갭 클럭(gapped clock)을 추출하고, 프레임 종료 플래그와 스터프 플래그를 생성하기 위한 복호화부(32)와, 복호화부(32)를 통해 출력되는 갭 데이터(gapped data)를 쓰기 클럭(wclk)에 들어오는 갭 클럭(gapped clock)에 의해 저장하고, 읽기 클럭(rclk)에 입력되는 평활 클럭(smoothed clock)에 의해 평활 데이터(smoothed data)를 출력하기 위한 탄성 버퍼(33)와, 위상비교기(341)를 통해 갭 클럭(gapped clock)의 위상과 평활 클럭(smoothed clock)의 위상을 비교하여 그 차이 값을 필터(342)에 입력하고 필터(342)를 통해 필터링된 값을 디지털 제어 오실레이터(DCO : Digital Control Oscillator)(343)로 전달하여 발진 주파수의 위상을 변화시키기 위한 주파수 발생기(34)와, 주파수 발생기(34)의 DCO(343)를 통해 출력된 주파수 중에서 고주파 성분을 제거하여 평활 클럭(smoothed clock)을 생성하기 위한 필터(35)와, 복호화부(32)를 통해 연속적으로 전달되는 프레임을 가지고 매 HDSL 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 주파수 발생기(34)로 전달하기 위한 위상제어 데이터 생성부(36)와, 복호화부(32)를 통해 연속적으로 전달되는 프레임이 비정상적으로 위상 천이를 수행할 경우 이를 감시하여 비정상적인 신호를 위상제어 데이터 생성부(36)로 전달하기 위한 상태 감시부(37)를 구비한다.

상기한 바와 같은 구조를 갖는 본 발명의 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치의 동작을 상세하게 설명하면 다음과 같다.

프레임 종료 플래그와 스터프 플래그는 복호화부(32)로부터 생성되며, 도 2는 복호화부(32)에서 생성되는 프레임 종료 플래그와 스터프 플래그의 생성 방법이 도시되어 있다.

도 2에서 첫 번째 다이어그램은 입력 신호(incoming source)의 내용인 HDSL 프레임이 프레임 1, 프레임 2, … 로 차례로 복호화부(32)에 들어오는 것을 나타낸 것이다.

두 번째 다이어그램은 클럭 추출부(31)에서 추출하여 복호화부(32)로 보내는 프레임 정보(frame sync)의 파형을 나타낸 것이다.

세 번째 다이어그램은 복호화부(32) 내부에서 생성하는 "Data HOH" 플래그 신호를 나타낸 것으로, 각 HDSL 프레임의 "Data HOH"가 있는 구간만 논리적 레벨(logical level) 1이 되고, 나머지 구간은 논리적 레벨 0으로 변하는 것을 나타낸 것이다.

마찬가지로, 스터프 플래그의 파형도 같은 논리에 의하여 HDSL 프레임 중에서 실제 스터프가 있는 구간만 논리적 레벨 1이 되고, 나머지 구간은 논리적 레벨 0으로 변하는 것을 나타낸 것이다.

따라서, 프레임 종료 플래그는 "Data HOH" 플래그가 논리적 레벨 1에서 논리적 레벨 0으로 변화하는 시점에서 생성이 가능하다.

여기서, 프레임 종료 플래그의 펄스 발생 지연 시간인 d 와 펄스 폭 w는 d + w 가 스터프 플래그의 펄스 폭보다 작은 크기인 조건이라면, 위상제어 데이터 생성부(36)를 구현하는데 충분한 정도의 크기인 경우에는 본 발명의 원리와 동작에는 영향을 미치지 않는다. 이와 같은 회로는 통상적인 디지털 회로 설계 능력을 지닌 경우 충분히 구현 가능하다.

한편, 입력 신호(incoming source)는 역동기화부인 역동기식 데이터 전송 장치에 입력되는 신호로써, 도시된 바와 같이 HDSL 프레임이 된다.

도 4 는 본 발명에 따른 역동기식 데이터 전송 장치 중 위상 제어 데이터 생성부에 대한 일실시예 설명도이다.

도 4에 도시된 바와 같이, 위상제어 데이터 생성부(36)는, 시스템의 동작초기화 과정에 의하여 초기화되거나 상태 감시부(37)로부터 비정상 신호를 입력받아 초기화되고, 복호화부(32)가 출력하는 매 프레임 종료 플래그 펄스를 생성하여 스터프 플래그 값의 논리적 레벨값을 카운팅하기 위한 업/다운 카운팅부(41)와, 주파수 발생기(34)의 필터(342)로부터 전달되는 적응 데이터의 신호가 아날로그 형태의 신호일 경우 디지털 형태의 신호로 변환하기 위한 A/D 컨버터(42)와, A/D 컨버터(42)를 통해 전달되는 신호의 N 비트 중에서 M 개의 최상위 비트를 추출하기 위한 최상위 비트 추출부(43)와, 최상위 비트 추출부(43)를 통해 추출된 신호와 업/다운 카운터(41)를 통해 카운팅된 신호를 가산하기 위한 가산부(44)와, 가산부(44)로부터 전달되는 신호를 이용하여 미리 설정된 주기별 위상 변화율의 평균 값을 생성하여 주파수 발생기(34)로 전달하기 위한 스케일링부(45)를 구비한다.

즉, 위상 제어 데이터 생성부(36)는 연속되는 프레임을 매 HDSL 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하고, 탄성 버퍼(33)의 상태에 따라 위상값을 적응성 출력하는 것으로, 업/다운 카운터(41)가 시스템의 동작 초기화 과정에 의하여 리셋(초기화)되거나 또는 상태 감시부(37)로부터 비정상 신호를 입력받아 리셋(초기화)되면, 복호화부(32)를 통해 출력되는 매 프레임 종료 플래그 펄스가 생성될 때 마다 스터프 플래그의 값을 논리적 레벨 1일 경우 이전의 값보다 1 만큼 증가시키고, 논리적 레벨 0일 경우 이전의 값보다 1 만큼 감소시켜 그 값(arithmetic value)을 스케일링부(45)로 전달한다. 그러면, 스케일링부(45)는 그 값을 전달받아서 평균 위상 변화율의 평균값을 생성한 후, 생성된 평균값을 주파수 발생기(34)로 전달하여 주파수 발생기 발진 주파수의 위상을변화시키도록 만든다. 따라서, 이렇게 변화된 값은 특정 HDSL 프레임 주기 동안 일정하게 유지되므로 매 HDSL 프레임 주기마다 그 값이 바뀔 수 있다.

한편, 기존의 주파수 발생기(34)의 구현 방식은 매우 다양하면서 위상 제어를 할 수 있도록 하는 값의 생성 방식이 종류에 따라 서로 다르다. 본 발명에서 제안하는 방법 중의 하나는 일반성과 호환성을 지니도록 하는데 있으므로, 주파수 발생기(34)를 사용하는 다양한 기존의 HDSL 역동기화부에 응용 가능하도록 하기 위해서는 특정한 방식에만 적용가능하도록 하는 상세 블럭보다는 스케일링부(45)를 생성하는 것이 타당하다. 따라서, 스케일링부(42)를 통해 생성되는 미리 설정된 주기별 위상 변화율의 평균값을 수식으로 나타내면 다음의 [수학식 1]과 같다.

여기서, 카운터 값(counter value)은 업/다운 카운터(41)의 값(arithmetic value)을 지니므로 그 값은 위상 변화에 따라 +/- 값, 즉 부호가 있는 값을 말하고, 스터프 펄스의 크기(duration of stuff pulse)는 HDSL 프레임에서 한번의 스터프가 발생할 때 실제 발생하는 펄스의 크기를 나타내므로, 도면에 도시된 바와 같이 "2B1Q"방식의 3 페어(pair)방식을 사용하여 E1신호를 전송하는 경우에는 5100 ns(약 12 UI)가 된다.

또한, 미리 설정된 주기(predetermined period)는 보통 업/다운 카운터(41)의 가변 범위가 +/- 256일 경우 그 값은 512가 된다. 이러한 미리 설정된 주기(predetermined period)는 시간 평균을 구하고자 하는 윈도우 크기이므로 필요에 따라 스케일링부(45)에서는 업/다운 카운터(41)의 가변 범위 안에서 변화시킬 수 있다. 즉, 상기의 [수학식 1]의 결과에 의하여 얻어진 값이 z 인 경우, 그 프레임 기간 동안에 변화시키고자 하는 평활 클럭의 위상이 2πz 라디안(radian)이라는 뜻이 된다.

한편, 주파수 발생기(34)의 필터(342)로부터 분기된 적응 데이터는 필터(342)의 출력이 아날로그(analog)인 경우 N비트의 분해능력을 지닌 A/D 컨버터(42)를 거치게 되고, 필터(342)의 출력이 디지털(digital)인 경우 편의상 N 비트로 설정될 수 있다. 이 신호는 최상위 비트 추출부(43)를 거치게 되면 N비트 중에서 M개의 최상위 비트(most significant bits)만을 출력하게 된다. 이 출력은 가산기(44)에 의하여 업/다운 카운터(41)의 출력과 합쳐진다.

따라서, 위상제어 데이터 생성부(36)는 위상 비교기(341)에 의하여 탄성 버퍼(33)의 위상 여유를 판단하고, 매 프레임마다 미리 정해진 값에 의하여 매 주기별 위상 보정값을 추가로 보상하는 것으로 탄성 버퍼(33)의 위상 여유가 거의 없는 극단적인 값에 도달하게 되면 그 값에 해당하는 데이터가 스케일링부(45)에 추가되어 주파수 발생기(34)의 위상 보정값이 더 커지게 되므로 탄성 버퍼(33)의 위상 여유가 더 커지는 방향으로 평활 클럭의 위상이 변화하게 된다.

이러한 방식은 시간 변화에 따른 위상 보정 방식이 선형(linear) 및 적응적인 트랙킹(adaptative tracking) 특성을 지니고 있어서 안정된 동작을 하며, 위상 변화에 대한 적응 범위가 매우 넓어지는 특징이 있다.

도 5 는 본 발명에 따른 역동기식 데이터 전송 장치 중 상태 감시부에 대한 일실시예 설명도이다.

도 5에 도시된 바와 같이, 상태 감시부(34)는 비정상적인 위상 천이가 계속되는 경우, 이를 감시하기 위한 것으로서, 동기화부 비정상적인 동작 또는 HDSL 트랜시버(ref: ITU-T draft Rec. G.991.1)사이의 전송 경로상의 전송 오류로 인하여 스터프 펄스가 삽입된 프레임, 또는 스터프 펄스가 제거된 프레임이 연속으로 수신되는 경우에 미리 설정된 횟수가 넘어서면 비정상 신호(abnormal signal)를 출력시키는 역할을 한다.

즉, 상태 감시부(37)는 쉬프트 레지스터(51)를 이용하여 연속되는 두 개의 스터프 플래그 상태 천이 여부를 미리 설정된 값(predetermined value)에 따라 일정 주기 동안 감시하여 미리 설정된 값에 따라 일정 기간 이내에 상태천이가 발생하면 자동으로 다시 시작하고, 미리 설정된 값에 따라 일정 기간 이내에 상태 천이가 발생하지 않으면 비정상 상태로 판정하는 구조이다. 따라서, 이 신호에 의하여 위상제어 데이터 생성부(36)를 초기화하여 비정상 상태가 되는 것을 방지하고, 또한 외부에 이를 알림으로써, HDSL 시스템에서 운용관리의 용도로 사용할 수 있도록 한다.

쉬프트 레지스터(51)는 연속되는 두 개의 스터프 플래그를 저장하며, 프레임 종료 플래그에 의하여 매 HDSL 프레임 마다 갱신된다. 배타적 부정 논리게이트(exclusive NOR)(52)는 연속되는 두개의 스터프 플래그가 다른 부호이면 다운 카운터(54)로 하여금 미리 설정된 값(53)을 로드(load)시키도록 프리셋(preset)신호를 인가한다.

따라서, 다운 카운터(54)는 배타적 부정 논리 게이트(52)의 프리셋 신호가 인가되지 않는 동안에는 프레임 종료 플래그 펄스마다 하나씩 감소시키며, 그 값이 영("0")이 되면 비정상 신호를 출력시킨다.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같은 본 발명은, 매 HDSL 프레임 마다 시간에 따라 가변되는 프레임 종료 플래그 정보 및 스터프 펄스 정보를 얻어내고, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비에서 벗어나는 정도를 위상 보정 값으로 시간에 따라 가변적으로 계산하여 주파수 발생기(digital PLL)의 클럭 위상을 변화시키는데 사용함으로써, 지터/원더를 감소시킬 수 있는 효과가 있다.

또한, 본 발명은, 시간 변화에 따른 위상 보정 방식이 선형 및 적응적인 트랙킹 특성을 지니고 있어서 종래 방식에 비하여 안정된 동작을 하며, 위상 변화에 대한 적응 범위를 매우 넓게 할 수 있으므로, HDSL 지터/원더 방식에 비하여 동기화부에서 임의의 "ST-Mod" 방식이 적용되어도 적응(adaptation)할 수 있고, 서로 다른 방식의 시스템간의 호환성을 보장할 수 있어 운용 및 관리가 간편하며, 특히 스터프 펄스의 연속 삽입 및 연속 삭제를 감시함으로써, 동기화부 또는 HDSL 프레임 전송 경로 사이의 비정상 상태를 감지할 수 있는 효과가 있다.

Claims (14)

1. 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치에 있어서,

   외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하기 위한 클럭 추출수단;

   상기 클럭 추출수단을 통해 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 생성하기 위한 플래그 생성수단;

   상기 플래그 생성수단을 통해 출력되는 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하기 위한 저장수단;

   상기 플래그 생성수단으로부터 전달된 캡 클럭의 위상과 상기 저장수단으로부터 전달된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 발진 주파수의 위상을 변화시키기 위한 주파수 위상 변환수단;

   상기 주파수 위상 변환수단을 통해 출력된 주파수 중에서 고주파 성분을 제거하여 상기 평활 클럭을 생성 및 제증하기 위한 필터링수단; 및

   상기 플래그 생성수단을 통해 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하기 위한 위상제어 데이터 생성수단

   을 포함하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
2. 제 1 항에 있어서,

   상기 플래그 생성수단을 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하기 위한 상태 감시수단

   을 더 포함하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
3. 제 2 항에 있어서,

   상기 상태 감시수단은,

   동기화부의 비정상적인 동작 또는 HDSL(High data rate Digital Subscriber Line) 트랜시버 사이의 전송 경로상의 전송 오류로 인하여 스터프 펄스가 삽입된 프레임, 또는 스터프 펄스가 제거된 프레임이 연속으로 수신되는 경우에 기설정된 소정의 횟수를 넘어서면 비정상 신호를 출력시키는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
4. 제 2 항에 있어서,

   상기 상태 감시수단은,

   쉬프트 레지스터를 이용하여 연속되는 두 개의 스터프 플래그 상태 천이 여부를 미리 설정된 값(predetermined value)에 따라 일정 주기 동안 감시하여 미리설정된 값에 따라 일정 기간 이내에 상태천이가 발생하면 자동으로 다시 시작하고, 미리 설정된 값에 따라 일정 기간 이내에 상태 천이가 발생하지 않으면 비정상 상태로 판정하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 위상제어 데이터 생성수단은,

   시스템의 동작 초기화 과정에 의하여 초기화되거나 상기 상태 감시수단으로부터 비정상 신호를 입력받아 초기화되고, 상기 플래그 생성수단을 통해 출력되는 매 프레임 종료 플래그 펄스를 생성하여 스터프 플래그 값의 논리적 레벨값을 카운팅하기 위한 카운팅부;

   상기 주파수 위상 변환수단의 필터를 통해 전달되는 적응 데이터의 신호가 아날로그 형태의 신호일 경우 디지털 형태의 신호로 변환하기 위한 신호 변환부;

   상기 신호 변환부를 통해 전달되는 신호의 N 비트 중에서 M 개의 최상위 비트를 추출하기 위한 최상위 비트 추출부;

   상기 최상위 비트 추출부를 통해 추출된 신호와 상기 카운팅수단을 통해 카운팅된 신호를 가산하기 위한 가산부; 및

   상기 가산부로부터 전달되는 신호를 이용하여 미리 설정된 주기별 위상 변화율의 평균값을 생성하기 위한 스케일링부

   를 포함하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
6. 제 5 항에 있어서,

   상기 스케일링부는,

   하기의 수학식에 의해 연속되는 스터프 플래그 시퀀스의 변화를 축적하고, 매 프레임마다 미리 정해진 주기로 평균하여 위상 차이의 매 주기별 변화 평균을 구하는 방식으로, 상기 스터프 플래스 시퀀스의 변화를 프레임 종료 플래그를 사용하여 HDSL 프레임마다 상기 카운팅부에 축적하거나 매 HDSL 프레임마다 상기 카운팅부에 축적된 값에 의하여 매 주기별 변화 평균값을 생성한 후, 생성된 평균값을 상기 주파수 위상 변환수단으로 전달하여 주파수 발생기 발진 주파수의 위상을 변화시키도록 하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.

   (여기서, 카운터 값은 업/다운 카운터의 값을 지니므로 그 값은 위상 변화에 따라 +/- 값, 즉 부호가 있는 값을 말하고, 스터프 펄스의 크기(duration of stuff pulse)는 HDSL 프레임에서 한번의 스터프가 발생할 때 실제 발생하는 펄스의 크기를 나타내며, 미리 설정된 주기는 시간 평균을 구하고자 하는 윈도우 크기이므로 필요에 따라 업/다운 카운터의 가변 범위 안에서 변화시킬 수 있음)
7. 제 1 항 또는 제 2 항에 있어서,

   상기 위상제어 데이터 생성수단은,

   위상 비교기 값에 의하여 탄성 버퍼의 위상 여유를 판단하고, 매 프레임마다 미리 정해진 값에 의하여 매 주기별 위상 보정값을 추가로 보상하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치.
8. 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치에 적용되는 데이터 전송 방법에 있어서,

   외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하는 제 1 단계;

   상기 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 복호화부를 통해 생성하는 제 2 단계;

   상기 복호화부를 통해 생성된 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하는 제 3 단계;

   상기 복호화부로부터 전달된 캡 클럭의 위상과 상기 탄성버퍼에 저장된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 주파수 발생기의 위상을 변화시키는 제 4 단계;

   상기 주파수 발생기를 통해 출력된 주파수 중에서 고주파 성분을 제거하고상기 평활 클럭을 생성 및 제증하는 제 5 단계; 및

   상기 복호화부로부터 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하는 제 6 단계

   를 포함하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 방법.
9. 제 8 항에 있어서,

   상기 복호화부를 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하는 제 7 단계

   를 더 포함하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 방법.
10. 제 9 항에 있어서,

    상기 제 7 단계는,

    쉬프트 레지스터를 이용하여 연속되는 두 개의 스터프 플래그 상태 천이 여부를 미리 설정된 값(predetermined value)에 따라 일정 주기 동안 감시하여 미리 설정된 값에 따라 일정 기간 이내에 상태천이가 발생하면 자동으로 다시 시작하고, 미리 설정된 값에 따라 일정 기간 이내에 상태 천이가 발생하지 않으면 비정상 상태로 판정하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터전송 방법.
11. 제 5 항 또는 제 9 항에 있어서,

    상기 제 6 단계는,

    하기의 수학식에 의해 연속되는 스터프 플래그 시퀀스의 변화를 축적하고, 매 프레임마다 미리 정해진 주기로 평균하여 위상 차이의 매 주기별 변화 평균을 구하는 방식으로, 상기 스터프 플래스 시퀀스의 변화를 프레임 종료 플래그를 사용하여 HDSL 프레임마다 업/다운 카운터에 축적하거나 매 HDSL 프레임마다 상기 업/다운 카운터에 축적된 값에 의하여 매 주기별 변화 평균값을 생성한 후, 생성된 평균값을 상기 주파수 발생기로 전달하여 발진 주파수의 위상을 변화시키도록 하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 방법.

    (여기서, 카운터 값은 업/다운 카운터의 값을 지니므로 그 값은 위상 변화에 따라 +/- 값, 즉 부호가 있는 값을 말하고, 스터프 펄스의 크기(duration of stuff pulse)는 HDSL 프레임에서 한번의 스터프가 발생할 때 실제 발생하는 펄스의 크기를 나타내며, 미리 설정된 주기는 시간 평균을 구하고자 하는 윈도우 크기이므로 필요에 따라 업/다운 카운터의 가변 범위 안에서 변화시킬 수 있음)
12. 제 11 항에 있어서,

    상기 제 6 단계는,

    상기 위상 비교기 값에 의하여 상기 탄성 버퍼의 위상 여유를 판단하고, 매 프레임마다 미리 정해진 값에 의하여 매 주기별 위상 보정값을 추가로 보상하는 것을 특징으로 하는 지터/원더를 감소시키기 위한 역동기식 데이터 전송 방법.
13. 프로세서를 구비한 역동기식 데이터 전송 장치에,

    외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하는 제 1 기능;

    상기 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 복호화부를 통해 생성하는 제 2 기능;

    상기 복호화부를 통해 생성된 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하는 제 3 기능;

    상기 복호화부로부터 전달된 캡 클럭의 위상과 상기 탄성버퍼에 저장된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 주파수 발생기의 위상을 변화시키는 제 4 기능;

    상기 주파수 발생기를 통해 출력된 주파수 중에서 고주파 성분을 제거하고 상기 평활 클럭을 생성 및 제증하는 제 5 기능; 및

    상기 복호화부로부터 전달되는 매 프레임마다 미리 설정된 주기별(predetermined period) 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하는 제 6 기능

    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
14. 제 13 항에 있어서,

    상기 복호화부를 통해 연속적으로 전달되는 프레임의 상태 여부에 따라 위상 천이를 수행하여 프레임의 상태를 감시하는 제 7 기능

    을 더 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.