JP3439428B2 - Ｓｄｈ伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期ＤＳ３信号
をＳＤＨ伝送装置に収容するＳＤＨ伝送装置に係り、特
にＤＳ３信号スタッフ同期回路に関する。

【０００２】

【従来の技術】近年、ＩＳＤＮ時代の進展に伴い、ＣＣ
ＩＴＴ（国際電信電話顧問委員会）により世界統一的な
ネットワーク構築の基本となるＳＤＨ伝送方式が勧告さ
れている。これに伴い、既存網の非同期信号もＳＤＨフ
レームへ収容して相互接続性を図ることが要求されてい
る。

【０００３】

【発明が解決しようとする課題】ところが、非同期ＤＳ
３信号をＳＤＨ伝送装置に収容することに関して、従来
技術には次のような課題があった。第一の問題は、従
来、非同期ＤＳ３信号をＳＤＨ信号に収容するには、Ｖ
Ｃ−３単位のスイッチ（回線編集）機能を有するＳＤＨ
伝送装置を用意する必要があり、ＶＣ−３単位のスイッ
チ機能を有していない（ＶＣ−２単位やＶＣ−１１単位
のスイッチ機能しか有していない）ＳＤＨ伝送装置は非
同期ＤＳ３信号を収容出来ないという問題があった。

【０００４】第二の問題点は、非同期ＤＳ３信号をＳＤ
Ｈ信号ＶＣ−ｎに収容する場合、ＳＤＨ信号フォーマッ
ト上のオーバーヘッドバイトであるＳＴＭ−ｎのＳＯＨ
バイトやＶＣ−３のＰＯＨバイトおよび固定スタッフバ
イトの部分を避けてＤＳ３信号を収容せざるを得ず、Ｄ
Ｓ３信号を復元する際に、これらＳＤＨ信号のオーバー
ヘッドバイトによるスタッフジッタ発生を抑えることが
かなり困難で、通常のＰＬＯ回路では、再生ＤＳ３クロ
ックの精度をＤＳ３規格の±２０ｐｐｍ以内に収めるこ
とが大変難しいという問題があった。

【０００５】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、対象となるＳＤ
Ｈ伝送装置が具備するＶＣスイッチ機能の対応ＶＣ種別
に依存することなく非同期ＤＳ３信号を収容することが
でき、且つ、ＤＳ３信号を収容するＳＤＨ信号ＶＣ種別
およびその個数に依存することなく、ＤＳ３信号復元時
のスタッフジッタ発生量を低減することができるＳＤＨ
伝送装置を提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、非同期ＤＳ３信号をＳＤ
Ｈ（Synchronous Digital Hierarchy)信号に収容して伝
送するＳＤＨ伝送装置において、装置のシステムクロッ
クに同期した中間信号を発生する手段と、前記発生した
中間信号に非同期ＤＳ３信号をパルススタッフ同期処理
して収容する手段と、前記非同期ＤＳ３信号をスタッフ
同期収容した中間信号をＳＤＨ信号に同期収容して伝送
する手段とを具備し、ＳＤＨ網同期クロックに同期して
いるシステムクロックから、非同期ＤＳ３信号周波数よ
り高速なクロックである中間信号クロックを生成するも
のであって、前記中間信号は、スタッフ操作実行を送信
先に伝達するためのスタッフ指定ビットを挿入するため
のオーバーヘッドビットを２ビット以上連続してまたは
集中ないしは近接して定義しておらず、前記スタッフ指
定ビットは多数決判定が出来るビット数を有することに
ある。

【０００７】

【０００８】請求項２の発明の特徴は、前記非同期ＤＳ
３信号をスタッフ同期収容した中間信号を、ＶＣ−２マ
ッピングでＶＣ−２信号７個に分割マッピングすること
にある。

【０００９】請求項３の発明の特徴は、前記非同期ＤＳ
３信号をスタッフ同期収容した中間信号を、ＶＣ−１１
マッピングでＶＣ−１１信号２８個に分割マッピングす
ることにある。

【００１０】請求項４の発明の特徴は、前記中間信号の
データレート、フレームフォーマット、スタッフ率を、
スタッフジッタを最小にするように選択することにあ
る。

【００１１】上記本発明では、図１において、中間信号
のビットレートおよびフレームフォーマットは、ＤＳ３
信号の公称ビットレートやＳＤＨ信号への収容性および
スタッフ率と送信エラスティックストア容量（書き込み
／読み出し位相差比較周期）等を考慮し、任意に且つ最
適に決める。

【００１２】中間信号クロック生成ＰＬＯ１６でＳＤＨ
網同期クロックに同期しているシステムクロックからＤ
Ｓ３信号周波数より高速なクロックである中間信号クロ
ックを生成する。この中間信号クロックはシステムクロ
ックに同期しているので、中間信号データとＳＤＨ信号
はクロック同期している。

【００１３】送信側処理としては、非同期信号である入
力ＤＳ３信号から抽出したＤＳ３クロックに従って入力
したＤＳ３データ１を送信エラスティックストア３へ順
次書き込んで行く。一方、中間信号クロックに従って中
間信号生成６は送信エラスティックストア回路３よりＤ
Ｓ３データ２を読み出す。送信エラスティックストア回
路３の書き込みと読み出しの位相差を位相比較回路４で
監視し、ある位相差以下になったらスタッフ要求を中間
信号生成回路６へ出力する。

【００１４】中間信号生成回路６は図４に例を示すよう
に中間信号フォーマット中の情報ビット領域以外である
スタッフ指定ビット位置と固定スタッフビット位置およ
び位相比較回路４からスタッフ要求があった場合にスタ
ッフビット位置で送信エラスティックストア回路３から
の読み出しを停止するように読み出してアドレス生成カ
ウンタ回路５へ読み出しイネーブル信号を出力する。

【００１５】中間信号生成回路６は送信エラスティック
ストア３から読み出したＤＳ３データ２と中間信号フォ
ーマット中のスタッフ指定ビットと固定スタッフビット
および位相比較回路４からのスタッフ要求があった場合
にはスタッフビットに余剰ビットを付加（スタッフ操
作）し中間信号を生成する。これにより非同期信号であ
るＤＳ３信号が中間信号にスタッフ同期収容される。Ｄ
Ｓ３信号を収容した中間信号は、ＶＣ−２マッピング７
でＶＣ−２信号７個に分割マッピングされＳＤＨ信号に
なりＳＤＨ伝送網へ出力される。

【００１６】ここでは、中間信号をＶＣ−２信号７個に
収容した例を示しているが、中間信号がシステムクロッ
クに同期していることで、中間信号を収容するＳＤＨ信
号のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）種別
は何でも良い。例えばＶＣ−３信号１個またはＶＣ−１
１信号２８個のように中間信号のビットレートを収容で
きる容量が確保できるＶＣ信号とその個数が確保されて
いれば良い。

【００１７】受信側処理としては、ＳＤＨ信号同期９で
入力されたＳＤＨ信号から７個のＶＣ−２信号を抽出。
ＶＣ−２デマッピング１０でＶＣ−２信号７個を多重し
元の中間信号データ列を復元。中間信号終端１１で中間
信号フォーマットを終端する。具体的には中間信号フレ
ーム中のスタッフ指定ビットを多数決判定し、その結果
スタッフビットが情報ビットではなく余剰ビットと判定
された時はスタッフ指定ビットと固定スタッフビットに
加えてスタッフビットの位置でも中間信号クロックを停
止した歯抜け中間信号クロックを発生する。この歯抜け
中間信号クロックより中間信号中のスタッフ指定ビット
と固定スタッフビットと余剰ビットとなっているスタッ
フビットは受信エラスティックストア１３に書き込まれ
ず廃棄（デスタッフ操作）され情報ビット（ＤＳ３信
号）のみ書き込まれる。

【００１８】ＤＳ３クロック生成ＰＬＯ１２では、歯抜
け中間信号クロックを平滑化して連続したＤＳ３クロッ
クを再生出力する。この再生ＤＳ３クロックで受信エラ
スティックストア１３からデータを連続して読み出し、
ＤＳ３データをＵ／Ｂ変換１４へ出力する。Ｕ／Ｂ変換
１４でＤＳ３データをバイポーラ信号に変換してＤＳ３
インタフェースへ出力ＤＳ３信号として出力する。

【００１９】以上のように、中間信号の導入により、伝
送媒体であるＳＤＨ信号のＶＣ種別に依存せずに、１ビ
ット単位でのパルススタッフ処理の実現やスタッフ率を
理想値に設定可能とすることができ、ＤＳ３信号復元時
に発生するスタッフジッタを最小化できる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明のＳＤＨ伝送装置の
一実施形態の構成を示したブロック図である。本例のＳ
ＤＨ伝送装置は、Ｂ／Ｕ変換＆ＣＬＫ抽出回路１、書き
込みアドレス生成カウンタ回路２、送信エラスティクス
トア回路３、位相比較回路４、読み出しアドレス生成カ
ウンタ回路５、中間信号生成回路６、ＶＣ−２マッピン
グ回路７、ＳＤＨ信号生成回路８、ＳＤＨ信号同期回路
９、ＶＣ−２デマッピング回路１０、中間信号終端回路
１１、ＤＳ３クロック生成ＰＬＯ回路１２、受信エラス
ティクストア回路１３、Ｕ／Ｂ変換回路１４、ＳＤＨ同
期クロック生成ＰＧ回路１５及び中間信号クロック生成
ＰＬＯ回路１６を有している。

【００２１】次に本実施形態の動作について説明する。
Ｂ／Ｕ変換＆ＣＬＫ抽出回路１は、入力ＤＳ３信号から
そのクロック成分を抽出してＤＳ３クロックを生成し、
これを書き込みアドレス生成カウンタ回路２へ出力す
る。さらに、Ｂ３ＺＳ符号化されているバイポーラ信号
をユニポーラ信号に変換してＤＳ３データ１信号を生成
し、これを送信エラスティックストア回路３へ出力す
る。

【００２２】書き込みアドレス生成カウンタ回路２は、
ＤＳ３クロックによりインクリメントするリングカウン
タで送信エラスティックストア回路３の容量を最大値と
してカウント動作し、そのカウンタ値を書き込みアドレ
スであるＷ＿ＡＤＲ信号として送信エラスティックスト
ア回路３および位相比較回路４へ出力する。

【００２３】読み出しアドレス生成カウンタ回路５は、
中間信号クロック生成ＰＬＯ回路１６から入力する中間
信号クロックによりインクリメントするリングカウンタ
で、中間信号生成回路６から入力する読み出しイネーブ
ル信号が読み出し停止状態である時にカウントアップ動
作を停止してカウント値を保持し、送信エラスティック
ストア３の容量を最大値としてカウント動作する。その
カウンタ値は読み出しアドレスであるＲ＿ＡＤＲ信号と
して送信エラスティックストア回路３および位相比較回
路４へ出力する。

【００２４】位相比較回路４は、書き込みアドレスＷ＿
ＡＤＲ信号と読み出しアドレスＲ＿ＡＤＲ信号を比較
し、書き込みアドレスに対して読み出しアドレスがある
値以上接近した場合にスタッフ操作の実行を要求するス
タッフ要求信号を中間信号生成回路６へ出力する。

【００２５】送信エラスティックストア回路３は、Ｂ／
Ｕ変換＆ＣＬＫ抽出回路１から入力するＤＳ３データ１
信号を書き込みアドレス生成カウンタ回路２から入力す
るＷ＿ＡＤＲ信号が指定するアドレスへ書き込み、読み
出しアドレス生成カウンタ回路５から入力するＲ＿ＡＤ
Ｒ信号が指定するアドレスのデータをＤＳ３データ２信
号として中間信号生成回路６へ出力する。

【００２６】中間信号生成回路６は、中間信号クロック
を基に中間信号フレーム位相を生成する。その一例を図
４に示す。生成した中間信号フレーム位相に基づき、中
間信号フォーマット中の情報ビットのタイミングでは読
み出しアドレス生成カウンタ回路５へ出力する読み出し
イネーブル信号を読み出して実行状態とし、中間信号フ
ォーマット中のスタッフ指定ビットと固定スタッフビッ
トのタイミングでは読み出しイネーブル信号を読み出し
停止状態とし、位相比較回路４から入力したスタッフ要
求信号がスタッフ操作の実行を要求する状態となってい
たら中間信号フォーマット中のスタッフビットのタイミ
ングで読み出しイネーブル信号を読み出して停止状態と
する。

【００２７】逆に入力したスタッフ要求信号がスタッフ
操作の実行を要求していない状態だったら中間信号フォ
ーマット中のスタッフビットのタイミングで読み出しイ
ネーブル信号を読み出して実行状態とする。そして、送
信エラスティックストア回路３から入力したＤＳ３デー
タ２信号に中間信号フレーム位相のタイミングに従って
スタッフ指定ビットと固定スタッフビットとスタッフビ
ットを挿入して中間信号を生成し、これをＶＣ−２マッ
ピング７へ出力する。

【００２８】中間信号生成についてさらに説明すると、
位相比較回路４から入力したスタッフ要求信号がスタッ
フ操作の実行を要求していた場合、その中間信号フレー
ムをスタッフ実行フレームとし、スタッフ指定ビットを
スタッフ実行状態の論理にセットし、且つ、スタッフビ
ットに余剰ビットを挿入する。位相比較回路４から入力
したスタッフ要求信号がスタッフ操作の実行を要求して
いない場合、その中間信号フレームをスタッフ未実行フ
レームとし、スタッフ指定ビットをスタッフ未実行状態
の論理にセットし、且つ、スタッフビットを情報ビット
として使って送信エラスティックストア３から入力した
ＤＳ３データ２信号を挿入する。合わせて中間信号のフ
レーム先頭位置を示す中間信号フレーム１信号もＶＣ−
２マッピング回路７へ出力する。

【００２９】ＶＣ−２マッピング回路７では、入力した
中間信号データ１信号と中間信号フレーム１信号により
中間信号データを７つに分割し、それぞれを７つのＶＣ
−２のペイロード部分に収容する。さらに、ＶＣ−２の
パスオーバーヘッド（ＰＯＨ）信号を付加してＳＤＨ信
号生成回路８へ出力する。

【００３０】ＳＤＨ信号生成回路８は、入力したＶＣ−
２信号７つに対してＴＵ−２ポインタ（Ｖ１からＶ４バ
イト）の付与して、ＶＣ−３およびＳＴＭ−ｎ信号への
多重化処理を行い、ＳＴＭ−ｎ信号を生成して出力ＳＤ
Ｈ信号としてＳＤＨ網へ出力する（図２、図３参照）。

【００３１】次に、ＳＤＨ網から入力されるＳＴＭ−ｎ
信号を入力ＳＤＨ信号としてＳＤＨ信号同期回路９へ入
力する。ＳＤＨ信号同期回路９では、ＳＴＭ−ｎ信号お
よびＶＣ−３信号の終端処理（ポインタ処理、ＰＯＨ終
端）を行って７つのＶＣ−２信号を抽出してＶＣ−２デ
マッピング回路１０へ出力する。

【００３２】ＶＣ−２デマッピング回路１０は、７つの
ＶＣ−２信号に分割されている中間信号をＶＣ−２ペイ
ロードより抽出し、中間信号クロックに基づき１つの中
間信号に復元して中間信号データ２として中間信号終端
１１へ出力する。合わせて中間信号のフレーム先頭位置
を示す中間信号フレーム２信号も中間信号終端回路１１
へ出力する。

【００３３】中間信号終端回路１１では、中間信号フレ
ーム２信号と中間信号クロックを基に中間信号フレーム
位相を認識し、中間信号中のスタッフ指定ビットを抽出
して多数決判定処理を行い、その結果によりスタッフビ
ットが情報ビットなのか余剰ビット（スタッフ操作実
行）なのかを判断する。入力した中間信号データ２の中
身はそのまま変化させずに中間信号クロックに基づきＤ
Ｓ３データ３として受信エラスティック１３へ出力する
と共に、中間信号クロックに対して中間信号中のスタッ
フ指定ビットと固定スタッフビットと余剰ビット（スタ
ッフ操作実行）と判定されたスタッフビットのタイミン
グのところを歯抜け（クロック停止）とした歯抜け中間
信号クロックを生成して、同じく受信エラスティックス
トア回路１３へ出力する。

【００３４】受信エラスティック回路１３では、ＤＳ３
データ３を歯抜け中間信号クロックにより入力し、歯抜
け中間信号クロックが歯抜けとなっているタイミングで
はＤＳ３データ３の書き込みを行わない。これにより、
中間信号中のスタッフ指定ビットと固定スタッフビット
と余剰ビット（スタッフ操作実行）と判定されたスタッ
フビットが廃棄され、中間信号中の情報ビット（ＤＳ３
信号）のみが受信エラスティックストア回路１３へ書き
込まれることになる。

【００３５】ＤＳ３クロック生成ＰＬＯ回路１２は、歯
抜け中間信号クロックを入力してその分周クロックを生
成する。合わせて４４．７３６ＭＨｚを中心発振周波数
とするＶＣＯ（電圧制御発信器）を具備し、ＶＣＯ出力
の分周クロックと歯抜け中間信号クロックの分周クロッ
クとの位相比較を行う。その結果をＶＣＯへフィードバ
ックして位相同期させ、ＶＣＯ出力クロックを平滑化し
た再生ＤＳ３クロックとして受信エラスティックストア
回路１３とＵ／Ｂ変換１４へ出力する。

【００３６】受信エラスティックストア回路１３では、
再生ＤＳ３クロックに基づき順次データを読み出し、こ
れをＤＳ３データ４としてＵ／Ｂ変換回路１４へ出力す
る。Ｕ／Ｂ変換回路１４は、入力するＤＳ３データ４と
再生ＤＳ３クロックより、Ｂ３ＺＳ符号化処理およびユ
ニポーラ／バイポーラ変換を行って出力ＤＳ３信号を生
成し、これをＤＳ３インタフェースへ出力する。

【００３７】ＳＤＨ同期クロック生成ＰＧ回路１５は、
外部から入力するＳＤＨ網同期クロックを入力し、これ
に同期したシステムクロック信号を生成してＳＤＨ信号
処理部（ＶＣ−２マッピング７、ＳＤＨ信号生成回路
８、ＳＤＨ信号同期回路９、ＶＣ−２デマッピング回路
１０）へ出力すると共に、中間信号クロック生成ＰＬＯ
回路１６にも出力する。

【００３８】中間信号クロック生成回路ＰＬＯ１６は、
ＳＤＨ網同期クロックに同期したシステムクロック信号
を入力して分周する。ＤＳ３信号周波数４４．７３６Ｍ
Ｈｚより高い発振周波数（中間信号の周波数）のＶＣＯ
（電圧制御発信器）を具備し、この出力の分周クロック
とシステムクロックの分周クロックとの位相比較を行
う。その結果をＶＣＯへフィードバックして位相同期さ
せ、ＶＣＯ出力を中間信号クロックとして出力する。

【００３９】次に本実施形態の動作を更に補足説明す
る。非同期ディジタル信号であるＤＳ３信号をパルスス
タッフ同期する場合、ＤＳ３信号よりも高いビットレー
トの信号（本発明では中間信号）を用い、余剰ビットを
高いビットレート信号からＤＳ３信号のビットレートを
引いた分のビットレートで挿入することにより、スタッ
フ同期が実現できる。

【００４０】余剰ビットを挿入（スタッフ操作実行）す
るか否かの判定は、位相比較回路４で、送信エラスティ
ックストア回路３の書き込みと読み出し位相差を書き込
みアドレス信号Ｗ＿ＡＤＲと読み出しアドレス信号Ｒ＿
ＡＤＲに比較することにより認識する。この位相比較の
実行は、読み出しアドレス信号Ｒ＿ＡＤＲが一周期する
毎に行う。例えば、Ｒ＿ＡＤＲ信号が”０”となる度に
比較を実行し、もしも、ある値以下に読み出しアドレス
Ｒ＿ＡＤＲが書き込みアドレスＷ＿ＡＤＲに接近した場
合、スタッフ処理を行う必要があるとして中間信号生成
回路６へ余剰ビットの挿入を要求する。

【００４１】ＤＳ３信号よりも高いビットレートの信号
（本発明では中間信号）は、スタッフジッタの発生を抑
えるために次の様な条件を満たさなければならない。

【００４２】第一に、スタッフ操作実行を送信先に伝達
するためのスタッフ指定ビット等を挿入するためのオー
バーヘッドビットを２ビット以上連続（または集中／近
接して配置）して定義していないこと。なぜならばＤＳ
３信号を復元する際に２ビット以上の（または集中／近
接している）オーバーヘッドビットを除去する際に２ク
ロック以上の（または集中／近接しての）クロック歯抜
けとなってしまい、これがジッタ増大要因となるからで
ある。また、スタッフ指定ビット等のオーバーヘッドビ
ットに限らず、その他の要因でＤＳ３信号を収容する情
報ビット領域として使用できない部分が存在すると、そ
の部分がＤＳ３信号を復元する際にクロック歯抜け部分
となり、同様にジッタ増大要因となってしまう。

【００４３】第二に、スタッフ指定ビットは多数決判定
が出来るビット数が必要である。なぜならば、スタッフ
指定ビットがエラー等で誤ってしまうと、誤ったスタッ
フ処理を実行してしまい、その結果、ＤＳ３信号がビッ
ト位相ずれとなり、ＤＳ３フレーム同期はずれが起こっ
て大量のビットエラー（喪失）発生となってしまうから
である。

【００４４】第三に、スタッフ率Ｓｒは経験的に０．１
程度が望ましい。あまりスタッフ率が大きな値だと、ス
タッフジッタが大きくなってしまう。

【００４５】第四に、送信エラスティックストア容量の
周期で行う位相比較より長いフレーム長であること。つ
まり、スタッフ操作実行効果が送信エラスティックスト
アの位相比較結果に反映されるまで、少なくとも送信エ
ラスティックストア読み出しが一周期まわるだけの時間
が必要である。フレーム長が短いと、スタッフを行った
効果が出る前に次のスタッフ実行を決定してしまうこと
となり、不必要に２フレーム連続してスタッフを実行し
てしまって、スタッフジッタが増大してしまう。

【００４６】以上、上記条件をいずれも満たせない場合
は、ＤＳ３信号を復元する際に生じるスタッフジッタを
増大させてしまう。

【００４７】そこで、本発明のように中間信号を導入す
ると、上記条件を満たす中間信号を任意に定義して使用
することが可能で、この中間信号にＤＳ３信号をパルス
スタッフ同期してからＳＤＨ信号に中間信号を同期収容
することにより、スタッフジッタ量を低減できる。さら
に、伝送媒体であるＳＤＨ信号のＶＣ種別が任意に選
べ、且つ、ＶＣ種別に依らずスタッフジッタ発生量を低
く一定に保てるメリットがある。

【００４８】上記条件を満たす中間信号の信号フォーマ
ット例を図４に示す。スタッフ指定ビットを３ビット用
意し、且つ、フレーム中にスタッフ指定ビットと固定ス
タッフビット／スタッフビットを分散配置し、それ以外
を情報ビット領域としたことで、上記条件の第一と第二
を満たす。スタッフ指定ビットと次のスタッフ指定ビッ
トの間隔、スタッフビットとスタッフ指定ビットとの間
隔、つまりサブフレーム長を送信エラスティックストア
容量以上にすれば上記条件の第四を満たせる。通常、送
信エラスティックストア容量は１６ビットあれば十分な
ので、図４のフレーム当たりのビット数（フレーム長）
を１８ビット×４サブフレーム＝７２ビット以上とすれ
ば良い。

【００４９】スタッフ率は次式で表される。 Ｓｒ＝Ｍ×（Ｎ−１）−Ｍ×Ｎ×ｆｌ÷ｆｈ……………（１） Ｓｒ：スタッフ率 Ｍ：中間信号フレーム当たりのサブフレーム数 Ｎ：サブフレーム当たりのビット数 ｆｌ：ＤＳ３信号のビットレート ｆｈ：中間信号のビットレート 上記式１でスタッフ率Ｓｒが０．１程度になるような、
Ｍは４サブフレーム以上、Ｎは１８ビット以上、ｆｈは
収容するＳＤＨ信号ＶＣペイロードのビットレート合計
値以下の条件を満たすように決めてやれば、上記条件の
第三を満足出来る。

【００５０】図１において、中間信号クロック生成ＰＬ
Ｏ回路１６で、ＳＤＨ網同期クロックに従属しているシ
ステムクロックに同期した中間信号クロックを生成し、
この中間信号クロックを基に中間信号を生成している。
故に、中間信号はシステムクロックに同期しているの
で、スリップを生じることなく中間信号をＳＤＨ信号に
マッピング（収容）することが可能である。さらに、中
間信号はどんな種別のＶＣ（Virtual Container)にも自
由にマッピングすることが可能となり、送信端と受信端
とで収容内容（仕方）を整合しておきさえすれば、ＤＳ
３信号の伝送が可能となる。

【００５１】本実施形態によれば、非同期ディジタル信
号であるＤＳ３信号（４４．７３６Ｍｂｐｓ±２０ｐｐ
ｍ）をＤＳ３信号よりも高いビットレートの中間信号に
パルススタッフ同期してその中間信号をＳＤＨ信号へ同
期収容することで伝送することにより、送信側ではＳＤ
Ｈ伝送装置が具備するＶＣスイッチ機能の対応ＶＣ種別
に依らず非同期ＤＳ３信号が収容でき、しかも、受信側
では元のＤＳ３信号を復元する際に発生するスタッフジ
ッタを低減することができる。

【００５２】次に、本発明の他の実施形態について説明
する。図１では、中間信号をＶＣ−２信号７本に収容す
る例を示しているが、他のＶＣでも中間信号の収容が可
能である。例えば、ＶＣペイロードの合計ビットレート
が４４．８Ｍｂ／ｓとなるＶＣ−１１信号２８本に収容
する場合は、図１のＶＣ−２マッピング回路７がＶＣ−
１１マッピング回路に変わり、中間信号を２８分割して
２８個のＶＣ−１１信号のペイロードに収容してＳＤＨ
信号生成回路８へ出力する。さらに、ＶＣ−２デマッピ
ング回路１０がＶＣ−１１デマッピングに変わり、ＳＤ
Ｈ信号同期回路９で抽出したＶＣ−１１信号２８個を入
力し、ＶＣ−１１のペイロードから分割されている中間
信号を抽出し、中間信号クロックに基づき、一つの中間
信号に復元して中間信号終端回路１１へ出力する。

【００５３】同様に、ＶＣペイロードの合計ビットレー
トが４８．３８４Ｍｂ／ｓとなるＶＣ−３信号１本に収
容する場合は、図１のＶＣ−２マッピング回路７がＶＣ
−３マッピング回路に変わり、ＶＣ−２デマッピング回
路１０がＶＣ−３デマッピングに変わる。

【００５４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、非同期ＤＳ３信号を、ＳＤＨ装置内システムクロ
ックに同期した中間信号にパルススタッフ同期処理を行
うことにより、対象となるＳＤＨ伝送装置が具備するＶ
Ｃスイッチ機能の対応ＶＣ種別に依存することなく非同
期ＤＳ３信号を収容することができる。スタッフジッタ
を最小とするように中間信号のデータレートおよびフレ
ームフォーマットおよびスタッフ率が選択可能なことに
より、ＤＳ３信号を収容するＳＤＨ信号ＶＣ種別および
その個数に依存することなく、ＤＳ３信号復元時のスタ
ッフジッタ発生量を低減することができる。

【図面の簡単な説明】

【図１】 本発明のＳＤＨ伝送装置の一実施形態の構成
を示したブロック図である。

【図２】 図１に示したＳＤＨ信号生成回路により生成
されたＳＤＨ信号例を示した図である。

【図３】 図１に示したＳＤＨ信号生成回路により生成
されたＳＤＨ信号例を示した図である。

【図４】 図１に示した中間信号生成回路により生成し
た中間信号のフォーマット例を示した図である。

【符号の説明】

１ Ｂ／Ｕ変換＆ＣＬＫ抽出回路 ２ 書き込みアドレス生成カウンタ回路 ３ 送信エラスティクストア回路 ４ 位相比較回路 ５ 読み出しアドレス生成カウンタ回路 ６ 中間信号生成回路 ７ ＶＣ−２マッピング回路 ８ ＳＤＨ信号生成回路 ９ ＳＤＨ信号同期回路 １０ ＶＣ−２デマッピング回路 １１ 中間信号終端回路 １２ ＤＳ３クロック生成ＰＬＯ回路 １３ 受信エラスティックストア回路 １４ Ｕ／Ｂ変換回路 １５ ＳＤＨ同期クロック生成ＰＧ回路 １６ 中間信号クロック生成ＰＬＯ回路

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 非同期ＤＳ３（Digital Signal-level
   3）信号をＳＤＨ（Synchronous Digital Hierarchy)信
   号に収容して伝送するＳＤＨ伝送装置において、 装置
   のシステムクロックに同期した中間信号を発生する手段
   と、 前記発生した中間信号に非同期ＤＳ３信号をパルススタ
   ッフ同期処理して収容する手段と、 前記非同期ＤＳ３信号をスタッフ同期収容した中間信号
   をＳＤＨ信号に同期収容して伝送する手段とを具備し、 ＳＤＨ網同期クロックに同期しているシステムクロック
   から、非同期ＤＳ３信号周波数より高速なクロックであ
   る中間信号クロックを生成するものであって、 前記中間信号は、スタッフ操作実行を送信先に伝達する
   ためのスタッフ指定ビットを挿入するためのオーバーヘ
   ッドビットを２ビット以上連続してまたは集中ないしは
   近接して定義しておらず、前記スタッフ指定ビットは多
   数決判定が出来るビット数を有することを特徴とする Ｓ
   ＤＨ伝送装置。
2. 【請求項２】 前記非同期ＤＳ３信号をスタッフ同期収
   容した中間信号を、ＶＣ−２マッピングでＶＣ−２信号
   ７個に分割マッピングすることを特徴とする請求項１記
   載のＳＤＨ伝送装置。
3. 【請求項３】 前記非同期ＤＳ３信号をスタッフ同期収
   容した中間信号を、ＶＣ−１１マッピングでＶＣ−１１
   信号２８個に分割マッピングすることを特徴とする請求
   項１又は２記載のＳＤＨ伝送装置。
4. 【請求項４】 前記中間信号のデータレート、フレーム
   フォーマット、スタッフ率を、スタッフジッタを最小に
   するように選択することを特徴とする請求項１乃至３の
   いずれかに記載のＳＤＨ伝送装置。