JPS61224740A - スタツフ同期方式 - Google Patents
スタツフ同期方式Info
- Publication number
- JPS61224740A JPS61224740A JP6622385A JP6622385A JPS61224740A JP S61224740 A JPS61224740 A JP S61224740A JP 6622385 A JP6622385 A JP 6622385A JP 6622385 A JP6622385 A JP 6622385A JP S61224740 A JPS61224740 A JP S61224740A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- stuff
- circuit
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
示する位相比較回路の比較結果をランダムに変化させる
ことによって、スタッフパルス挿入の判定がなされてか
らスタッフパルス挿入が行われるまでの待ち合せ時間に
基づいて生じる低周波ジッタを拡散させて、受信側のＰ
ＬＬにょるジッタ抑圧を有効に行わせるようにする。
ことによって、スタッフパルス挿入の判定がなされてか
らスタッフパルス挿入が行われるまでの待ち合せ時間に
基づいて生じる低周波ジッタを拡散させて、受信側のＰ
ＬＬにょるジッタ抑圧を有効に行わせるようにする。
本発明は複数の非同期ディジタル信号を高次群ディジタ
ル信号に多重変換するためのスタッフ同期方＜、に係シ
、特にスタッフ待ち合せ時間に基づいて出力パルスに低
周波ジッタを生じて伝送品質が低下することを防止した
スタッフ同期方式に関するものである。
ル信号に多重変換するためのスタッフ同期方＜、に係シ
、特にスタッフ待ち合せ時間に基づいて出力パルスに低
周波ジッタを生じて伝送品質が低下することを防止した
スタッフ同期方式に関するものである。
ディジタル多重変換装置等においては、複数の非同期ケ
イジタル信号を多重化して、高次群のディジタル信号に
変換して伝送路に送出する。この場合の多重化の方法と
しては、スタッフパルスを挿入することによって、非同
期ディジタル信号を同期化したのち時分割多重化する、
スタッフ同期方式を用いるのが一般的である。
イジタル信号を多重化して、高次群のディジタル信号に
変換して伝送路に送出する。この場合の多重化の方法と
しては、スタッフパルスを挿入することによって、非同
期ディジタル信号を同期化したのち時分割多重化する、
スタッフ同期方式を用いるのが一般的である。
この方式はシステムを構成する上での柔軟性が極めて高
く、また装置設計も比較的容易であるという利点を有す
るものである。
く、また装置設計も比較的容易であるという利点を有す
るものである。
第５図は従来のスタッフ同期方式を示したものである。
同図において人力クロックは１／Ｍ分周回路１に加えら
れて、Ｍ相の書き込みクロックＷｌ。
れて、Ｍ相の書き込みクロックＷｌ。
Ｗｓ 、・・・、 ＷＭに変換される。Ｍビットメモリ
セル２はこの書き込みクロックによってアドレス指定さ
れて、入力データを書き込む。一方、図示されない多重
化回路から出力される同期化クロックはゲート４を経て
１／Ｍ分周回路３に加えられて、Ｍ相の読み出しクロッ
クＲ１，Ｒｇ＋・・・、ＲＭに変換される。
セル２はこの書き込みクロックによってアドレス指定さ
れて、入力データを書き込む。一方、図示されない多重
化回路から出力される同期化クロックはゲート４を経て
１／Ｍ分周回路３に加えられて、Ｍ相の読み出しクロッ
クＲ１，Ｒｇ＋・・・、ＲＭに変換される。
Ｍビットメモリセル２に書き込まれたデータは、この読
み出しクロックによってアドレス指定されて読み出され
て、出力データを生じる。位相比較回路５はそれぞれ特
定位相の書き込みクロックと読み出しクロックとを位相
比較して、この位相差が所定値以下になった、ときスタ
ッフ要求命令を出力する。スタッフ判定回路６は多重化
回路で作成される高次群において定められているスタッ
フの有無の最終判定点で、スタッフ要求命令があったと
きスタッフ挿入の判定を行って、スタッフ命令とスタッ
フ制御信号とを送出する。ゲート４はスタッフ命令を受
けたとき、同期化クロックにおける所定数のパルスを禁
止する。一方、図示されない多重化回路は、スタッフ制
御信号を受けたとき、これを高次群フレーム上のスタッ
フ制御用ビットに挿入して、スタッフパルスが挿入され
たことを受信側装置に通知する。
み出しクロックによってアドレス指定されて読み出され
て、出力データを生じる。位相比較回路５はそれぞれ特
定位相の書き込みクロックと読み出しクロックとを位相
比較して、この位相差が所定値以下になった、ときスタ
ッフ要求命令を出力する。スタッフ判定回路６は多重化
回路で作成される高次群において定められているスタッ
フの有無の最終判定点で、スタッフ要求命令があったと
きスタッフ挿入の判定を行って、スタッフ命令とスタッ
フ制御信号とを送出する。ゲート４はスタッフ命令を受
けたとき、同期化クロックにおける所定数のパルスを禁
止する。一方、図示されない多重化回路は、スタッフ制
御信号を受けたとき、これを高次群フレーム上のスタッ
フ制御用ビットに挿入して、スタッフパルスが挿入され
たことを受信側装置に通知する。
この場合、スタッフ要求信号が出力されてから実際にス
タッフが行われるまでに待ち合せ時間があると、出力パ
ルスに低周波のジッタを生じる。
タッフが行われるまでに待ち合せ時間があると、出力パ
ルスに低周波のジッタを生じる。
このような待ち合せ時間ジッタはスタッフ率Ｐが２＝ｉ
や、 曲・・（１）ここでｐとｑは
互に素、４ＦｉｉからのずれＯ＜ｐ≦１ ジッタ周波数がｄ−ｐ−ｆｍ（ここでｆｍは最大スタッ
フ可能周波数）となることが知られている。
や、 曲・・（１）ここでｐとｑは
互に素、４ＦｉｉからのずれＯ＜ｐ≦１ ジッタ周波数がｄ−ｐ−ｆｍ（ここでｆｍは最大スタッ
フ可能周波数）となることが知られている。
第６図は従来方式の場合における低周波ジッタの発生を
説明するものであって、横軸における時間ｔの経過によ
る１／Ｍ分周回路１，３の相対位相（θ）を示し、相対
位相がしきい値θ０を超えたときスタッフ要求命令が出
力・されるが、実際のスタッフ動作はスタッフパルス挿
入可能周期ｔｍが経過したとき行われるため、次第に相
対位相の残留を生じ、これによって破線で示すような低
周波ジッタを生じることが示されている。なお同図はス
タッフ率を１１／２０として示されている。
説明するものであって、横軸における時間ｔの経過によ
る１／Ｍ分周回路１，３の相対位相（θ）を示し、相対
位相がしきい値θ０を超えたときスタッフ要求命令が出
力・されるが、実際のスタッフ動作はスタッフパルス挿
入可能周期ｔｍが経過したとき行われるため、次第に相
対位相の残留を生じ、これによって破線で示すような低
周波ジッタを生じることが示されている。なお同図はス
タッフ率を１１／２０として示されている。
この低周波ジッタは、受信側において位相同期回路（Ｐ
ＬＬ ）を用いてクロック周期の平均化を行う際にも、
ＰＬＬのカットオフ周波数以下となるため完全に抑圧す
ることができず、そのため伝送品質の低下を生じるとい
う問題がある。
ＬＬ ）を用いてクロック周期の平均化を行う際にも、
ＰＬＬのカットオフ周波数以下となるため完全に抑圧す
ることができず、そのため伝送品質の低下を生じるとい
う問題がある。
ｃ問題点を解決するための手段〕
上記問題点を解決するための本発明のスタッフ同期方式
の原理を第１図に基づいて説明する。メモリ（１００）
に対する書き込みアドレス指定手段（１０１）のクロッ
ク位相とメそり（１００）からの読み出しアドレス指定
手段（１０２）のクロック位相との比較を行う位相比較
回路（１０３）への入力をランダムに変化させる切替手
段（１０５）を備えたものである。
の原理を第１図に基づいて説明する。メモリ（１００）
に対する書き込みアドレス指定手段（１０１）のクロッ
ク位相とメそり（１００）からの読み出しアドレス指定
手段（１０２）のクロック位相との比較を行う位相比較
回路（１０３）への入力をランダムに変化させる切替手
段（１０５）を備えたものである。
本発明のスタッフ同期方式では、メそりに対する書き込
み用カウンタのクロック位相と、メモリからの読み出し
用カウンタのクロック位相との比較結果をランダムに変
化させるようにしたので、スタッフパルス挿入の判定が
なされてからスタッフパルスの挿入が行われるまでの待
ち合せ時間に基づく低周波ジッタが拡散される。
み用カウンタのクロック位相と、メモリからの読み出し
用カウンタのクロック位相との比較結果をランダムに変
化させるようにしたので、スタッフパルス挿入の判定が
なされてからスタッフパルスの挿入が行われるまでの待
ち合せ時間に基づく低周波ジッタが拡散される。
第２図は本発明の一実施例を示したものであって、第５
図におけると同じ部分は同じ番号で示されており、７は
遅延回路、８は切替回路、９はランダムパルス発生回路
である。
図におけると同じ部分は同じ番号で示されており、７は
遅延回路、８は切替回路、９はランダムパルス発生回路
である。
第２図において、ｌ／Ｍ分周回路３のＭ相の読み出しク
ロックのうちの任意の１相の信号と、それを遅延回路７
を経て遅延させた信号とは切替回路８に入力され、タン
ダムパルス発生回路９がらのランダムパルス信号に応じ
て切シ替えて、位相比較回路Ｓに入力される。位相比較
回路５ではこの信号と１／Ｍ分周回路１０Ｍ相の読み出
しクロックのうちの任意の１相の信号との位相を比較し
て、その位相差が所定値以下になったときスタッフ要
。
ロックのうちの任意の１相の信号と、それを遅延回路７
を経て遅延させた信号とは切替回路８に入力され、タン
ダムパルス発生回路９がらのランダムパルス信号に応じ
て切シ替えて、位相比較回路Ｓに入力される。位相比較
回路５ではこの信号と１／Ｍ分周回路１０Ｍ相の読み出
しクロックのうちの任意の１相の信号との位相を比較し
て、その位相差が所定値以下になったときスタッフ要
。
求命令を出力する。これによって第６図の場合と同様に
してスタッフ判、定回路６からスタッフ命令とスタッフ
制御信号とを発生し、ゲート４を介して同期化パルスを
禁止してスタッフが実行されるとともに、図示されない
多重化回路はスタッフ制御用ビットによって受信側に対
するスタッフ挿入の通知を行う。
してスタッフ判、定回路６からスタッフ命令とスタッフ
制御信号とを発生し、ゲート４を介して同期化パルスを
禁止してスタッフが実行されるとともに、図示されない
多重化回路はスタッフ制御用ビットによって受信側に対
するスタッフ挿入の通知を行う。
第３図は第２図に示された実施例の場合の低周波ジッタ
の発生を説明するものである。１／Ｍ分周回路１．３の
相対位相（θ）は、ランダムパルス信号の変化に伴って
遅延回路７で定まる一定位相変化し、従ってスタッフパ
ルスの挿入はこのような切シ替えを行わない場合よシ早
くなったル遅くなったシするが、このような変化がラン
ダムに生じるため、低周波ジッタは拡散し、ジッタ周波
数が高くなる。従って受信側でＰＬＬによってクロック
周期の平均化を行って、ジッタ抑圧を行うことが可能に
なる。
の発生を説明するものである。１／Ｍ分周回路１．３の
相対位相（θ）は、ランダムパルス信号の変化に伴って
遅延回路７で定まる一定位相変化し、従ってスタッフパ
ルスの挿入はこのような切シ替えを行わない場合よシ早
くなったル遅くなったシするが、このような変化がラン
ダムに生じるため、低周波ジッタは拡散し、ジッタ周波
数が高くなる。従って受信側でＰＬＬによってクロック
周期の平均化を行って、ジッタ抑圧を行うことが可能に
なる。
第４図は本発明の他の実施例を示したものであって、第
４図および第１図におけると同じ部分を同じ番号で示し
、１０ 、１１は１／ＭＩＸ／Ｎ分周回路である。
４図および第１図におけると同じ部分を同じ番号で示し
、１０ 、１１は１／ＭＩＸ／Ｎ分周回路である。
第４図において１／Ｍ、１／Ｎ分周回路１ｏと１１ハ、
ランダムパルス発生回路９のランダムパルス信号によっ
て、分局比を周期的に１／Ｍと１／Ｎとにランダムに切
９替えられ、Ｍビットメモリセル２は分周回路ｌＯの書
き込みクロックによって入力データを書き込み、分周回
路１１の読み出しクロックによって出力データの読み出
しを行う。位相比較回路５は両分周回路１０ 、１１の
それぞれ特定相のクロックの位相を比較し、位相差が所
定値以下になったときスタッフ要求命令を発生し、これ
によってスタッフ判定回路６は第４図の場合と同様にし
てスタッフ命令およびスタッフ制御信号を発生し、これ
によってスタッフが実行されるとともに、多重化回路か
ら受信側へのスタッフ挿入の通知が行われる。
ランダムパルス発生回路９のランダムパルス信号によっ
て、分局比を周期的に１／Ｍと１／Ｎとにランダムに切
９替えられ、Ｍビットメモリセル２は分周回路ｌＯの書
き込みクロックによって入力データを書き込み、分周回
路１１の読み出しクロックによって出力データの読み出
しを行う。位相比較回路５は両分周回路１０ 、１１の
それぞれ特定相のクロックの位相を比較し、位相差が所
定値以下になったときスタッフ要求命令を発生し、これ
によってスタッフ判定回路６は第４図の場合と同様にし
てスタッフ命令およびスタッフ制御信号を発生し、これ
によってスタッフが実行されるとともに、多重化回路か
ら受信側へのスタッフ挿入の通知が行われる。
この場合、分周回路１０の書き込みクロックと分周回路
１１の読み出しクロックとは、１／Ｍ分周と１／Ｎ分周
とが交互にランダムＫｆＪ、り替えられるため、両クロ
ックの相対位相はランダムに速くなったシ遅くなったシ
して変化する。従って低周波ジッタは拡散し、受信側Ｐ
ＬＬによるジッタ抑圧が効果的に行われる。
１１の読み出しクロックとは、１／Ｍ分周と１／Ｎ分周
とが交互にランダムＫｆＪ、り替えられるため、両クロ
ックの相対位相はランダムに速くなったシ遅くなったシ
して変化する。従って低周波ジッタは拡散し、受信側Ｐ
ＬＬによるジッタ抑圧が効果的に行われる。
以上説明したように本発明のスタッフ同期方式によれば
、書き込みカラ／りのクロックと読み出しカウンタのク
ロックとの位相比較結果をランダムに変化させることに
よって、スタッフパルス挿入の待ち合せ時間に基づく低
周波ジッタを拡散させるので、受信側でＰＬＬによって
クロック周期を平均化してジッタ抑圧を有効に行うこと
ができるようになる。
、書き込みカラ／りのクロックと読み出しカウンタのク
ロックとの位相比較結果をランダムに変化させることに
よって、スタッフパルス挿入の待ち合せ時間に基づく低
周波ジッタを拡散させるので、受信側でＰＬＬによって
クロック周期を平均化してジッタ抑圧を有効に行うこと
ができるようになる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す図、
第３図は第２図の実施例における低周波ジッタの発生を
説明する図、 第４図は本発明の他の実施例を示す図、第５１は従来の
スタッフ同期方式を示す図、第６図は第５図のスタッフ
同期方式における低周波ジッタの発生を説明する図であ
る。 １００・・・メモリ １０１・・・書込みアドレス指定手段 １０２・・・読出しアドレス指定手段 １０３・・・位相比較回路 １０４・・・スタッフ判定回路 １０５・・・切替手段 １．３・・・１／Ｍ分周回路 ２・・・Ｍビットメモリセル ４・・・ゲート ５・・・位相比較回路 ６・・・スタッフ判定回路 ７・・・遅延回路 ８・・・切替回路 ９・・・ランダムパルス発生回路 １０ 、１１・・・ｌ／ｌｌ［、ｌ／Ｎ分周分周回路特
許式原人士通株式会社 代理人弁理士 玉 蟲 久 五 部 （外１名）従来の
スタ・ンフ同期方式き示す８ 第 ５ 口
説明する図、 第４図は本発明の他の実施例を示す図、第５１は従来の
スタッフ同期方式を示す図、第６図は第５図のスタッフ
同期方式における低周波ジッタの発生を説明する図であ
る。 １００・・・メモリ １０１・・・書込みアドレス指定手段 １０２・・・読出しアドレス指定手段 １０３・・・位相比較回路 １０４・・・スタッフ判定回路 １０５・・・切替手段 １．３・・・１／Ｍ分周回路 ２・・・Ｍビットメモリセル ４・・・ゲート ５・・・位相比較回路 ６・・・スタッフ判定回路 ７・・・遅延回路 ８・・・切替回路 ９・・・ランダムパルス発生回路 １０ 、１１・・・ｌ／ｌｌ［、ｌ／Ｎ分周分周回路特
許式原人士通株式会社 代理人弁理士 玉 蟲 久 五 部 （外１名）従来の
スタ・ンフ同期方式き示す８ 第 ５ 口
Claims (7)
- （１）入力パルス列のメモリ（１００）への書き込みア
ドレスを指定する書き込みアドレス指定手段（１０１）
と、前記メモリ（１００）に対する読み出しアドレスを
指定する読み出しアドレス指定手段（１０２）と、各ア
ドレス指定手段のクロックの位相差が所定のしきい値以
下であることを検出する位相比較回路（１０３）と、該
位相比較回路（１０３）からの指示により前記読み出し
アドレス指定手段（１０２）への入力クロックを少くと
も１パルス遅延させてスタッフパルスを挿入するスタッ
フ判定回路（１０４）とを備えたスタッフ同期方式にお
いて、前記位相比較回路（１０３）への少なくとも前記
書込みアドレス指定手段と読出しアドレス指定手段との
どちらか一方の出力タイミングをランダムに変化させる
切替手段（１０５）を具えたことを特徴とするスタッフ
同期方式。 - （２）前記位相比較結果を変化させる手段が読み出しカ
ウンタのクロック位相を変化させるものであることを特
徴とする特許請求の範囲第１項記載。 スタッフ同期方式。 - （３）前記クロック位相の変化がｎ値であることを特徴
とする特許請求の範囲第２項記載のスタッフ同期方式。 - （４）前記ｎが２であることを特徴とする特許請求の範
囲第３項記載のスタッフ同期方式。 - （５）前記位相比較結果を変化させる手段が書き込みカ
ウンタおよび読み出しカウンタの分周比を同期的に変化
させるものであることを特徴とする特許請求の範囲第１
項記載のスタッフ同期方式。 - （６）前記分周比の変化がｎ値であることを特徴とする
特許請求の範囲第５項記載のスタッフ同期方式。 - （７）前記ｎが２であることを特徴とする特許請求の範
囲第６項記載のスタッフ同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622385A JPS61224740A (ja) | 1985-03-29 | 1985-03-29 | スタツフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6622385A JPS61224740A (ja) | 1985-03-29 | 1985-03-29 | スタツフ同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224740A true JPS61224740A (ja) | 1986-10-06 |
Family
ID=13309617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6622385A Pending JPS61224740A (ja) | 1985-03-29 | 1985-03-29 | スタツフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224740A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642432A (en) * | 1987-05-22 | 1989-01-06 | American Teleph & Telegr Co <Att> | Digital frame synchronization device and synchronization method |
| JPS6420745A (en) * | 1987-06-01 | 1989-01-24 | Northern Telecom Ltd | Synchronizing method of asynchronous data signal |
| EP0412575A2 (de) * | 1989-08-09 | 1991-02-13 | Philips Patentverwaltung GmbH | Stopfentscheidungsschaltung |
-
1985
- 1985-03-29 JP JP6622385A patent/JPS61224740A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642432A (en) * | 1987-05-22 | 1989-01-06 | American Teleph & Telegr Co <Att> | Digital frame synchronization device and synchronization method |
| JPS6420745A (en) * | 1987-06-01 | 1989-01-24 | Northern Telecom Ltd | Synchronizing method of asynchronous data signal |
| EP0412575A2 (de) * | 1989-08-09 | 1991-02-13 | Philips Patentverwaltung GmbH | Stopfentscheidungsschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
| CA1205587A (en) | Time-division switching unit | |
| JPH012432A (ja) | デジタル・フレーム同期装置および同期方法 | |
| US4392234A (en) | PCM Signal interface apparatus | |
| JPH0626330B2 (ja) | デジタル・フレーム同期装置および同期方法 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| US4538286A (en) | Data rate conversion and supervisory bit insertion in a data system | |
| JPS61224740A (ja) | スタツフ同期方式 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| US4594516A (en) | Sampling pulse generator | |
| JPH031857B2 (ja) | ||
| JP3030783B2 (ja) | 受信データ同期回路 | |
| JP3288192B2 (ja) | 同期クロック回路 | |
| JPH0350467B2 (ja) | ||
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JPH09247118A (ja) | ジッタ抑圧回路 | |
| KR0126854B1 (ko) | 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치 | |
| JPH0115182B2 (ja) | ||
| JP3122801B2 (ja) | ポインタ処理回路 | |
| JP2872036B2 (ja) | 速度変換装置 | |
| JPS61125241A (ja) | スタツフ同期方式 | |
| KR0121155Y1 (ko) | 망 동기장치의 신호 불연속 방지회로 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JP3088377B2 (ja) | 伝送路位相変動吸収回路および方法 | |
| JPS62128633A (ja) | スタツフ同期クロツク発生回路 |