JPH03156800A - 半導体メモリ試験用データ発生装置 - Google Patents

半導体メモリ試験用データ発生装置

Info

Publication number
JPH03156800A
JPH03156800A JP1295686A JP29568689A JPH03156800A JP H03156800 A JPH03156800 A JP H03156800A JP 1295686 A JP1295686 A JP 1295686A JP 29568689 A JP29568689 A JP 29568689A JP H03156800 A JPH03156800 A JP H03156800A
Authority
JP
Japan
Prior art keywords
data
operation mode
mode data
storage section
operating mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1295686A
Other languages
English (en)
Other versions
JP2761559B2 (ja
Inventor
Hideaki Imada
今田 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP1295686A priority Critical patent/JP2761559B2/ja
Publication of JPH03156800A publication Critical patent/JPH03156800A/ja
Application granted granted Critical
Publication of JP2761559B2 publication Critical patent/JP2761559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は半導体メモリを試験するための書き込みデー
タや読み出し時の期待値データを演算により発生する半
導体メモリ試験用データ発生装置に関する。
「従来の技術」 従来の半導体メモリ試験用データ発生装置は第4図に示
すように、プログラム記述に従ったプログラム実行シー
ケンスを制御するプログラムカウンタ11の計数埴がア
ドレスとして演算命令格納部12に与えられて、演算命
令が読み出され、その演算命令に従って、データ発生器
13はバッファレジスタ14内のデータを初期値として
+1゜1などの演算を行ってデータを出力する。このデ
ータは被試験半導体メモリに書き込み時の書き込みデー
タとして、又は読み出し時の期待値データとして供給さ
れる。
「発明が解決しようとする課題」 近年半導体メモリの多様化に伴い、いろいろな動作モー
ドを持ったA S M (Application 5
pecif icMe+wory)  I Cが登場し
て来た。このASM  ICは例えばRAMとSAMと
を内蔵し、データをRAMに入力するとRAMからSA
Mへデータを転送するモード、また出力データと入力デ
ータとを演算し、その演算結果を記憶するモード、指定
されたビットだけを書き込むモードなど各種の動作モー
ドがあり、外部から人力された動作モードデータに応じ
た動作モードに設定されてその動作モードで動作する。
この動作モードを設定する動作モードデータは動作モー
ドに固有のデータであり、かつ、この動作モードデータ
はランダムにASM  ICへ人力される。このような
ASM  ICを試験する場合は、アドレス、書きみ込
データ、期待値データを発生するのみならず、動作モー
ドデータも発生してASM  ICへ供給してやる必要
がある。しかし、第4図に示した従来のデータ発生装置
では+1、−1などの規則正しい演算動作によりデータ
を発生するため、動作モードデータを簡単に発生させる
ことができなかった。
「課題を解決するための手段」 この発明によれば被試験メモリの動作モードを設定する
動作モードデータが動作モードデータ格納ファイルに格
納され、演算命令格納部に、その各命令ごとに、動作モ
ードデータ格納ファイル内の動作モードデータを選択出
力するための選択信号が格納された動作モードデータ選
択信号格納部と、上記各命令ごとにセレクタ制御データ
を格納するセレクタ制御データ格納部とが設けられる。
従って演算命令格納部から1つの演算命令が読み出され
ると共に、動作モードデータ選択信号及びセレクタ制御
データが読み出され、その読み出されたセレクタ制御デ
ータにより、読み出された演算命令に応じてデータ発生
器で演算されたデータか、読み出された動作モードデー
タ選択信号により動作モードデータ格納ファイルから選
択された動作モードデータかの何れかがデータセレクタ
で選択されて被試験メモリに出力される。
「作 用」 このように構成されているから、プログラムカウンタに
より演算命令格納部から読み出した演算命令にもとすき
、データ発生器で、演算により書き込みデータ又は期待
値データを順次発生して被試験メモリへ供給すると共に
、その順次発生されるデータの途中に動作モードデータ
選択信号が読み出され、これにより動作モードデータ格
納ファイルから動作モードデータが選出され、これが被
試験メモリへ供給される。従って演算により発生した書
き込みデータ又は期待値データを出力してメモリを試験
しながら、その途中でそのメモリの動作モードを変更し
て試験を連続的に行うことができる。
「実施例」 第1図にこの発明の実施例を示し、第4図と対応する部
分に同一符号を付けである。この発明においては被試験
メモリの各動作モードをそれ・ぞれ設定する各動作モー
ドデータが動作モードデータ格納ファイル21に格納さ
れている。また演算命令格納部12に、その各命令ごと
に動作モードデータ格納ファイル21内の動作モードデ
ータを選択出力するための選択信号が格納された動作モ
ードデータ選択信号格納部22と、上記各命令ごとにセ
レクタ制御データを格納するセレクタ制御データ格納部
23とが設けられる0例えば動作モードデータ格納ファ
イル21は半導体メモリであってそのエアドレスについ
て1つの動作モードデータが記憶され、動作モードデー
タ選択信号はファイル21としてのメモリの1つのアド
レスを指示するものである。アドレスカウンタ11の各
計数値ごとに演算命令格納部12と、動作モードデータ
選択信号格納部22と、セレクタ制御データ格柄部23
とがそれぞれ読み出される。
その読み出された演算命令はデータ発生器13へ供給さ
れ、読み出された選択信号は動作モードデータ格納ファ
イル21にアドレスとして供給されてファイル21が読
み出され、読み出されたセレクタ制御データはセレクト
信号発生部24へ供給される。データ発生器13は従来
のものと同様に入力された演算命令に応じて、バッファ
レジスタ14のデータを初期値として+1.−1などの
演算を行い、その演算結果のデータをデータセレクタ2
5に一方の人力として供給する。動作モードデータ格納
ファイル21から読み出された動作モードデータはデー
タセレクタ25に他方の入力として供給される。セレク
ト信号発生部24は入力されたセレクタ制御データに応
じたセレクト信号を発生してデータセレクタ25に制御
信号として供給する。データセレクタ25は入力された
セレクト信号が“0″の時はデータ発生器13の出力デ
ータを出力し、セレクト信号が“1”の時は動作モード
データ格納ファイル21の出力動作モードデータを出力
する。
プログラムカウンタ11が1だけ歩進すると、その計数
値をアドレスとして、演算命令格納部12、動作モード
データ選択信号格納部22、セレクタ制御データ格納部
23が読み出され、その読み出された演算命令に応じて
データ発生器13からデータが発生され、読み出された
動作モードデータ選択信号により動作モードデータ格納
ファイル21から動作モードデータが読み出され、続み
出されたセレクタ制御データにより、セレクト信号発生
部24から例えば第2図に示すように1テストサイクル
の初めの部分が′1”、その後は“0′となるセレクト
信号を出力する。このセレクト信号が“1”の間はデー
タセレクタ25から、動作モードデータ格納ファイル2
1の出力動作モードデータが出力され、この時、制御信
号RASの立下りで被試験メモリにその動作モードデー
タが設定され、セレクト信号が“0”となっている間は
データセレクタ?5からデータ発生器13の出力データ
が出力され、この時、制御信号CASの立下りで被試験
メモリにデータ発生器13の出力データが書き込まれる
なお、1テストサイクルを単位としてデータセレクタ2
5の選択制御を行ってもよい。この場合はセレクタ制御
データは1ビツトで、これを直接、データセレクタ25
ヘセレクト信号として供給してもよい、またこの場合は
セレクタ制御データが“1″のアドレスにおいては演算
命令は記憶されることなく、動作モードデータ選択信号
のみが記憶され、セレクタ制御データが“0″のアドレ
スにおいては演算命令のみが記憶され、動作モードデー
タ選択信号は記憶されない、動作モードデータ格納ファ
イル21としてはレジスタを使用してもよい。例えば第
3図に示すようにレジスタ211〜21.1にそれぞれ
動作モードデータを格納しておき、これら動作モードデ
ータを、マルチプレクサ26により動作モードデータ選
択信号に応じて選択出力するようにしてもよい、データ
発生器13の出力演算結果データを動作モードデータ格
納ファイル21に格納し、後に、必要に応じて動作モー
ドデータ格納ファイル21内の演算結果データを読み出
して出力することもできる。
「発明の効果」 以上述べたようにこの発明によれば演算命令格納部12
に、動作モードデータ選択信号格納部22とセレクタ制
御データ格納部23とを設け、アドレスカウンタ11に
より読み出し、その読み出した動作モードデータ選択信
号で動作モードデータ格納ファイル21から動作モード
データを選択し、読み出したセレクタ制御データにより
データ発生器13の出力データか、選択した動作モード
データかの何れかを出力するため、ASM  Icに対
して、動作モードの設定を変化させながら、実時間で試
験することができる試験データ、つまり書き込みデータ
や期待値データを順次発生させ、その途中に動作モード
データを挿入発生させることができる。
【図面の簡単な説明】
第1図はこの発明の実施例を示すブロンク図、第2図は
その動作例を示すタイムチャート、第3図は動作モード
データ格納ファイル21の他の例を示すブロック図、第
4図は従来の半導体メモリ試験用データ発生装置を示す
ブロック図である。 株式会社アトパンテスト 濱l命9一番塾郁 +2      tレクク宇制御テータ着トSシ部1 
   23 図

Claims (1)

    【特許請求の範囲】
  1. (1)プログラムカウンタによりアドレス指定されて演
    算命令格納部から演算命令が読み出され、その読み出さ
    れた演算命令に応じた演算をデータ発生器で行わせ、そ
    の演算結果のデータを被試験メモリへ書き込みデータ又
    は期待値データとして供給する半導体メモリ試験用デー
    タ発生装置において、 被試験メモリの動作モードを設定する動作モードデータ
    が格納された動作モードデータ格納ファイルと、 上記演算命令格納部にその各命令ごとに設けられ、上記
    動作モードデータ格納ファイル内の動作モードデータを
    選択出力するための選択信号が格納された動作モードデ
    ータ選択信号格納部と、上記各命令ごとに設けられたセ
    レクタ制御データを格納するセレクタ制御データ格納部
    と、 上記演算命令格納部のセレクタ制御データ格納部から読
    み出されたセレクタ制御データに応じて、上記データ発
    生器の出力演算データと上記動作モードデータ格納ファ
    イルから選択された動作モードデータとの何れかを選択
    して被試験メモリへ出力するデータセレクタと、 を具備することを特徴とする半導体メモリ試験用データ
    発生装置。
JP1295686A 1989-11-13 1989-11-13 半導体メモリ試験用データ発生装置 Expired - Fee Related JP2761559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1295686A JP2761559B2 (ja) 1989-11-13 1989-11-13 半導体メモリ試験用データ発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1295686A JP2761559B2 (ja) 1989-11-13 1989-11-13 半導体メモリ試験用データ発生装置

Publications (2)

Publication Number Publication Date
JPH03156800A true JPH03156800A (ja) 1991-07-04
JP2761559B2 JP2761559B2 (ja) 1998-06-04

Family

ID=17823868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1295686A Expired - Fee Related JP2761559B2 (ja) 1989-11-13 1989-11-13 半導体メモリ試験用データ発生装置

Country Status (1)

Country Link
JP (1) JP2761559B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174486A (ja) * 2003-12-12 2005-06-30 Toshiba Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174486A (ja) * 2003-12-12 2005-06-30 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2761559B2 (ja) 1998-06-04

Similar Documents

Publication Publication Date Title
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
JPH03156800A (ja) 半導体メモリ試験用データ発生装置
JPS59166879A (ja) 集積回路装置
JP2002071766A (ja) 半導体試験装置
US6202187B1 (en) Pattern generator for use in a semiconductor test device
JP4438985B2 (ja) パターン発生器及び試験装置
JP3284949B2 (ja) 記憶装置へのバストレース格納装置と方法および記録媒体
JP3625060B2 (ja) インストラクション実行装置及びインストラクション実行方法
JP2992310B2 (ja) 半導体試験装置
JPS62259145A (ja) アルゴリズミツク・パタ−ン発生装置
JPS6030977B2 (ja) パタ−ン発生装置
JPH04106793A (ja) メモリインタフェース回路
JPH0575985B2 (ja)
JP3039054B2 (ja) 画像処理装置
JPH05126911A (ja) メモリ試験装置のパターン発生器
JPH09113587A (ja) 半導体試験装置
JPH04171558A (ja) 記憶装置
JPH04251355A (ja) メモリテスト方式
JPH043400A (ja) 半導体メモリ試験装置用アドレス変換器
JPS6011398B2 (ja) メモリ試験用パタ−ン書込み装置
JP2001319498A (ja) 半導体集積回路装置
JPH07280893A (ja) 半導体メモリ試験装置
JPH08255112A (ja) メモリ制御方式
JPH08314813A (ja) メモリ診断装置
KR940007716A (ko) 벡터 연산 처리 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees