JPH08314813A - メモリ診断装置 - Google Patents

Abstract

(57)【要約】 【目的】 プログラムを破壊せずにメモリ診断を行うこ
とを目的としている。 【構成】 従来のメモリ制御回路に加え、メモリデバイ
スのうち所定の組み合わせの２個間のデータをコピーす
るコピー器を備える。 【効果】 プログラムを破壊せずにメモリ診断を行なう
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メモリ診断装置に関
するものであり、回路を制御するプログラム等、破壊す
ることのできないデータを保持しているメモリに適して
いる。

【０００２】

【従来の技術】図５は従来の技術により配線されたメモ
リを含む論理回路を示す図である。図において、１はア
ドレスバス、２はアドレスバス１の上位側ｍビットのバ
ス、３は各アドレスバス１から上位ｍビットを抜いた下
位側のバス、９はチップイネーブル信号、１０はライト
イネーブル信号、１４は入力データ、１５は出力デー
タ、１６はデコーダ、２０はチップイネーブル生成器、
２１はライトイネーブル生成器、２３はメモリデバイ
ス、２４はセレクタである。

【０００３】従来の回路は上記のように構成され、アド
レスバス１からの入力信号を上位ｍビットのバス２と下
位ビットのバス３に分け、上位２ビットのバス２をデコ
ーダ１６によってデコードする。この時、メモリデバイ
ス２３の個数を１とするとｍには２^m ≦１＜２^m+1 を満
たす一意の自然数を与える。

【０００４】チップイネーブル生成器２０の入力信号に
はデコーダ１６の出力のうち１ビットとチップイネーブ
ル信号９を与える。チップイネーブル生成器２０は２本
の入力信号の論理積をとり、メモリデバイス２３のチッ
プイネーブル入力端子へ信号を供給する。ライトイネー
ブル生成器２１の入力信号にはデコーダ１６の出力のう
ち１ビットとライトイネーブル信号１０を与える。ライ
トイネーブル生成器２１は２本の入力信号の論理積をと
り、メモリデバイス２３のライトイネーブル入力端子へ
信号を供給する。この時、デコーダ１６より同一の信号
が入力されたチップイネーブル生成器２０とライトイネ
ーブル生成器２１は同一のメモリデバイス２３へ信号を
供給する。これにより、上位ｍビットのアドレスバス２
の値を決めることによりメモリデバイス２３のうち１個
を任意に有効にし、書込み及び読出しを行うことができ
る。

【０００５】

【発明が解決しようとする課題】従来の回路ではメモリ
制御を行うプログラムがメモリ内部に格納されている場
合、メモリ診断を目的とした書込み、読出しができなか
った。従って、プログラムを格納しているメモリの診断
ができず、品質の保証ができないという問題があった。

【０００６】この発明は、上記の問題を解決するために
なされたもので、全てのメモリを診断し、品質を保証す
ることを目的としている。

【０００７】

【課題を解決するための手段】この発明の実施例１によ
るメモリ診断装置は、データをコピーするコピー器を備
えたものである。

【０００８】また、この発明の実施例２によるメモリ診
断装置は、データをコピーするコピー器に加え、メモリ
デバイスを制御する２本の信号を交換する交換器を備え
たものである。

【０００９】また、この発明の実施例３によるメモリ診
断装置は、データをコピーするコピー器及びメモリデバ
イスを制御する２本の信号を交換する交換器に加え、コ
ピーに必要な信号を生成するコピーコントローラを備え
たものである。

【００１０】また、この発明の実施例４によるメモリ診
断装置は、１個のメモリデバイス内のデータをコピーす
るコピー器を備えたものである。

【００１１】

【作用】この発明の実施例１によれば、プログラムデー
タを格納しているアドレスから他のアドレスへデータを
コピーすることにより、記憶装置を付加することなくプ
ログラムデータを保持することができる。

【００１２】またこの発明の実施例２によれば、アドレ
スラインに交換器を付加することにより、外部から入力
するアドレスを変更せずにコピーしたプログラムデータ
の読出しまたは書込を可能にする。

【００１３】またこの発明の実施例３によれば、コピー
コントローラを付加することにより、プログラムデータ
のコピーを自動で行うことができる。

【００１４】またこの発明の実施例４によれば、１個の
メモリデバイス内のデータを自動でコピーすることがで
きる。

【００１５】

【実施例】

実施例１ 図１はこの発明による回路の一実施例を示す図である。
図において、５は第２コピー用チップイネーブル、６は
第２コピー用ライトイネーブル、７は第１コピー用チッ
プイネーブル、８は第１コピー用ライトイネーブル、１
１はコピーモードでの第１セレクト信号、１２はコピー
モードでの第２セレクト信号、１８はコピー対応チップ
イネーブル生成器、１９はコピー対応ライトイネーブル
生成器、２２はデータインセレクタである。

【００１６】上記のように構成された回路では、第１セ
レクト信号１１を使ってセレクタ２４の出力を制御す
る。これにより出力データ１５上にプログラムが格納さ
れているアドレスのデータを出力し、データインセレク
タ２２の入力とする。第１セレクト信号１１を使ってプ
ログラムが格納されているアドレスと異なるアドレスを
有するメモリデバイス２３の入力データとし、第２コピ
ー用チップイネーブル５と第１セレクト信号１１を使っ
てコピー対応チップイネーブル生成器１８を、第２コピ
ー用ライトイネーブル６と第１セレクト信号１１を使っ
てコピー対応ライトイネーブル生成器１９を動かし、チ
ップイネーブル、ライトイネーブル信号を生成し、メモ
リデバイス２３にデータを取り込む。

【００１７】上記のような動作でプログラムを異なるア
ドレスにコピーし終わると、プログラムを格納していた
アドレスのメモリ診断を行う。メモリ診断が終了する
と、上記とほぼ同じ方法でプログラムを元のアドレスに
再びコピーする。即ち、第２セレクト信号１２を使って
セレクタ２４の出力を制御する。これにより出力データ
１５上にプログラムが格納されているアドレスのデータ
を出力し、データインセレクタ２２の入力とする。第２
セレクト信号１２を使って元プログラムが格納されてい
たメモリデバイス２３の入力デーとし、第１コピー用チ
ップイネーブル７と第２セレクト信号１２を使ってコピ
ー対応チップイネーブル生成器１８を、第１コピー用ラ
イトイネーブル８と第２セレクト信号１２を使ってコピ
ー対応ライトイネーブル生成器１９を動かし、チップイ
ネーブル、ライトイネーブル信号を生成し、メモリデバ
イス２３にデータを取り込む。こうすると、プログラム
が格納されているアドレスのメモリ診断を行い、しかも
診断後に元どおりのアドレスにプログラムを格納するこ
とができる。

【００１８】実施例２ 図２は、この発明による回路の第２の実施例を示す図で
ある。上記実施例１に加えて交換器１７とこれを制御す
る交換信号４を有する。

【００１９】交換器１７はプログラムを格納しているア
ドレスを制御するビットと、プログラムをコピーするア
ドレスを制御するビットが、交換信号４を切り替えるこ
とにより互いの信号が交換できるようになっている。こ
れにより、プログラムをコピーしてメモリ診断を行うと
きに、アドレスバス１の値を変更することなくプログラ
ムの読出しが可能になる。

【００２０】実施例３ 図３は、この発明による回路の第３の実施例を示す図で
ある。上記実施例２に加えてコピー用アドレスバス１
３、コピーコントローラ２５、アドレスセレクタ２６を
有する。

【００２１】上記のようにコピーコントローラ２５が、
交換信号４、第２コピー用チップイネーブル５、第２コ
ピー用ライトイネーブル６、第１コピー用チップイネー
ブル７、第１コピー用ライトイネーブル８、コピーモー
ドでの第１セレクト信号１１、コピーモードでの第２セ
レクト信号１２、コピー用アドレスバス１３を制御する
ことにより、メモリ診断前後のプログラムのコピーをそ
れぞれ全自動で行うことができる。

【００２２】実施例４ 図４は、この発明による回路の第４の実施例を示す図で
ある。本実施例はプログラムが格納されているアドレス
とプログラムをコピーするアドレスが同じメモリデバイ
ス上に存在するときに適用できる。図において、コピー
対応チップイネーブル生成器１８、コピー対応ライトイ
ネーブル生成器１９、データインセレクタ２２、アドレ
スセレクタ２６はいずれもコピーコントローラ２５より
出力されるコピーモードでの第１セレクト信号１１によ
って切換わるセレクタである。

【００２３】第１セレクト信号１１を切換えるとコピー
対応チップイネーブル生成器１８は第１コピー用チップ
イネーブル７を、コピー対応ライトイネーブル生成器１
９は第１コピー用ライトイネーブル８を、データインセ
レクタ２２は出力データ１５を、アドレスセレクタ２６
はコピー用アドレスバス１３の信号をメモリデバイス２
３へ出力し、コピー動作を実行することができる。コピ
ー動作の要領は、上記実施例１と同一である。

【００２４】

【発明の効果】この発明は、実施例１〜４のように構成
されているので、以下に記載されるような効果を奏す
る。

【００２５】メモリ診断を制御するプログラムを有する
アドレスにおいて、プログラムを破壊することなくその
アドレスのメモリ診断を行なうことができる。

【図面の簡単な説明】

【図１】この発明によるメモリ診断装置の実施例１を示
す図である。

【図２】この発明によるメモリ診断装置の実施例２を示
す図である。

【図３】この発明によるメモリ診断装置の実施例３を示
す図である。

【図４】この発明によるメモリ診断装置の実施例４を示
す図である。

【図５】従来の論理回路を示す図である。

【符号の説明】 １ アドレスバス ２ アドレス上位側バス ３ アドレス下位側バス ４ 交換信号 ５ 第２コピー用チップイネーブル ６ 第２コピー用ライトイネーブル ７ 第１コピー用チップイネーブル ８ 第１コピー用ライトイネーブル ９ チップイネーブル １０ ライトイネーブル １１ コピーモードでの第１セレクト信号 １２ コピーモードでの第２セレクト信号 １３ コピー用アドレスバス １４ 入力データ １５ 出力データ １６ デコーダ １７ 交換器 １８ コピー対応チップイネーブル生成器 １９ コピー対応ライトイネーブル生成器 ２０ チップイネーブル生成器 ２１ ライトイネーブル生成器 ２２ データインセレクタ ２３ メモリデバイス ２４ セレクタ ２５ コピーコントローラ ２６ アドレスセレクタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数個のメモリデバイスの中から一意の
   アドレスを読出し、または書込みするアドレス信号に対
   応するバスとこのうち上位数ビットの信号に対応するバ
   スと、前記アドレス信号から前記上位数ビットの信号を
   除いた下位側ビットの信号に対応するバスと、データを
   コピーする際に使用するチップイネーブル信号２本に対
   応する信号線と、データをコピーする際に使用するライ
   トイネーブル信号２本に対応する信号線と、チップイネ
   ーブル信号に対応する信号と、ライトイネーブル信号に
   対応する信号線と、前記チップイネーブル及びライトイ
   ネーブルを有効にするセレクト信号２本に対応する信号
   線と、前記メモリデバイスに入力する入力データに対応
   するバスと、前記上位数ビットの信号をデコードするデ
   コーダと、前記チップイネーブル信号をドライブするチ
   ップイネーブル生成器と、前記ライトイネーブル信号を
   ドライブするライトイネーブル生成器と、前記複数個の
   メモリデバイスの出力を選択するセレクタと、前記セレ
   クタの出力信号に対応するバスを有し、前記複数個のメ
   モリデバイスのうち所定の組み合わせの２個間のデータ
   のコピーを行うことを特徴とするメモリ診断装置。
2. 【請求項２】 前記デコーダの出力のうち前記所定の組
   み合わせの２個のメモリデバイスを制御する２本の信号
   を受信し前記２本の信号を交換する交換器と、前記交換
   器を制御する交換信号とデータ入力信号に対応する信号
   線を有し、前記２個のメモリデバイス間でデータをコピ
   ーした後に前記交換信号を反転させることにより前記上
   位数ビットの信号の値を変更せずに前記２個のメモリデ
   バイスのデータを読出し、または書込することを特徴と
   するメモリ診断装置。
3. 【請求項３】 データコピー用アドレス信号に対応する
   バスと、前記交換信号及び前記チップイネーブル信号２
   本及び前記ライトイネーブル信号２本及び前記セレクト
   信号２本及び前記データコピー用アドレスを出力するコ
   ピーコントローラと、前記データコピー用アドレスをド
   ライブするアドレスセレクタを有し、前記所定の組み合
   わせの２個のメモリデバイス間のデータのコピーを自動
   で行うことを特徴とするメモリ診断装置。
4. 【請求項４】 前記交換信号及び前記チップイネーブル
   信号２本のうち１本及び前記ライトイネーブル信号２本
   のうち１本及び前記セレクト信号２本のうち１本及び前
   記データコピー用アドレスを出力する前記コピーコント
   ローラを有し、１個のメモリデバイス中の異なるアドレ
   ス間のデータをコピーすることを特徴とするメモリ診断
   装置。