JP7096070B2 - 多数決処理装置、半導体記憶装置及び情報データの多数決方法 - Google Patents

多数決処理装置、半導体記憶装置及び情報データの多数決方法 Download PDF

Info

Publication number
JP7096070B2
JP7096070B2 JP2018101998A JP2018101998A JP7096070B2 JP 7096070 B2 JP7096070 B2 JP 7096070B2 JP 2018101998 A JP2018101998 A JP 2018101998A JP 2018101998 A JP2018101998 A JP 2018101998A JP 7096070 B2 JP7096070 B2 JP 7096070B2
Authority
JP
Japan
Prior art keywords
bit
majority
address
data
information data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018101998A
Other languages
English (en)
Other versions
JP2019207512A (ja
Inventor
伸一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2018101998A priority Critical patent/JP7096070B2/ja
Priority to CN201910418101.3A priority patent/CN110543387A/zh
Priority to US16/417,019 priority patent/US10861510B2/en
Publication of JP2019207512A publication Critical patent/JP2019207512A/ja
Application granted granted Critical
Publication of JP7096070B2 publication Critical patent/JP7096070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、多数決によって最も確からしい情報データを取得する多数決装置、多数決回路を含む半導体記憶装置、及び情報データの多数決方法に関する。
書き込まれた情報データの信頼性を多数決によって高めるようにした半導体メモリが知られている（例えば、特許文献１参照）。
特許文献１に記載の半導体メモリは、書込対象となる情報データ片を受けると、当該情報データ片と同一の情報データ片を、夫々が独立した８ビットの入出力ポートを有する３つのメモリセルアレイに夫々書き込む。そして、データ読出時には、３つのメモリセルアレイから同時に読み出した、夫々８ビットを有する３つの情報データ片の多数決を取ることによって得られた情報データ片を最終的な出力データとして出力する。
特開平３－５７０４８号公報
特許文献１に記載の半導体メモリでは、上記した多数決処理を行う為に、夫々が独立した入出力ポートを有する３つのメモリセルアレイが必要となるので、装置全体の回路規模が大きくなるという問題があった。
尚、１つのメモリセルアレイだけを用いて、読み出された情報データ片の多数決を取るには、例えば１つの情報データ片を３カ所の番地に書き込み、読出時には、当該３カ所の番地から順に情報データを読み出し、読み出された３つの情報データ片の多数決を取る。
よって、１つのメモリセルアレイだけで上記したような多数決を行うには、多数決回路の前段に、１つのメモリセルアレイから順に読み出された情報データ片が３つ揃うまで、その３つの情報データ片を保持する３つのデータラッチが必要となる。ところで、これら３つのデータラッチ各々の回路規模は、情報データ片のビット数に比例して大きくなるので、装置全体の規模の増大を招くことになる。
そこで、本発明は、装置規模の増大を抑えて、情報データ片に対して多数決処理を施すことが可能な多数決処理装置、半導体記憶装置及び情報データの多数決方法を提供することを目的とする。
本発明に係る多数決処理装置は、ｒ（ｒは２以上の整数）ビットからなる情報データ片の各ビットについて多数決処理を施す多数決処理装置であって、前記ｒビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子からなる記憶素子群をアドレスの単位として複数群含むメモリと、前記情報データ片の各ビット毎に、その１ビットを１つの前記アドレスに対応した前記記憶素子群内のｋ（ｋは３以上の奇数）個の前記記憶素子に夫々書き込み、前記１つのアドレスに対応した前記ｋ個の前記記憶素子に書き込まれた前記ｋ個のビットを読み出すメモリアクセス部と、前記メモリアクセス部によって前記メモリから読み出された前記ｋ個のビットの多数決を取る多数決部と、を有する。
また、本発明に係る半導体記憶装置は、ｒ（ｒは２以上の整数）ビットの各ビットに夫々対応した記憶を担うｒ個のメモリセルからなる記憶素子群をアドレスの単位として複数群含むメモリセルアレイを有する半導体記憶装置であって、前記情報データ片の各ビット毎に、その１ビットを１つの前記アドレスに対応した前記記憶素子群内のｋ個（ｋは３以上の奇数）の前記メモリセルに夫々書き込み、前記１つのアドレスに対応したｋ個の前記メモリセルに書き込まれた前記ｋ個のビットを読み出すメモリアクセス部と、前記メモリアクセス部によって前記メモリセルアレイから読み出された前記ｋ個のビットの多数決を取る多数決部と、を有する。
また、本発明に係る情報データの多数決方法は、ｒ（ｒは２以上の整数）ビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子からなる記憶素子群をアドレスの単位として複数群含むメモリのｋ（ｋは３以上の奇数）箇所に、ｒビットの情報データ片を夫々書き込み、前記ｋ箇所から読み出したｋ個の情報データ片の同一ビット桁同士で多数決を取る情報データの多数決方法であって、前記情報データ片の各ビット毎にその１ビットを１つのアドレスに対応した前記記憶素子群内のｋ個の記憶素子に夫々書き込み、前記１つのアドレスに対応したｋ個の前記記憶素子に書き込まれた前記ｋ個のビットを同時に読み出し、読み出された前記ｋ個のビットの多数決を取る。
本発明では、ｒビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子からなる記憶素子群をアドレスの単位として複数群含むメモリのｋ箇所に、ｒビットの情報データ片を夫々書き込み、当該ｋ箇所から情報データ片を読み出して各ビット毎に多数決を取るにあたり、以下の処理を行う。
先ず、情報データ片の各ビット毎にその１ビットを１つのアドレスに対応したｋ個の記憶素子に夫々書き込む。そして、この１つのアドレスに対応したｋ個の記憶素子に書き込まれたｋ個のビットを読み出し、読み出されたｋ個のビットの多数決を取る。
これにより、単一のメモリに対する１回分の読出アクセスにより、多数決対象となるｋ個の読出データ片の各ビットが、同一ビット桁毎に同時に読み出されるので、これら読み出されたｋ個のビットで直接、多数決を行うことが可能となる。
よって、本発明によれば、多数決を行う回路の前段にデータラッチを設ける必要がなくなるので、装置規模の増大を抑えて、情報データ片に対して多数決処理を施すことが可能となる。
半導体記憶装置２００の概略構成を示すブロック図である。 カラムデコーダ１０４及びデータ入出力部１０５の内部構成の一例を表すブロック図である。 通常モード時における情報データＤＩＮ（ｄ０～ｄ２）の書込及び読出動作の一例を表すタイムチャートである。 多数決モード時における情報データＤＩＮ（ｄ０～ｄ２）の書込及び読出動作の一例を表すタイムチャートである。 カラムデコーダ１０４及びデータ入出力部１０５の内部構成の他の一例を表すブロック図である。 多数決モード時における情報データＤＩＮ（ｄ０～ｄ２）の書込及び読出動作の他の一例を表すタイムチャートである。
図１は、本発明に係る多数決処理装置としての半導体記憶装置２００の概略構成を示すブロック図である。
半導体記憶装置２００は、メモリセルアレイ１０１、制御部１０２、ロウデコーダ１０３、カラムデコーダ１０４及びデータ入出力部１０５を有する。
メモリセルアレイ１０１は、ビット線Ｂ０～Ｂｍ（ｍは２以上の整数）と、これらビット線Ｂ０～Ｂｍと交叉して配列されたワード線Ｗ０～Ｗｎ（ｎは２以上の整数）と、を含む。更に、各ビット線Ｂとワード線Ｗとの各交叉部に、ビット線Ｂ及びワード線Ｗに接続されているメモリセルＭＣが配置されている。
各メモリセルＭＣは、自身に接続されているワード線Ｗを介して印加された選択電圧、及び自身に接続されているビット線Ｂを介して印加された書込電圧に応じて、当該書込電圧に対応したデータビットを書き込む。また、各メモリセルＭＣは、自身に接続されているワード線Ｗに印加されている選択電圧、及び自身に接続されているビット線Ｂに印加されている読出電圧に応じて、自身に書き込まれているデータビットに対応した電流をビット線Ｂに流す。
制御部１０２は、半導体記憶装置２００の外部から、書込指令又は読出指令等を表すメモリアクセス信号ＭＡＣ、及びアドレスＡＤを受ける。更に、制御部１０２は、半導体記憶装置２００の外部から、多数決モード及び通常モードのうちの一方を指定する動作モード信号ＭＯＤを受ける。
制御部１０２は、アドレスＡＤに基づき、ワード線Ｗ０～Ｗｎのうちの１つを選択させるワード線選択信号を生成し、これをロウデコーダ１０３に供給する。
また、制御部１０２は、メモリアクセス信号ＭＡＣが読出指令を表す場合には読出指令信号ＲＣをデータ入出力部１０５に供給し、当該メモリアクセス信号ＭＡＣが書込指令を表す場合には書込指令信号ＷＣをデータ入出力部１０５に供給する。
更に、制御部１０２は、アドレスＡＤに基づき、ビット線Ｂ０～Ｂｍのうちで、書込アクセスの対象となる複数のビット線を指定するアドレスＳＡ、及び読出アクセス対象となる複数のビット線Ｂを指定するアドレスＳＢを生成し、カラムデコーダ１０４に供給する。
尚、制御部１０２は、動作モード信号ＭＯＤが多数決モードを表す場合には、１回の書込又は読出アクセスにおいて、その値が時間経過につれて段階的に変化するアドレスＳＡ及びＳＢを生成する。
ロウデコーダ１０３は、制御部１０２から供給されたワード線選択信号に基づき、メモリセルアレイ１０１に含まれるワード線Ｗ０～Ｗｎのうちの１つのワード線Ｗに選択電圧を印加する。
カラムデコーダ１０４は、ビット線Ｂ０～Ｂｍのうちで、上記アドレスＳＡ及びＳＢにて指定されている複数のビット線Ｂを、アクセス対象となるビット線群として選択する。尚、アクセス対象となるビット線群として選択された複数のビット線Ｂの数は、データ入出力部１０５に接続されているデータビット線Ｄ０～Ｄ２０の数、つまり２１本である。カラムデコーダ１０４は、ビット線Ｂ０～Ｂｍのうちでアクセス対象となった２１本のビット線Ｂを、データビット線Ｄ０～Ｄ２０に夫々接続する。
データ入出力部１０５は、半導体記憶装置２００の外部から、動作モード信号ＭＯＤ、及び第０～第２０ビットからなる情報データＤＩＮ［２０：０］を受けると共に、制御部１０２から、読出指令信号ＲＣ又は書込指令信号ＷＣを受ける。
データ入出力部１０５は、動作モード信号ＭＯＤが通常モードを表す場合に書込指令信号ＷＣを受けると、情報データＤＩＮの各ビット毎に、そのビットの論理レベルに対応した電圧値を有する書込電圧を生成する。すなわち、データ入出力部１０５は、情報データＤＩＮの第０～第２０のビットに夫々対応した第０～第２０の書込電圧を生成する。データ入出力部は、生成した第０～第２０の書込電圧を、データビット線Ｄ０～Ｄ２０に夫々印加する。これにより、当該第０～第２０の書込電圧は、データビット線Ｄ０～Ｄ２０を夫々介して、メモリセルアレイ１０１に含まれるビット線Ｂ０～Ｂｍのうちでアクセス対象として選択された２１本のビット線Ｂに印加される。
動作モード信号ＭＯＤが通常モードを表す場合に読出指令信号ＲＣを受けると、データ入出力部１０５は、先ず、データビット線Ｄ０～Ｄ２０を介して、ビット線Ｂ０～Ｂｍのうちで読出アクセス対象として選択された２１本のビット線Ｂに、読出用の電圧を印加する。ここで、データ入出力部１０５は、各ビット線Ｂに流れる電流、又は各ビット線Ｂの電圧をデータビット線Ｄ０～Ｄ２０を介して個別に検出する。データ入出力部１０５は、検出した電流又は電圧に基づき、各ビット毎に読出データとしての第０～第２０のビット各々の論理レベルが「１」であるか「０」であるのかを判定する。そして、データ入出力部１０５は、夫々が、上記した判定結果によって示される論理レベルを有する第０～第２０のビットからなる読出データＤＯＴ［２０：０］を出力する。
動作モード信号ＭＯＤが多数決モードを表す場合に書込指令信号ＷＣを受けると、データ入出力部１０５は、情報データＤＩＮの各ビット毎に、そのビットの論理レベルに対応した電圧値を有する書込電圧を生成する。すなわち、データ入出力部１０５は、情報データＤＩＮの第０～第２０のビットに夫々対応した第０～第２０の書込電圧を生成する。そして、データ入出力部１０５は、第０～第２０の書込電圧を、夫々が３つの書込電圧からなる書込電圧群に区分けし、書込電圧群毎に、その書込電圧群に含まれる書込電圧を１つずつ順に選択する。この際、データ入出力部１０５は、書込電圧群毎に選択された書込電圧を、データビット線Ｄ０～Ｄ２０のうちの３つのデータビット線Ｄに同時に印加する。
また、動作モード信号ＭＯＤが多数決モードを表す場合に読出指令信号を受けると、データ入出力部１０５は、以下の読出処理を実行する。
すなわち、データ入出力部１０５は、先ず、データビット線Ｄ０～Ｄ２０を介して、ビット線Ｂ０～Ｂｍのうちで読出アクセス対象として選択された２１本のビット線Ｂに、読出用の電圧を印加する。ここで、データ入出力部１０５は、各ビット線Ｂに流れる電流又は各ビット線Ｂの電圧を、データビット線Ｄ０～Ｄ２０を介して個別に検出する。データ入出力部１０５は、検出した電流又は電圧に基づき読出データとしての第０～第２０のビット各々の論理レベルが「１」であるか、「０」であるのかを各ビット毎に判定する。次に、データ入出力部１０５は、上記した３つのデータビット線Ｄに夫々読み出された読出データとしての３つのビットの多数決を取り、その多数決結果を１ビット分の読出データとして取得する。そして、データ入出力部１０５は、読出アクセス対象となる複数のビット線Ｂが変化する度に、上記した読出処理を実行する。かかる一連の処理により、データ入出力部１０５は、各ビット毎に行われた多数決にて得られた第０～第２０のビットからなる読出データＭＤＯＴ［２０：０］を出力する。
図２は、上記したような多数決処理を行う為にカラムデコーダ１０４及びデータ入出力部１０５の内部に設けられた構成の一例を表すブロック図である。
カラムデコーダ１０４及びデータ入出力部１０５は、データ変換部ＤＣＶ、アドレス制御部ＡＣＮ、多数決部ＭＶ、及び、データビット線Ｄ０～Ｄ２０に夫々対応して設けられたメモリアクセスブロックＢＫ０～ＢＫ２０を有する。
尚、図２では、メモリアクセスブロックＢＫ０～ＢＫ２０のうちから、データビット線Ｄ０～Ｄ２に夫々対応して設けられているメモリアクセスブロックＢＫ０～ＢＫ２を抜粋してその内部の構成を表す。また、実際には、３つのメモリアクセスブロックＢＫ毎に１つの多数決部ＭＶが設けられているが、図２では、メモリアクセスブロックＢＫ０～ＢＫ２に対応した１つの多数決部ＭＶだけを抜粋して記述している。つまり、カラムデコーダ１０４及びデータ入出力部１０５内には、２１個のメモリアクセスブロックＢＫに対して、図２に示す多数決部ＭＶが７つ設けられている。
図２に示すように、各メモリアクセスブロックＢＫは、接続先となるデータビット線Ｄ及びビット線Ｂが異なるだけで、同一の内部構成、つまりラッチ１０、セレクタ３０、６０、及びセンスアンプ７０を含んでいる。また、図２では、各メモリアクセスブロックＢＫとビット線Ｂとの接続形態を表す為に、モリセルアレイ１０１内から１つのワード線Ｗ０に接続されているメモリセルＭＣ群と、ビット線Ｂ群とを抜粋して、各メモリアクセスブロックＢＫ内に含ませて記述している。
尚、図２に示す一例では、１つのワード線Ｗ０に、８４個のメモリセルＭＣ０～ＭＣ８３が接続されているものとする。ここで、メモリセルＭＣ０～ＭＣ８３のうちのＭＣ０、ＭＣ４、ＭＣ８、・・・、ＭＣ８０は、アドレスＡＤにて表される例えば番地［００００］に対応した記憶素子群である。また、メモリセルＭＣ０～ＭＣ８３のうちのＭＣ１、ＭＣ５、ＭＣ９、・・・、ＭＣ８１は、アドレスＡＤにて表される例えば番地［０００１］に対応した記憶素子群である。また、メモリセルＭＣ０～ＭＣ８３のうちのＭＣ２、ＭＣ６、ＭＣ１０、・・・、ＭＣ８２は、アドレスＡＤにて表される例えば番地［０００２］に対応した記憶素子群である。また、メモリセルＭＣ０～ＭＣ８３のうちのＭＣ３、ＭＣ７、ＭＣ１１、・・・、ＭＣ８３は、アドレスＡＤにて表される例えば番地［０００３］に対応した記憶素子群である。
以下に、メモリアクセスブロックＢＫ０～ＢＫ２各々のラッチ１０、セレクタ３０、６０、及びセンスアンプ７０の動作について説明する。
ＢＫ０のセレクタ３０は、アドレス制御部ＡＣＮから供給されたビット線選択信号ａ［３：０］に基づき、メモリセルアレイ１０１のビット線Ｂ０～Ｂ３のうちから１つを選択し、選択したビット線と、データビット線Ｄ０とを電気的に接続する。ＢＫ０のセレクタ６０は、アドレス制御部ＡＣＮから供給されたビット線選択信号ｂ［３：０］に基づき、ビット線Ｂ０～Ｂ３のうちから１つを選択し、選択したビット線と、データビット線ＬＬとを電気的に接続する。ＢＫ０のセンスアンプ７０は、データビット線ＬＬに流れる電流、又はデータビット線ＬＬの電圧を検出し、その電流値又は電圧値に基づき当該データビット線ＬＬに読み出されたデータビットが論理レベル０であるか、或いは論理レベル１であるのかを判定する。そして、センスアンプ７０は、その判定結果によって示される論理レベルを有するデータビットをデータビットＲ０として、ラッチ１０及び多数決部ＭＶに供給する。ＢＫ０のラッチ１０は、データビットＲ０を保持し、これを読出データの第０ビットを表す読出データＤＯＴ［０］として出力する。
ＢＫ１のセレクタ３０は、ビット線選択信号ａ［３：０］に基づき、メモリセルアレイ１０１のビット線Ｂ４～Ｂ７のうちから１つを選択し、選択したビット線と、データビット線Ｄ１とを電気的に接続する。ＢＫ１のセレクタ６０は、ビット線選択信号ｂ［３：０］に基づき、ビット線Ｂ４～Ｂ７のうちから１つを選択し、選択したビット線と、データビット線ＬＬとを電気的に接続する。ＢＫ１のセンスアンプ７０は、データビット線ＬＬに流れる電流、又はデータビット線ＬＬの電圧を検出し、その電流値又は電圧値に基づき当該データビット線ＬＬに読み出されたデータビットが論理レベル０であるか、或いは論理レベル１であるのかを判定する。そして、センスアンプ７０は、その判定結果によって示される論理レベルを有するデータビットをデータビットＲ１として、ラッチ１０及び多数決部ＭＶに供給する。ＢＫ１のラッチ１０は、データビットＲ１を保持し、これを読出データの第１ビットを表す読出データＤＯＴ［１］として出力する。
ＢＫ２のセレクタ３０は、ビット線選択信号ａ［３：０］に基づき、メモリセルアレイ１０１のビット線Ｂ８～Ｂ１１のうちから１つを選択し、選択したビット線と、データビット線Ｄ２とを電気的に接続する。ＢＫ２のセレクタ６０は、ビット線選択信号ｂ［３：０］に基づき、ビット線Ｂ８～Ｂ１１のうちから１つを選択し、選択したビット線と、データビット線ＬＬとを電気的に接続する。ＢＫ２のセンスアンプ７０は、データビット線ＬＬに流れる電流、又はデータビット線ＬＬの電圧を検出し、その電流値又は電圧値に基づき当該データビット線ＬＬに読み出されたデータビットが論理レベル０であるか、或いは論理レベル１であるのかを判定する。そして、センスアンプ７０は、その判定結果によって示される論理レベルを有するデータビットをデータビットＲ２として、ラッチ１０及び多数決部ＭＶに供給する。ＢＫ２のラッチ１０は、データビットＲ２を保持し、これを読出データの第２ビットを表す読出データＤＯＴ［２］として出力する。
多数決部ＭＶは、多数決演算回路２０、イネーブル端子付きのラッチ１０ａ～１０ｃを含む。多数決演算回路２０は、データビットＲ０～Ｒ２の多数決を取り、その多数決の結果として得られた論理レベルを有するデータビットＲＤを生成する。多数決演算回路２０は、データビットＲＤをラッチ１０ａ～１０ｃに供給する。
ラッチ１０ａは、ビット線選択信号ｂ［３：０］のうちで番地［００００］に対応したビット線選択信号ｂ［０］が例えば論理レベル１を有する場合にデータビットＲＤを取り込み、ビット線選択信号ｂ［０］が論理レベル０にある間に亘り、取り込んだデータビットＲＤの論理レベルを保持する。ラッチ１０ａは、この保持した論理レベルを有するデータビットを、読出データの第０ビットを表す読出データＭＤＯＴ［０］として出力する。
ラッチ１０ｂは、ビット線選択信号ｂ［３：０］のうちで番地［０００１］に対応したビット線選択信号ｂ［１］が例えば論理レベル１を有する場合にデータビットＲＤを取り込み、ビット線選択信号ｂ［１］が論理レベル０にある間に亘り、取り込んだデータビットＲＤの論理レベルを保持する。ラッチ１０ｂは、この保持した論理レベルを有するデータビットを、読出データの第１ビットを表す読出データＭＤＯＴ［１］として出力する。
ラッチ１０ｃは、ビット線選択信号ｂ［３：０］のうちで番地［０００２］に対応したビット線選択信号ｂ［２］が例えば論理レベル１を有する場合にデータビットＲＤを取り込み、ビット線選択信号ｂ［２］が論理レベル０にある間に亘り、取り込んだデータビットＲＤの論理レベルを保持する。ラッチ１０ｃは、この保持した論理レベルを有するデータビットを、読出データの第２ビットを表す読出データＭＤＯＴ［２］として出力する。
データ変換部ＤＣＶは、動作モード信号ＭＯＤ、書込指令信号ＷＣ、読出指令信号ＲＣ及び第０～第２０のビットからなる情報データＤＩＮを受ける。データ変換部ＤＣＶは、書込指令信号ＷＣに応じて、情報データＤＩＮの各ビットを、そのビットの論理レベルに対応した電圧値を有する書込電圧に変換して、第０～第２０の書込電圧を得る。
ここで、データ変換部ＤＣＶは、動作モード信号ＭＯＤが通常モードを表す場合には、生成した第０～第２０の書込電圧をデータビット線Ｄ０～Ｄ２０に夫々印加する。
一方、動作モード信号ＭＯＤが多数決モードを表す場合には、データ変換部ＤＣＶは、先ず、第０～第２０の書込電圧を、夫々が３つの書込電圧からなる書込電圧群に区分けし、書込電圧群毎にその書込電圧群に含まれる書込電圧を１つずつ順に選択する。そして、データ入出力部１０５は、上記したように書込電圧群毎に選択した書込電圧を、データビット線Ｄ０～Ｄ２０のうちの３つのデータビット線Ｄに同時に印加する。
アドレス制御部ＡＣＮは、読出指令信号ＲＣ、書込指令信号ＷＣ、動作モード信号ＭＯＤ、アドレスＳＡ及びＳＢを受ける。
アドレス制御部ＡＣＮは、動作モード信号ＭＯＤが通常モードを表す場合には、アドレスＳＡにて示される１つを論理レベル１、その他を全て論理レベル０の状態に設定したビット線選択信号ａ［３：０］を生成する。更に、アドレス制御部ＡＣＮは、アドレスＳＢにて示される１つを論理レベル１、その他を全て論理レベル０の状態に設定したビット線選択信号ｂ［３：０］を生成する。ここで、書込指令信号ＷＣを受けると、アドレス制御部ＡＣＮは、ビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ各々のセレクタ３０に供給する。また、読出指令信号ＲＣを受けると、アドレス制御部ＡＣＮは、ビット線選択信号ｂ［３：０］をメモリアクセスブロックＢＫ各々のセレクタ６０に供給する。
一方、動作モード信号ＭＯＤが多数決モードを表す場合には、アドレス制御部ＡＣＮは、以下の処理を行う。
すなわち、書込指令信号ＷＣを受けた場合には、アドレス制御部ＡＣＮは、ビット線選択信号ａ［０］、ａ［１］、ａ［２］、ａ［３］の順に、ａ［３：０］のうちの１つだけが論理レベル１の状態に設定されるビット線選択信号ａ［３：０］を生成する。そして、アドレス制御部ＡＣＮは、かかるビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ各々のセレクタ３０に供給する。読出指令信号ＲＣを受けた場合には、アドレス制御部ＡＣＮは、ビット線選択信号ｂ［０］、ｂ［１］、ｂ［２］、ｂ［３］の順に、ｂ［３：０］のうちの１つだけが論理レベル１の状態に設定されるビット線選択信号ｂ［３：０］を生成する。そして、アドレス制御部ＡＣＮは、かかるビット線選択信号ｂ［３：０］をメモリアクセスブロックＢＫ各々のセレクタ６０に供給すると共に、ビット線選択信号ｂ［２：０］を多数決部ＭＶに供給する。
以下に、書込対象となる情報データＤＩＮの第０～第２１ビットのうちの第０～第２のビットのみを抜粋して、図２に示すメモリアクセスブロックＢＫ０～ＢＫ２及び多数決部ＭＶによるメモリアクセス（書込、読出）動作を説明する。尚、以下の説明では、情報データＤＩＮの第０のビットをビットｄ０、第１のビットをビットｄ１、第２のビットをビットｄ２として表す。
［通常モード］
図３は、動作モード信号ＭＯＤが通常モードを示す場合に、ビットｄ０～ｄ２を含む情報データＤＩＮをアドレスＡＤにて表される番地［００００］に対応したメモリセルＭＣ０、ＭＣ４及びＭＣ８に書き込み、これを読み出す際の動作を表すタイムチャートである。
データ変換部ＤＣＶは、論理レベル１の書込指令信号ＷＣに応じて、情報データＤＩＮのビットｄ０～ｄ２各々の論理レベルに対応した第０～第２の書込電圧を生成し、夫々をデータビット線Ｄ０～Ｄ２を介してメモリアクセスブロックＢＫ０～ＢＫ２に供給する。この間、アドレス制御部ＡＣＮは、アドレスＳＡに基づき、ビット線選択信号ａ［０］を論理レベル１、ａ［１］～ａ［２］を全て論理レベル０に設定したビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ３０に供給する。
これにより、情報データＤＩＮのビットｄ０がメモリセルＭＣ０に書き込まれ、ビットｄ１がメモリセルＭＣ４に書き込まれ、ビットｄ２がメモリセルＭＣ８に書き込まれる。
その後、論理レベル１の読出指令信号ＲＣに応じて、アドレス制御部ＡＣＮが、アドレスＳＢに基づき、ビット線選択信号ｂ［０］を論理レベル１、ｂ［１］～ｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、メモリセルＭＣ０からビットｄ０を表すデータビットＲ０が読み出され、これが読出データＤＯＴ［０］として出力される。また、メモリセルＭＣ４からビットｄ１を表すデータビットＲ１が読み出され、これが読出データＤＯＴ［１］として出力される。更に、メモリセルＭＣ８からビットｄ２を表すデータビットＲ２が読み出され、これが読出データＤＯＴ［２］として出力される。
上記したように、通常モードでは、書込指令信号ＷＣに応じて、情報データＤＩＮにおけるビットｄ０～ｄ２が、データビット線Ｄ０～Ｄ２を夫々介して、番地［００００］に対応した３つのメモリセル（ＭＣ０、ＭＣ４、ＭＣ１１）に個別に書き込まれる。そして、書き込まれたビットｄ０～ｄ２が、読出指令信号ＲＣに応じて、３つのメモリセルから読み出され、夫々が読出データＤＯＴ［０］～ＤＯＴ［２］として出力される。
よって、通常モード時には、データ入出力部１０５は、読出データＤＯＴ［０］～ＤＯＴ［２］を含む読出データＤＯＴ［２０：０］を正式な読出データとして出力する。
［多数決モード］
図４は、動作モード信号ＭＯＤが多数決モードを示す場合に、ビットｄ０～ｄ２からなる情報データＤＩＮをワード線Ｗ０に接続されているメモリセルＭＣ群に書き込み、これを読み出す際の動作を表すタイムチャートである。
先ず、制御部１０２は、図４に示すように、論理レベル１の連続したパルス列を有する書込指令信号ＷＣをアドレス制御部ＡＣＮ及びデータ変換部ＤＣＶに供給する。
データ変換部ＤＣＶは、ビットｄ０～ｄ２を含む情報データＤＩＮを、書込指令信号ＷＣの各パルスのタイミングに同期したタイミングで図４に示すように１ビットずつ取り込む。
ここで、先ず、データ変換部ＤＣＶは、情報データＤＩＮのビットｄ０の論理レベルに対応した第０の書込電圧を生成し、これをデータビット線Ｄ０～Ｄ２を介してメモリアクセスブロックＢＫ０～ＢＫ２の各々に同時に供給する。アドレス制御部ＡＣＮは、最初の論理レベル１の書込指令信号ＷＣに応じて、図４に示すように、番地［００００］に対応したビット線選択信号ａ［０］を論理レベル１、ａ［１］～ａ［３］を全て論理レベル０に設定したビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ３０に供給する。
これにより、情報データＤＩＮのビットｄ０が番地［００００］に対応したメモリセルＭＣ０、ＭＣ４及びＭＣ８に書き込まれる。
次に、データ変換部ＤＣＶは、情報データＤＩＮのビットｄ１の論理レベルに対応した第１の書込電圧を生成し、これをデータビット線Ｄ０～Ｄ２を介してメモリアクセスブロックＢＫ０～ＢＫ２の各々に同時に供給する。アドレス制御部ＡＣＮは、第２番目の論理レベル１の書込指令信号ＷＣに応じて、図４に示すように、番地［０００１］に対応したビット線選択信号ａ［１］を論理レベル１、ａ［０］、ａ［２］及びａ［３］を全て論理レベル０に設定したビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ３０に供給する。
これにより、情報データＤＩＮのビットｄ１が番地［０００１］に対応したメモリセルＭＣ１、ＭＣ５及びＭＣ９に書き込まれる。
次に、データ変換部ＤＣＶは、情報データＤＩＮのビットｄ２の論理レベルに対応した第２の書込電圧を生成し、これをデータビット線Ｄ０～Ｄ２を介してメモリアクセスブロックＢＫ０～ＢＫ２の各々に同時に供給する。アドレス制御部ＡＣＮは、第３番目の論理レベル１の書込指令信号ＷＣに応じて、図４に示すように、番地［０００２］に対応したビット線選択信号ａ［２］を論理レベル１、ａ［０］、ａ［１］及びａ［３］を全て論理レベル０に設定したビット線選択信号ａ［３：０］をメモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ３０に供給する。
これにより、情報データＤＩＮのビットｄ２が番地［０００２］に対応したメモリセルＭＣ２、ＭＣ６及びＭＣ１０に書き込まれる。
その後、制御部１０２は、図４に示すように、論理レベル１の連続したパルス列を有する読出指令信号ＲＣをアドレス制御部ＡＣＮ及びデータ変換部ＤＣＶに供給する。
アドレス制御部ＡＣＮは、最初の論理レベル１の読出指令信号ＲＣに応じて、図４に示すように番地［００００］に対応したビット線選択信号ｂ［０］を論理レベル１、ｂ［１］～ｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［００００］に対応したメモリセルＭＣ０、ＭＣ４及びＭＣ８の各々から共にビットｄ０を表すデータビットＲ０、Ｒ１及びＲ２が図４に示すように読み出される。多数決部ＭＶの多数決演算回路２０は、これらデータビットＲ０、Ｒ１及びＲ２の各々の論理レベルの多数決を取り、その多数決結果をビットｄ０を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ａのみが、論理レベル１のビット線選択信号ｂ［０］に応じて、ビットｄ０を表すデータビットＲＤを取り込み、これを読出データの第０ビットを表す読出データＭＤＯＴ［０］として出力する。
次に、アドレス制御部ＡＣＮは、第２番目の論理レベル１の読出指令信号ＲＣに応じて、図４に示すように番地［０００１］に対応したビット線選択信号ｂ［１］を論理レベル１、ｂ［０］、ｂ［２］及びｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［０００１］に対応したメモリセルＭＣ１、ＭＣ５及びＭＣ９の各々から共にビットｄ１を表すデータビットＲ０、Ｒ１及びＲ２が図４に示すように読み出される。多数決演算回路２０は、これらデータビットＲ０、Ｒ１及びＲ２の各々の論理レベルの多数決を取り、その多数決結果をビットｄ１を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ｂのみが、論理レベル１のビット線選択信号ｂ［１］に応じて、ビットｄ１を表すデータビットＲＤを取り込み、これを読出データの第１ビットを表す読出データＭＤＯＴ［１］として出力する。
次に、アドレス制御部ＡＣＮは、第３番目の論理レベル１の読出指令信号ＲＣに応じて、図４に示すように番地［０００２］に対応したビット線選択信号ｂ［２］を論理レベル１、ｂ［０］、ｂ［１］及びｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［０００２］に対応したメモリセルＭＣ２、ＭＣ６及びＭＣ１０の各々から共にビットｄ２を表すデータビットＲ０、Ｒ１及びＲ２が図４に示すように読み出される。多数決演算回路２０は、これらデータビットＲ０、Ｒ１及びＲ２の各々の論理レベルの多数決を取り、その多数決結果をビットｄ２を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ｃのみが、論理レベル１のビット線選択信号ｂ［２］に応じて、ビットｄ２を表すデータビットＲＤを取り込み、これを読出データの第２ビットを表す読出データＭＤＯＴ［２］として出力する。
すなわち、多数決モード時には、上記した読出データＭＤＯＴ［０］～ＭＤＯＴ［２］を含む読出データＭＤＯＴ［２０：０］が正式な読出データとして出力される。
このように、図２に示す構成では、２１ビットの各ビットに夫々対応した記憶を担う２１個のメモリセルＭＣからなる記憶素子群を１つのアドレス（ＡＤ）の単位として複数含むメモリセルアレイ１０１を用いて、以下のように情報データ片に対して多数決処理を施す。
先ず、情報データＤＩＮの各ビット毎にその１ビットを、１つのアドレスに対応した３個のメモリセルＭＣに夫々書き込む。そして、この１つのアドレスに対応した３個のメモリセルＭＣに書き込まれた３つのビットを、データビットＲ０～Ｒ２として読み出し、読み出された３つのデータビットＲ０～Ｒ２で多数決を取る。
これにより、単一のメモリセルアレイ１０１に対する１回分の読出アクセスにより、多数決対象となる３つの情報データ片の各ビットが同一ビット桁毎に同時に読み出される。よって、読み出された３つのビットに対して直接、多数決演算回路２０で多数決を取ることが可能となる。
したがって、多数決対象となる情報データ片を夫々異なるｋ個のアドレスに書き込み、ｋ回分の読出アクセスによって各アドレスから順に当該情報データ片を読み出す構成を採用した場合に必要となる、多数決演算回路２０の前段のデータラッチが不要となる。よって、図２に示す構成によれば、装置規模の増大を抑えて、情報データ片に対して多数決処理を施すことが可能となる。
図５は、カラムデコーダ１０４及びデータ入出力部１０５の内部構成の他の一例を表すブロック図である。
図５に示す構成では、データ変換部ＤＣＶに代えてデータ変換部ＤＣＶａを採用し、各メモリアクセスブロックＢＫ内に新たに２入力セレクタＳ０～Ｓ３を設けた点を除く他の構成は図２に示すものと同一である。尚、図５では、多数決部ＭＶの内部構成、及びアドレス制御部ＡＣＮについては記述を省略している。
以下に、データ変換部ＤＣＶａ及び２入力セレクタＳ０～Ｓ３を中心に、図５に示す構成について説明する。
データ変換部ＤＣＶａは、第０～第２０のビットからなる情報データＤＩＮを受けると、当該第０～第２０のビット各々の論理レベルに対応した電圧値を有する第０～第２０の書込電圧Ｖ０～Ｖ２０を生成する。
データ変換部ＤＣＶａは、動作モード信号ＭＯＤが通常モードを表す場合には、生成した書込電圧Ｖ０～Ｖ２０を、夫々データビット線Ｄ０～Ｄ２０を介して、対応するメモリアクセスブロックＢＫに供給する。
一方、動作モード信号ＭＯＤが多数決モードを表す場合には、データ変換部ＤＣＶａは、上記した書込電圧Ｖ０～Ｖ２０を例えば夫々が３つの書込電圧からなる書込電圧群に区分けし、各書込電圧群を３つのメモリセルブロックＢＫに供給する。例えば、データ変換部ＤＣＶａは、書込電圧Ｖ０～Ｖ２０のうちの書込電圧Ｖ０～Ｖ２からなる書込電圧群を、図５に示す３つのメモリセルブロックＢＫ０～ＢＫ２に夫々供給する。
各メモリセルブロックＢＫに含まれる２入力セレクタＳ０～Ｓ３の各々には、動作モード信号ＭＯＤが供給されている。また、２入力セレクタＳ０～Ｓ３には、夫々に対応したビット線Ｂが接続されている。更に、２入力セレクタＳ０～Ｓ３各々の２つの入力端のうちの一方の入力端には、上記した書込電圧群に含まれる１つの書込電圧が印加されており、他方の入力端はセレクタ３０と接続されている。
２入力セレクタＳ０～Ｓ３の各々は、動作モード信号ＭＯＤが通常モードを示す場合には、自身に接続されているビット線Ｂをセレクタ３０と接続する。これにより、図５に示すメモリセルブロックＢＫの各々は、図２に示すメモリセルブロックＢＫの各々と等価な回路構成となる。
一方、動作モード信号ＭＯＤが多数決モードを示す場合には、２入力セレクタＳ０～Ｓ３の各々は、セレクタ３０を介さずに、自身に印加された書込電圧を、自身に接続されているビット線Ｂを介してメモリセルＭＣに印加する。これにより、情報データＤＩＮの各ビットに対応して設けられた複数のメモリセルＭＣに同時に、異なる書込電圧が印加される。
図６は、多数決モード時において、ビットｄ０～ｄ２からなる情報データＤＩＮをワード線Ｗ０に接続されているメモリセルＭＣ群に書き込み、これを読み出す際の動作を表すタイムチャートである。
先ず、制御部１０２は、図６に示すように、論理レベル１の書込指令信号ＷＣをアドレス制御部ＡＣＮ及びデータ変換部ＤＣＶａに供給する。
データ変換部ＤＣＶａは、書込指令信号ＷＣに応じて、情報データＤＩＮにおけるビットｄ０～ｄ２に対応した書込電圧Ｖ０～Ｖ２を、メモリセルブロックＢＫ０～ＢＫ２の各々に供給する。
この際、メモリセルブロックＢＫ０の２入力セレクタＳ０～Ｓ２は、書込電圧Ｖ０～Ｖ２をビット線Ｂ０～Ｂ２を介してメモリセルＭＣ０～ＭＣ２に印加する。これにより、図６に示すように、情報データＤＩＮのビットｄ０がメモリセルＭＣ１に書き込まれ、ビットｄ１がＭＣ１に書き込まれ、ビットｄ２がＭＣ２に書き込まれる。
また、メモリセルブロックＢＫ１の２入力セレクタＳ０～Ｓ２は、書込電圧Ｖ０～Ｖ２をビット線Ｂ４～Ｂ６を介してメモリセルＭＣ４～ＭＣ６に印加する。これにより、図６に示すように、情報データＤＩＮのビットｄ０がメモリセルＭＣ４に書き込まれ、ビットｄ１がＭＣ５に書き込まれ、ビットｄ２がＭＣ６に書き込まれる。
また、メモリセルブロックＢＫ２の２入力セレクタＳ０～Ｓ２は、書込電圧Ｖ０～Ｖ２をビット線Ｂ８～Ｂ１０を介してメモリセルＭＣ８～ＭＣ１０に印加する。これにより、図６に示すように、情報データＤＩＮのビットｄ０がメモリセルＭＣ８に書き込まれ、ビットｄ１がＭＣ９に書き込まれ、ビットｄ２がＭＣ１０に書き込まれる。
その後、制御部１０２は、図６に示すように、論理レベル１の連続したパルス列を有する読出指令信号ＲＣをアドレス制御部ＡＣＮ及びデータ変換部ＤＣＶａに供給する。
アドレス制御部ＡＣＮは、最初の論理レベル１の読出指令信号ＲＣに応じて、図６に示すように、番地［００００］に対応したビット線選択信号ｂ［０］を論理レベル１、ｂ［１］～ｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［００００］に対応したメモリセルＭＣ０、ＭＣ４及びＭＣ８の各々から共にビットｄ０を表すデータビットＲ０、Ｒ１及びＲ２が図６に示すように読み出される。多数決部ＭＶの多数決演算回路２０は、これらデータビットＲ０～Ｒ２各々の論理レベルの多数決を取り、その多数決結果をビットｄ０を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ａのみが、論理レベル１のビット線選択信号ｂ［０］に応じて、ビットｄ０を表すデータビットＲＤを取り込み、これを読出データの第０ビットを表す読出データＭＤＯＴ［０］として出力する。
次に、アドレス制御部ＡＣＮは、第２番目の論理レベル１の読出指令信号ＲＣに応じて、図６に示すように番地［０００１］に対応したビット線選択信号ｂ［１］を論理レベル１、ｂ［０］、ｂ［２］及びｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［０００１］に対応したメモリセルＭＣ１、ＭＣ５及びＭＣ９の各々から共にビットｄ１を表すデータビットＲ０、Ｒ１及びＲ２が図６に示すように読み出される。多数決演算回路２０は、これらデータビットＲ０、Ｒ１及びＲ２の各々の論理レベルの多数決を取り、その多数決結果をビットｄ１を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ｂのみが、論理レベル１のビット線選択信号ｂ［１］に応じて、ビットｄ１を表すデータビットＲＤを取り込み、これを読出データの第１ビットを表す読出データＭＤＯＴ［１］として出力する。
次に、アドレス制御部ＡＣＮは、第３番目の論理レベル１の読出指令信号ＲＣに応じて、図６に示すように番地［０００２］に対応したビット線選択信号ｂ［２］を論理レベル１、ｂ［０］、ｂ［１］及びｂ［３］を全て論理レベル０に設定したビット線選択信号ｂ［３：０］を、メモリアクセスブロックＢＫ０～ＢＫ２各々のセレクタ６０に供給する。
これにより、番地［０００２］に対応したメモリセルＭＣ２、ＭＣ６及びＭＣ１０の各々から共にビットｄ２を表すデータビットＲ０、Ｒ１及びＲ２が図６に示すように読み出される。多数決演算回路２０は、これらデータビットＲ０、Ｒ１及びＲ２の各々の論理レベルの多数決を取り、その多数決結果をビットｄ２を表すデータビットＲＤとして、ラッチ１０ａ～１０ｃに供給する。この際、ラッチ１０ａ～１０ｃのうちのラッチ１０ｃのみが、論理レベル１のビット線選択信号ｂ［２］に応じて、ビットｄ２を表すデータビットＲＤを取り込み、これを読出データの第２ビットを表す読出データＭＤＯＴ［２］として出力する。
図５に示す構成によれば、図２に示す構成と同様に、多数決モード時には１回分の読出アクセスにより、多数決対象となる３つの読出データ片の各ビットが、同一ビット桁毎のデータビットＲ０～Ｒ２として同時に読み出される。したがって、多数決を行う多数決演算回路２０の前段に、３つの読出データ片が揃うまで各読出データ片を保持する３つのデータラッチが不要となる。
よって、図５に示す構成においても図２に示す構成と同様に、装置全体の規模を縮小化することが可能となる。
更に、図５に示す構成によれば、多数決モードにおいて情報データＤＩＮの書き込みを行う際には、通常モードでのデータ書き込みと同様に、当該情報データの各ビットを同時にメモリセルアレイ１０１に書き込むことが可能となる。よって、図４に示すように情報データＤＩＮの各ビットを時分割にて順に書き込む場合に比べて短期間で且つ容易にデータの書き込みが為されるようになる。
尚、上記実施例では、多数決対象となる情報データＤＩＮのビット数が２１ビットであるが、これに限定されない。また、多数決演算回路２０では、３つのデータビットＲ０～Ｒ２で多数決を取っているが、３つ以上の奇数個で多数決を取る構成を採用しても良い。
要するに、本発明に係る多数決処理装置としては、ｒ（ｒは２以上の整数）ビットからなる情報データ片の各ビットについて多数決を取るにあたり、以下のメモリ、メモリアクセス部及び多数決部を含むものであれば良い。
メモリ（１０１）は、ｒビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子（ＭＣ）からなる記憶素子群をアドレスの単位として複数群含む。メモリアクセス部（ＢＫ０～ＢＫ２０、ＡＣＮ、ＤＣＶ）は、情報データ片（ＤＩＮ）の各ビット毎に、その１ビットを１つのアドレスに対応した記憶素子群内のｋ（ｋは３以上の奇数）個の記憶素子に夫々書き込み、１つのアドレスに対応したｋ個の記憶素子に書き込まれたｋ個のビットを読み出す。多数決部（ＭＶ）は、メモリアクセス部によってメモリから読み出されたｋ個のビットの多数決を取る。
１０ａ～１０ｃ ラッチ
２０ 多数決演算回路
１０２ 制御部
１０４ カラムデコーダ
１０５ データ入出力部
ＡＣＮ アドレス制御部
ＤＣＶ データ変換部
ＭＶ 多数決部

Claims (6)

  1. ｒ（ｒは２以上の整数）ビットからなる情報データ片の各ビットについて多数決処理を施す多数決処理装置であって、
    前記ｒビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子からなる記憶素子群をアドレスの単位として複数群含むメモリと、
    前記情報データ片の各ビット毎に、その１ビットを１つの前記アドレスに対応した前記記憶素子群内のｋ（ｋは３以上の奇数）個の前記記憶素子に夫々書き込み、前記１つのアドレスに対応した前記ｋ個の前記記憶素子に書き込まれた前記ｋ個のビットを読み出すメモリアクセス部と、
    前記メモリアクセス部によって前記メモリから読み出された前記ｋ個のビットの多数決を取る多数決部と、を有することを特徴とする多数決処理装置。
  2. 前記メモリアクセス部は、前記メモリの読み出し動作時において前記アドレスを時間経過につれて変更するアドレス制御部を含み、
    前記多数決部は、
    前記ｋ個のビットの多数決を取って１ビットの多数決結果を得る多数決演算回路と、
    前記アドレス毎に前記多数決演算回路にて得られた前記１ビットの多数決結果を個別に保持しつつ、夫々が保持した内容を前記情報データ片の多数決結果として出力する複数のラッチと、を含むことを特徴とする請求項１に記載の多数決処理装置。
  3. 通常モード及び多数決モードを示す動作モード信号を受け、
    前記メモリアクセス部は、
    前記動作モード信号が前記多数決モードを示す場合には、前記情報データ片の各ビット毎に、その１ビットを１つの前記アドレスに対応した前記記憶素子群内のｋ個の前記記憶素子に夫々書き込み、前記１つのアドレスに対応した前記ｋ個の前記記憶素子に書き込まれている前記ｋ個のビットを同時に読み出し、
    前記動作モード信号が前記通常モードを示す場合には、前記情報データ片の前記ｒビットの各ビットを１つのアドレスに対応した前記記憶素子群に書き込み、前記１つのアドレスに対応した前記記憶素子群に書き込まれている前記ｒビットの各ビットを読み出すことを特徴とする請求項１又は２に記載の多数決処理装置。
  4. 前記メモリは、前記記憶素子に接続されている複数のビット線を含み、
    前記メモリアクセス部は、
    前記情報データ片の各ビットに対応したｒ個の書込電圧を生成してｒ本のデータビット線に夫々印加するデータ変換部と、
    前記アドレスに応じて前記複数のビット線からｒ本のビット線を選択して前記ｒ本のデータビット線と接続する第１のセレクタと、
    前記動作モード信号が前記通常モードを示す場合には前記第１のセレクタと前記ビット線の各々とを電気的に接続する一方、前記動作モード信号が前記多数決モードを示す場合には前記ｒ個の書込電圧の各々を複数の前記ビット線に印加する第２のセレクタと、を含むことを特徴とする請求項３に記載の多数決処理装置。
  5. ｒ（ｒは２以上の整数）ビットからなる情報データ片の各ビットに夫々対応した記憶を担うｒ個のメモリセルからなる記憶素子群をアドレスの単位として複数群含むメモリセルアレイを有する半導体記憶装置であって、
    前記情報データ片の各ビット毎に、その１ビットを１つの前記アドレスに対応した前記記憶素子群内のｋ個（ｋは３以上の奇数）の前記メモリセルに夫々書き込み、前記１つのアドレスに対応したｋ個の前記メモリセルに書き込まれた前記ｋ個のビットを読み出すメモリアクセス部と、
    前記メモリアクセス部によって前記メモリセルアレイから読み出された前記ｋ個のビットの多数決を取る多数決部と、を有することを特徴とする半導体記憶装置。
  6. ｒ（ｒは２以上の整数）ビットの各ビットに夫々対応した記憶を担うｒ個の記憶素子からなる記憶素子群をアドレスの単位として複数群含むメモリのｋ（ｋは３以上の奇数）箇所に、ｒビットの情報データ片を夫々書き込み、前記ｋ箇所から読み出したｋ個の情報データ片の同一ビット桁同士で多数決を取る情報データの多数決方法であって、
    前記情報データ片の各ビット毎にその１ビットを１つのアドレスに対応した前記記憶素子群内のｋ個の記憶素子に夫々書き込み、
    前記１つのアドレスに対応したｋ個の前記記憶素子に書き込まれた前記ｋ個のビットを同時に読み出し、読み出された前記ｋ個のビットの多数決を取ることを特徴とする情報データの多数決方法。
JP2018101998A 2018-05-29 2018-05-29 多数決処理装置、半導体記憶装置及び情報データの多数決方法 Active JP7096070B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018101998A JP7096070B2 (ja) 2018-05-29 2018-05-29 多数決処理装置、半導体記憶装置及び情報データの多数決方法
CN201910418101.3A CN110543387A (zh) 2018-05-29 2019-05-20 多数决处理装置、半导体存储装置和信息数据的多数决方法
US16/417,019 US10861510B2 (en) 2018-05-29 2019-05-20 Majority voting processing device, semiconductor memory device, and majority voting method for information data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018101998A JP7096070B2 (ja) 2018-05-29 2018-05-29 多数決処理装置、半導体記憶装置及び情報データの多数決方法

Publications (2)

Publication Number Publication Date
JP2019207512A JP2019207512A (ja) 2019-12-05
JP7096070B2 true JP7096070B2 (ja) 2022-07-05

Family

ID=68694231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018101998A Active JP7096070B2 (ja) 2018-05-29 2018-05-29 多数決処理装置、半導体記憶装置及び情報データの多数決方法

Country Status (3)

Country Link
US (1) US10861510B2 (ja)
JP (1) JP7096070B2 (ja)
CN (1) CN110543387A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106583A (ja) 2004-10-08 2006-04-20 Seiko Epson Corp 画像表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357048A (ja) 1989-07-25 1991-03-12 Sony Corp 半導体メモリ
JPH0652697A (ja) * 1992-07-29 1994-02-25 Kawasaki Steel Corp 誤り訂正機能付半導体メモリ
JPH09134313A (ja) * 1995-11-10 1997-05-20 Sony Corp メモリ装置
JP4734110B2 (ja) * 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
WO2018132219A1 (en) * 2017-01-13 2018-07-19 Everspin Technologies, Inc. Preprogrammed data recovery
US10802909B2 (en) * 2018-08-17 2020-10-13 Micron Technology, Inc. Enhanced bit flipping scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106583A (ja) 2004-10-08 2006-04-20 Seiko Epson Corp 画像表示装置

Also Published As

Publication number Publication date
JP2019207512A (ja) 2019-12-05
US10861510B2 (en) 2020-12-08
US20190371375A1 (en) 2019-12-05
CN110543387A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
US6243281B1 (en) Method and apparatus for accessing a segment of CAM cells in an intra-row configurable CAM system
KR101902838B1 (ko) 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치
US20050063219A1 (en) Multilevel memory device with memory cells storing non-power of two voltage levels
JPH052873A (ja) 半導体記憶装置
US10490240B2 (en) Semiconductor memory device capable of correctly reading data
JP7096070B2 (ja) 多数決処理装置、半導体記憶装置及び情報データの多数決方法
US9263101B2 (en) Semiconductor memory device
JP4724722B2 (ja) 集積回路半導体ランダムアクセス・メモリ装置
KR100564033B1 (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
JP3872922B2 (ja) 半導体記憶装置及びメモリ混載ロジックｌｓｉ
CN210606641U (zh) 存储器
US6795892B1 (en) Method and apparatus for determining a match address in an intra-row configurable cam device
US20080151659A1 (en) Semiconductor memory device
US6704229B2 (en) Semiconductor test circuit for testing a semiconductor memory device having a write mask function
US20070260955A1 (en) Test auxiliary device in a memory module
KR20170130267A (ko) 메모리 장치에 있어서의 파워 시그너처 억제를 위한 방법 및 시스템
JP2016139447A (ja) 半導体記憶装置およびデータ書き込み方法
JP2000030491A (ja) 不良解析メモリ
KR101971830B1 (ko) 메모리 장치에 있어서의 파워 시그너처 억제를 위한 시스템
JP3190781B2 (ja) 半導体メモリ
US9159457B2 (en) Non-volatile memory device for storing write data having different logic levels
JP3201423B2 (ja) メモリ試験装置
US10395703B2 (en) Column decoder of memory device
KR102542584B1 (ko) 반도체 메모리의 입력 장치 및 이를 포함하는 반도체 메모리 장치
JP3577396B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220623

R150 Certificate of patent or registration of utility model

Ref document number: 7096070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150