JPH043400A - 半導体メモリ試験装置用アドレス変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はアドレス発生部から発生されたアドレスでス
クランブルメモリを読出し、その続出された出力をアド
レスとして被試験半導体メモリへ供給する半導体メモリ
試験装置用アドレス変換器に関する。

「従来の技術」 半導体メモリにおいて外部から与えられたアドレスが内
部のデコーダで変換されて外部アドレスが指示する位置
のメモリセルと異なる位置のメモリセルをアクセスする
ものがある。このような半導体メモリを試験する場合、
目的とする位置のメモリセルがアクセスされるように外
部アドレスを変換してその半導体メモリに供給するよう
にされる。このためのアドレス変換器は従来においては
第２図に示すように構成されていた。

即ちアドレス発生部１１から、例えば１２ビツトのＸア
ドレスＡｘｏ〜Ａ　Ｘ　１１と、１２ビツトのＹアドレ
スＡ　ｙ　ｏ〜Ａ）’　＋　＋と、８ビツトのＺアドレ
スＡｚｏ〜Ａｚ、とが発生され、これら３２ビツトのア
ドレスは入力部データセレクタ１２へ入力される。入力
部データセレクタ１２はアドレス選択が自由に行えるも
のであり、つまり、入力の３２ビツトから任意の１ビツ
トを選択するセレクタが３２個並列に設けられている。

入力部データセレクタ１２の３２ビツト出力は、１２ビ
ツトのＸアドレス、１２ビ・ントのＸアドレス、８ピン
トのＸアドレスに分けられてそれぞれＸアドレススクラ
ンブルメモリ１３ｘ、Ｘアドレススクランブルメモリ１
３ｙ、Ｘアドレススクランブルメモリ１３ｚへそれぞれ
アドレスとして供給され、これらメモリ１３ｘ、１３ｙ
、１３ｚが読出される。Ｘアドレススクランブルメモリ
１３ｘ１及びＸアドレススクランブルメモリ１３ｙばそ
れぞれ各アドレスの語長（ワード長）が１２ビツトであ
り、Ｚスクランブルメモリ１３ｚは各アドレスの語長が
８ビツトであり、各スクランブルメモリ１３ｘ１３ｙ、
１３ｚには、これに入力されたアドレスが指示する位置
のメモリセルが、半導体メモリで指示されるように変換
されたアドレスがそれぞれ記憶されである。

アドレス変換を行わないで被試験メモリへ供給すること
もできるように、Ｘアドレススクランブルメモリ１３Ｘ
の読出し出力と、アドレス発生部１１の出力中のＸアド
レスとの一方がマルチプレクサ１４ｘで選択され、Ｘア
ドレススクランブルメモリ１３ｙの読出し出力と、アド
レス発生部１１の出力中のＸアドレスとの一方がマルチ
プレクサ１４ｙで選択され、Ｘアドレススクランブルメ
モリ１３ｚの読出し出力と、アドレス発生部１１の出力
中のＸアドレスとの一方がマルチプレクサ１４ｚで選択
される。

マルチプレクサ１４ｘ、１４ｙ、１４ｚの３２ビツト出
力はピンプログラマ１５で、試験装置のどのピンの出力
を被試験半導体メモリのどのピンへ供給するかに応じて
入れかえが行われ、ピンプログラマ１５の各出力は波形
整形回路１６でそれぞれ設定されたタイミング及び波形
に整形されて被試験半導体メモリ１７にアドレスとして
供給される。

被試験半導体メモリ１７がその内部でアドレス変換する
ものである場合はその変換と対応した記憶内容のスクラ
ンブルメモリ１３　ｘ、１３　ｙ、１３ｚを用いてアド
レス変換して被試験半導体メモ１月７へ供給することに
より、アドレス発生部１１で発注したアドレスで指定す
る位置のメモリセルを指示することができる。

「発明が解決しようとする課題」 従来においてはスクランブルメモリ１３ｘには入力可能
なアドレスのすべてについて変換アドレスをそれぞれ記
憶し、１対ｌの変換を行っていた。

従って１２ビツトのＸアドレスに対してはスクランブル
メモリ１３Ｘの容量は１２ビットＸＪＫ語となる。しか
し、実際には１つのＸアドレスの１２ビツト中のすべて
について、半導体メモリ内で演算によるアドレス変換が
行われるとは限らず、そのような変換は一部のビットに
ついて行われるのみで、他のビットは全く変更されなか
ったり、他のビットと単に入れかえたりするだけである
。

他のビットとの入れかえは入力部データセレクタ１２で
行うことができる。従って、スクランブルメモリ１３ｘ
で変換を必要とする部分は各アドレスの１２ビツト中の
少しのビットに過ぎず、もともと変換を必要としないビ
ットや入力部データセレクタ１２で入れかえで済まされ
るピントについては冗長なデータがスクランブルメモリ
１３ｘに記憶されていることになり、この点においてメ
モリ１３Ｘを無駄に利用していることになる。このこと
はスクランブルメモリ１３ｙ、１３ｚについても云える
ことである。

被試験半導体メモリが大容量化してゆくと、Ｘアドレス
、Ｘアドレス、Ｘアドレスの各ピント数も増加し、例え
ばＸアドレスが１４ビツトになると、Ｘアドレススクラ
ンブルメモリ１３ｘの容量は１４ビツト×１６に語とな
り、Ｘアドレスが１６ビツトになると、Ｘアドレススク
ランブルメモリ１３ｘの容量は１６ビツト×６４に語と
なり、スクランブルメモリ１３ｘ、１３ｙ、１３ｚとし
て大容量のものが必要となり、高速で動作させるために
は、大容量で高速動作のＲＡＭが存在しないため、小容
量の高速ＲＡＭを多数使用することになり、ハードウェ
ア規模が大きくなり、１つのボードに搭載できないよう
になる。

「課題を解決するための手段」 この発明によれば入力部データセレクタの出力と、スク
ランブルメモリの続出し出力とを出力部データセレクタ
に入力し、出力部データセレクタではアドレスを自由に
選択できるようにされる。

従ってスクランブルメモリに入力するアドレスは変換を
必要とするビットのみを入力し、スクランブルメモリの
読出し出力と、入力部データセレクタの出力中の変換を
必要としないビットとが出力部データセレクタで取出さ
れて所望の変換されたアドレスとされる。

「実施例」 第１図にこの発明の実施例を示し、第２図と対応する部
分に同一符号を付けである。この実施例では第２回に示
した従来のアドレス変換器に対し、１６ビツトのＸアド
レス、１６ビツトのＹアドレス、８ビツトのＸアドレス
からなる４０ビツトのアドレスに拡張する場合にこの発
明を適用した例である。従ってアドレス発生部１１から
は１６ビツトのＸアドレスＡ　Ｘ　ｏ＝Ａ　Ｘ　＋ｓ１
１６ビツトのＹアドレスＡ　ｙ　ｏ〜Ａ　Ｖ　＋　ｓ、
８ビツトのＺアドレスＡ　ｚ　ｏ〜Ａｚｔの４０ピント
アドレスが出力され、入力部データセレクタ１２は人力
された４０ビツトの任意の１ビツトを選択することがで
きるセレクタが４０個並列に設けられる。

この実施例では入力部データセレクタ１２の出力中のＸ
アドレスの１６ビツト中の１２ピントがＸアドレススク
ランブルメモリ１３ｘヘアトレスとして供給され、Ｙア
ドレスの１６ビツト中の１２ビツトがＹアドレススクラ
ンブルメモリ１３ｙヘアドレスとして供給され、Ｘアド
レスの８ピントはそのま−Ｚアドレススクランブルメモ
リ１３２へ供給される。Ｘアドレススクランブルメモリ
１３ｘは１２ビツト×４に語のメモリであり、その読出
された出力の１２ビツトと、入力部データセレクタ１２
の出力中の１６ビツトのＸアドレスとが出力部データセ
レクタ１８ｘへ供給される。出力部データセレクタ１８
ｘはアドレス選択が自由に行えるものであり、つまりそ
の入力の４８ビツトの任意の１ビツトを選択することが
できるセレクタが１６個（Ｘアドレスのビット数）並列
に設けられて構成される。Ｘアドレススクランブルメモ
リ１３ｘの各アドレスには１６ビツトのＸアドレス中の
、被試験半導体メモリ１７内で演算によりアドレス変換
されるビットに対し対応する変換を行うようにデータが
記憶されている。

Ｙアドレススクランブルメモリ１３ｙも同様に１２ビッ
トｘｄＫ語の容量であり、１６ビツトのＹアドレス中の
演算によりアドレス変換されるビットに対し対応するデ
ータがＹアドレススクランブルメモリ１３ｙに記憶され
ている。このＹアドレススクランブルメモリ１３ｙから
読出された１２ビツトと、入力部データセレクタ１２の
出力中の１６ビツトのＹアドレスとが出力部データセレ
クタ１８ｙに入力される。出力部データセレクタ１８ｙ
は出力部データセレクタ１８ｘと同様の構成であり、そ
の入力された２８ビツトから任意のものを選択して任意
のビット位置で１６ビツトを出力することができるもの
である。Ｘアドレススクランブルメモリ１３ｚは第２図
中のそれと同一である。マルチプレクサ１４ｘでは出力
部データセレクタ１８ｘの１６ピント出力と、アドレス
発生部１１の出力中の１６ピントのＸアドレスとの何れ
かが選択され、マルチプレクサ１４ｙでは出力部データ
セレクタ１８ｙの１６ビツト出力と、アドレス発生部１
１の出力中の１６ビツトのＹアドレスとの何れかが選択
される。マルチプレクサ１４ｚは第２閃のそれと同一で
ある。

このように構成されているから、被試験半導体メモリ１
７が内部でアドレス変換を行う場合は、これと対応した
スクランブルメモリ１３ｘ、１３ｙ１３ｚを用い、入力
部データセレクタ１２において、例えば１６ビソトのＸ
アドレス中の演算により変換が行われるビットのみをＸ
アドレススクランブルメモリ１３ｘヘアドレスとして供
給するように選択する。出力部データセレクタ１２ｘで
Ｘアドレススクランブルメモリ１３ｘから読出された１
２ビツトの出力中の必要なビットを選択して所定のビッ
ト位置で出力し、入力部データセレクタ１２の出力中の
１６ビツトのＸアドレス中の演算によりアドレス変換さ
れないピントを選択して所定のビット位置に″出力し、
全体として所期のアドレス変換された１６ビツトのＸア
ドレスを得る。

Ｙアドレスも同様に変換される。

従来のアドレス変換器によれば、Ｘアドレススクランブ
ルメモリ１３ｘとして１６ビツト×６４に語の容量を必
要とするが、この例ではＸアドレススクランブルメモリ
１３χの容量は１２ビットＸＪＫ語で済み、従来よりも
容量が著しく小さいものでよい。同様にＹアドレススク
ランブルメモリ１３ｙも容量が著しく小さいものでよい
。なおＸアドレススクランブルメモリ１３ｘの１８％ヲ
１２ビットとしたが、これはアドレスの１６ビント中、
演算により変換されるものは１２ビツト以下と考えられ
るからであり、この数が１２ビツトより少なければ、Ｘ
アドレススクランブルメモリ１３ｘの容量を更に小さく
することができる。またこのようにＸアドレススクラン
ブルメモリ１３Ｘにはアドレス変換が演算により行われ
るビットに対するものが記憶され、その他のものは入力
部データセレクタ１２の出力中のＸアドレスから出力部
データセレクタ１８ｘで選択するようにしたから、それ
だけＸアドレススクランブルメモリ１３ｘには冗長ビッ
トが記憶されず、無駄な（有効に利用されていることに
なる。これらのことはＹアドレススクランブルメモリ１
３ｙについても云える。

この発明は上記数値例に限らず、他のビット数のアドレ
スについても適用できる。またＸアドレス、Ｙアドレス
、Ｘアドレスの形式をとるアドレスのみならず、他の形
式のアドレス一般にこの発明を適用することができる。

「発明の効果」 以上述べたようにこの発明によれば入力部データセレク
タの出力とスクランブルメモリから読出された出力とを
出力部データセレクタで任意のビットを任意のビット位
１ｊ４こ出力するように構成したため、スクランブルメ
モリを無駄なく有効に利用でき、かつ従来よりも少ない
記憶容量で済み、大容量の被試験半導体メモリの場合で
も高速動作の小容量メモリを少し用いてスクランブルメ
モリを構成することができ、小規模に構成することがで
きる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
従来のアドレス変換器を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. （１）アドレス発生部からのアドレスを、アドレス選択
   が自由に行える入力部データセレクタを通じてスクラン
   ブルメモリへアドレスとして供給してそのスクランブル
   メモリを読出し、その読出されたアドレスを被試験半導
   体メモリへ供給する半導体メモリ試験装置用アドレス変
   換器において、上記入力部データセレクタの出力と、上
   記スクランブルメモリの読出し出力とが入力され、アド
   レス選択を自由に行え、出力を上記被試験半導体メモリ
   へ供給する出力部データセレクタが挿入されたことを特
   徴とする半導体メモリ試験装置用アドレス変換器。