JPS62272164A - 半導体メモリ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［産業上の利用分野ｊ この発明は被試験メモリをパターン発生器よりのアドレ
スによりアクセスすると共に、パターン発生器よりのデ
ータを書込みその後、パターン発生器よりのアドレス信
号によってその被試験メモリを読出し、その読出された
データを期待値と比較して被試験メモリを試験する半導
体メモリ試験装置に関する。

「従来の技術」 従来のこの種の半導体メモリ試験装置は例えば第２図に
示すように構成されていた。パターン発生器１１のアド
レス端子１２よりアドレス信号を被試験メモ！７１３　
Ｋ与え、被試験メモリ１３のそのアドレスに、パターン
発生器１１で発生したデ−タ端子１４よりのデータを書
込む。その後パターン発生器１１より被試験メモリ１３
にアドレスを印加して読出し、その時読出されたデータ
と、パターン発生器１１から出力されたデータ、つまり
期待値データとの比較を論理比較器１５にて行い、被試
験メモリ１３の良否判定を行う。

パターン発生器１１はアドレス発生部２１、データ発生
部２２、データメモリ２３、クロック制御信号発生部２
４、シーケンス制御部２５により構成される。シーケン
ス制御部２５はアドレス発生部２１、データ発生部２２
、クロック制御信号発生部２４の制御を行う。アドレス
発生部２１は被試験メモリ１３に印加するアドレス信号
の発生を行う。データ発生部２２は被試験メモリ１３に
印加するデータ、つまり書込みデータ及び論理比較器１
５に出力する期待値データの発生を行５゜データメモリ
２３はデータ発生部２２と同じく被試験メモＩＪ　１３
に印加するデータ及び論理比較器１５に出力する期待値
データの発生を行う。データメモリ２３はあらかじめ書
込んでおいたデータを読出すことによりデータ発生を行
う。データ発生部２２は規則性のあるデータ発生に用い
られ。

データメモリ２３は規則性のないランダムなデータ発生
に用いられている。データ発生部２２よりデータをデー
タ端子１４へ出力するか、データメモリ２３よりデータ
をデータ端子１４へ出力するかはマルチプレクサ２６に
より切換える。

クロック制御信号発生部２４は被試験メモリ１３に印加
するクロックの制御信号を発生する。

「発明が解決しようとする問題点」 この第２図に示した従来の半導体メそり試験装置は次の
ような欠点があった。

論理演算機能を持ったメモリの試験を行う場合、パター
ン発生器より印加されるデータと、被試験メモリにすで
に書込まれているデータと、そのメモリ内で行われる論
理演算の種類とによって期待値データを決定しなければ
ならず、期待値データの発生が困難である。

「問題点を解決するための手段」 この発明によればパターン発生器より発生したアドレス
信号を被試験メモリに印加してアクセスし、またデータ
をその被試験メモリに印加して書込むように構成すると
共に、上記アドレス信号によってバッファメモリをアク
セスする。そのバッファメモリの書込みデータ入力端子
に直列に論理演算部を外部に設げ、その論理演算部に被
試験メモリに対する書込みデータを与えると共に、バッ
ファメモリから読出されるデータをその論理演算機能与
えてこれら両者の論理演算を行ってその論理演算結果を
そのバッファメモリ内に書込むようにする。被試験メモ
リ内で行う演算が複数種類ある場合は前記論理演算部で
どのような演算を行うかは被試験メモリに対する論理演
算を設定するためのアドレスの部分がその論理演算部に
対してラッチされ、その演算モードが決定される。従っ
て論理演算を内蔵するメモリに対する被試験メモリに対
する書込み内容と同一の内容がそのバッファメモリに書
込まれる。被試験メモリを読出す場合にはバッファメモ
リも同一アドレスで読出し、そのバッファメモリより読
出されたデータを期待値として被試験メモリより読出さ
れたデータと論理比較器で比較するようにされる。この
ようにして演算器内蔵の被試験メモリを試験することが
できる。

「実施例」 第１図はこの発明の実施例を示し、第２図に示した従来
装置と対応する部分には同一符号を付けである。

この発明では被試験メモリ１３と同等またはそれ以上の
記憶容量を持ったバッファメモリ３１と、パターン発生
器１１内にバッファメモリ３１に対する制御信号発生部
３２とが設けられる。

制御信号発生部３２はバッファメモリ３１に対する制御
信号を発生する。バッファメモリ３１は被試験メモリ１
３と同等またはそれ以上のメモリ容量を持ち、被試験メ
モリ１３のデータビット数に応じてメモリ構成を変える
ことができる。すなわち被試験メモリ１３が１ワード１
ビツトの時はバッファメモリ３１も１ワード１ピツト構
成に、被試験メモリ１３が１ワード４ピツトの時はバノ
ファメモリ３１も１ワード４ピツト構成になる。

バッファメモリ３１には被試験メモリ１３と同一のアド
レスが与えられており、読出し時にはパターン発生器１
１で発生したアドレス信号で被試験メモリ１３とバッフ
ァメモリ３１とを同時にアクセスし、被試験メモリ１３
からの読出しデータと、バッファメモリ３１からの読出
しデータである期待値データとを論理比較器１５で比較
し良否判定を行う。

更にこの発明ではバッファメモリ３１のデータ入力端子
の前段に論理演算部３６が挿入され、パターン発生器１
１よりのデータとバッファメモリ３１の読出しデータと
が論理演算部３６に入力され、その演算結果がバッファ
メモリ３１に書込まれる。この時、書込まれるバッファ
メモリ３１のアドレスは被試験メモリ１３に対する書込
みアドレスと同一とされる。

つまり被試験メモリ１３とバッファメモリ３１とにはパ
ターン発生器１１で発生された同一のアドレスが印加さ
れる。またパターン発生器１１で発生されたデータ端子
１４のデータは被試験メモリ１３と論理演算部３６とに
印加される。アドレス端子１２のアドレス信号中の被試
験メモリ１３内蔵の論理演算部の演算モードを設定する
部分が、論理演算部３６に演算モード設定データとして
与えられ、被試験メモリ１３でそのデータ書込みの際に
行う演算と全く同じ演算が論理演算部３６で行われ、そ
の結果がバッファメモリ３１に書込まれることになる。

論理演算部３６で演算を行うか否かは制御信号発生部３
２より出力される信号により制御される。このような動
作を行うことにより被試験メモリ１３の内容とバックア
メモリ３１の内容とは常に一致する。従って被試験メモ
リ１３とバッファメモリ３１とを同一のアドレスでアク
セスし、それぞれの読出しデータを論理比較器１５で比
較することにより被試験メモリ１３の良否判定を行うこ
とができる。

「発明の効果」 以上述べたようにこの発明の半導体メモリ試験装置によ
れば、バッファメモリを設けてそのノ（ラフアメモリを
被試験メモリをアクセスするアドレスと同一アドレスで
アクセスするようにし、かつ論理演算部を設け、これに
被試験メモリへ供給するデータと同一データ及びバッフ
ァメモリの読出しデータを入力して、互に論理演算を行
い、その結果をバッファメモリに書込むため、被試験メ
モリに対する書込み状態と同一状態にバッファメモリに
対して書込みが行われ、そのバッファメモリからの読出
し出力を期待値として被試験メモリの読出し出力と論理
比較することによって、演算機能をもった被試験メモリ
についても試験することができ、その場合にそのパター
ン発生器としては従来のパターン発生器とほぼ同様の構
成のものを用いることができ、全体として比較的簡単な
構成で試験装置を構成することができる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロック図、第２図は
従来の半導体メモリ試験装置を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. （１）パターン発生器よりのアドレス信号を被試験メモ
   リへ印加し、またパターン発生器よりくデータを被試験
   メモリに与えてこれを書込み、パターン発生器よりのア
   ドレス信号により被試験メモリを読出してその読出しデ
   ータと期待値とを論理比較器で比較して被試験メモリの
   試験を行う半導体メモリ試験装置において、 上記パターン発生器よりのアドレス信号が分岐してアド
   レス信号として与えられるバッファメモリと、 そのバッファメモリから読出されたデータと、上記パタ
   ーン発生器よりのデータとが与えられて互に論理演算が
   なされ、その演算結果を上記バッファメモリへ書込みデ
   ータとして供給する論理演算部とを備え、 上記パターン発生器よりのアドレス信号により上記被試
   験メモリが読出されて、そのパターン発生器よりの同一
   アドレス信号により上記バッファメモリが読出されてそ
   の読出し出力を上記期待値として上記論理比較器へ供給
   するようにされていることを特徴とする半導体メモリ試
   験装置。