JPH03149626A - スタック管理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明ζ友　情報処理装置例えばマイクロコンピュータ
装置て　データの受渡し例えば副プログラムで用いられ
る引き数や主プログラムへの戻り番地の格納に利用され
るスタックの管理方法に関するものであａ 従来の技術 従来のスタック管理方法の一例（例えば　特公昭６１−
４９６９６号公報「スタック形成方法」）を第３図に示
も 第３図において、演算処理装置ｌは後述の外部退避領域
の空き領域の先頭を示す外部退避ポインタ２、内部スタ
ック３、該内部スタック３の空き領域を示す内部スタッ
クポインタ４とこれらを結合する内部バス６を内蔵し　
外部退避領域８を内蔵する記憶装置７と外部バス９を介
して結合されていも 以上のように構成されたスタック管理方法において外部
退避ポインタ２は外部退避領域８の空きの先頭位置を示
し　内部スタックポインタ４は内部スタック３の空きの
先頭位置を示し　演算処理装置１がスタックへの書き込
み・読み出し動作を４１う場合、データを内部スタック
３に対して書き込み・読み出すとともに内部スタックポ
インタ４−を更新すも　また　内部スタックが充満状態
時に演算処理装置ｌがスタックへ書き込む時は内部スタ
ック３の内容の一部を内部スタックポインタ４、外部退
避ポインタ２の値をもとに外部退避領域８へ転送した微
　内部スタック３に書き込むととも−に内部スタックポ
インタ４と外部退避ポインタ２〜　を更新すも　また　
内部スタック３が空状態時にスタックから読み出す時は
外部退避領域８の内容の一部を外部退避ポインタ２、内
部スタックポインタ４の値をもとに内部スタック３へ転
送した後、内部スタック３から読み出すとともに　内部
スタックポインタ４と外部スタックポインタ２を更新す
ａ 発明が解決しようとする課題 しかしなが収　前記の−ような方法で（上　外部退避領
域８と内部スタック３間のデータ転送が行われている間
スタック処理が行われＬ　演算処理装置の動作が待たさ
れ　内部スタック処理の高速性が失われるという課題な
らびに外部バスもデータ転送により占有されてしまうと
いう課題を有していた 本発明はかかる点に鑑へ　内部スタック処理の高速性を
失わず、かつデータ転送の回数を低減し外部バスを占有
する時間を少なくさせ瓜　より柔軟なスタック管理方法
を提供することを目的とす課題を解決するための手段 本発明は前記課題を解決するため１　演算処理装置内に
ある内部スタックと記憶装置内にある外部退避領域とか
ら構成されるスタックを管理する際に前記記憶装置内に
外部退避領域　前記演算処理装置内に内部スタックおよ
び該内部スタックの読み出し・書き込み位置を示し周期
的に同じアドレスを示す内部スタックポインタ並びに前
記外部退避領域の空の先頭領域を示す外部退避ポインタ
さらに外部退避領域の最上位（最も新しい）の内容が内
部スタックのどの領域のデータなのかを示す外部退避領
域の退避状態表示手段と内部スタックのアドレスを格納
する内容の変更が可能なアドレス記憶手段とを有し　前
記演算処理装置が前記内部スタックへの書き込み・読み
出し動作を行う際に前記内部スタックポインタの示す位
置と前記退避状態表示手段からの情報により、前記内部
スタックの一定の領域にある内容を前記外部退避領域へ
データを内部スタックの動作とは独立に退避すへ　また
は前記外部退避領域からデータを内部スタックの動作と
は独立に前記内部スタックの一定の領域へ転送する機能
並びに前記アドレス記憶手段の内容を変更することによ
りデータ転送の回数を低減する機能とを特徴に備えたス
タック管理方法であ翫 作　　　用 本発明は前記構成により、内部スタックと外部退避領域
とのデータ転送とが内部スタックへの読み出し・書き込
み動作とは独立に行な賎　しかもデータ転送のタイミン
グを変更すること℃　演算処理装置と外部記憶装置との
データ転送の頻度を最小限にし　内部スタックに必要と
するデータを常に用意し　スタック操作の処理時間を著
しく低減すａ 実施例 ｆｉｔ図仕　本発明の一実施例を示す全体のブロック図
であ４　第１図において、　ｌは演算処理装置　２は後
述の外部退避領域の空き領域の先頭を示す外部退避ポイ
ンタ　３は内部スタッ久　４は内部スタック３の読み出
し・書き込み位置を示す内部スタックボイン久　５は後
述の外部退避領域への最後に退避した内部スタックの領
域を示す退避領域フラ久　６はこれらを結合する内部バ
入フは外部記憶装置　　８は前記外部記憶装置装置７の
一部である外部退避領域　９は演算処理装置ｌと外部記
憶装置７とを結合する外部バ入　１０から１３は内部ス
タックのアドレスの値を格納する第１から第４までのア
ドレスレジスタであａこのブロック図において外部退避
ポインタ２は第３図で示した従来例と同様に内部スタッ
ク３からのデータを外部退避領域８へ退避した際および
復帰した際にそれぞれ対応するワード数分だけ更新し　
常に内部スタック３とのデータの分泌を取っていａ 第２図は第１図の内部スタック３、内部スタックポイン
タ４を模式的に表現したものであａ　内部スタックポイ
ンタ４が周期性を持っていることか収　内部スタック３
は第２図のように最初と最後のワードで結合した円環と
して、また内部スタックポインタ４は円環上の位置を示
す指針として表現できも　第２図において内部スタック
３への書き込みが行われば内部スタックポインタ４は左
回り（反時計回り）し　読み出しが行われば内部スタッ
クポインタ２は右回り（時計回り）ＬＡｓ（−ｉ＋ｊ＋
ｋ＋ｌ＋ｍ＋ｎ）ワード変化すると一周して同じアドレ
スを示ｔ。ａ１からａ４は内部スタック３と外部退避領
域８とのデータ転送を行うタイミングを決定する内部ス
タックのアドレスを示し　それぞれ第１から第４のアド
レスレジスタ１０〜１３に格納されも　第２図では最初
のワードのアドレスを０番地とするとａｌ＝（ｉ−ｌ）
番地　ａ２−（ｉ＋ｊ−１）番地　ａ３＝（ｉ＋ｊ＋ｋ
＋１−１）番地　ａ４＝（ｉ＋ｊ＋ｋ＋　１　＋ｍ＝　
１　）もしくは（ｓ−ｎ−ｌ）番地とな、Ｌ　　ｊＪｌ
のアドレスレジスタ１０と第３のアドレスレジスタ１２
は外部退避領域からのデータ復帰動作の開始するアドレ
スの値を格納Ｌ　第２のアドレスレジスタ１１と第４の
アドレスレジスタ１３は外部退避領域へのデータ退避動
作の開始するアドレスの値をそれぞれ格納す也　また退
避領域フラグ５ζ上　内部スタック３で第２図の右領域
（ｉ＋ｊ＋ｋ）ワードを退避すると”　ｌ°番へ　第２
・図の左領域（１＋ｍ＋ｎ）ワードを退避すると”０°
に設定され　また内部スタック３へ退避したデータ（Ｉ
＋ｊ＋ｋ）ワードまたは（１＋ｍ＋ｎ）ワードが復帰す
るとフラグが反転す翫 以上のように構成された本実施例のスタック処理動作に
ついて、以下第２図を用いて説明すも内部スタックポイ
ンタ４が第１のアドレスレジスタｌＯに格納されている
値ａｌと同じアドレスを示しているとき、内部スタック
からの読み出しが行われると、退避領域フラグ５が°　
ｌ”ならば内部スタック３の右領域（１＋ｍ＋ｎ）ワー
ドへ外部退避領域から転送され　内部スタック３の右領
域に退避されていたデータが復帰されも　このとき退避
領域フラグ５は”　０°に設定されも　もし退避領域フ
ラグ５が初めから”　０°であったならば　もう既にデ
ータの復帰が行われているものとして外部退避領域から
のデータの復帰は行わなく〜 同様に内部スタックポインタ４が第３のアドレスレジス
タ１２に格納されている値ａ３と同じアドレスを示して
いるとき、内部スタックからの読み出しが行われると、
退避領域フラグ５が°　０゜ならば内部スタック３の右
領域（ｉ＋ｊ＋ｋ）ワードへ外部退避領域から転送され
データ復帰が行わ札　退避領域フラグ５は”　ｌｏに設
定されａもし退避領域フラグ５が初めから°　ｌ”であ
ったならば　右領域のデータの復帰が行われたものとし
て外部退避領域からのデータの復帰は行わな−一内部ス
タックポインタ４が第２のアドレスレジスタ１１に格納
されている値ａ２と同じアドレスを示していると本　ス
タックへの書き込みが行われると、退避領域フラグ５が
”　０”ならば内部スタック３の右領域（１＋ｍ＋ｎ）
ワードが外部退避領域に退避さｔ′Ｉ、退避領域フラグ
５は°　ｌｏに設定されも　従って新たに右領域が使用
可能の状態になａ　もし退避領域フラグ５が初めから”
　ｌ”であったならば　内部スタック３の右領域が既に
退避され使用可能な状態であるので新たな退避動作は実
行しなし 同様に内部スタックポインタ４が第４のアドレスレジス
タ１３に格納されている値ａ４と同じアドレスを示して
いるとき、内部スタックへの書き込みが行われると、退
避領域フラグ５が°　ｌｏならば内部スタック３の第２
図の左領域（ｉ＋ｊ＋ｋ）ワードが外部退避領域に退避
され　退避領域フラグ５は”　０”に設定され　左領域
が使用可能にな４　もし退避領域フラグ５が初めから′
　０゜であったならば　内部スタック３の右領域が既に
退避され使用可能な状態なので新たな退避動作は実行し
なＬ％ これらのデータの退避・復帰動作は実際に内部スタック
３の使用可能領域がなくなってからまたは必要なデータ
が内部スタック３になくなってから行われるのではなく
、上記の例ではアドレスａｌの場合には（ｉ−ｌ）ワー
ドへ　アドレスａ２の場合には（ｋ−ｌ）ワード分、ア
ドレスａ３の場合には（１−１）ワード分、アドレスａ
４の場合には（ｎ−１）ワード分の余裕が確保されてい
も　従って実際にスタック領域として使われるま　でに
外部退避領域８への退避動作または外部退避領域８から
の復帰動作を完了する時間的余裕を持つことができ、　
ｉ％　ｋ％　ｌ、　　ｎを適度に決定することにより内
部スタック処理が待たされる可能性は極めて低下すム データ転送の回数を減少させるためにζよ　第１のアド
レスレジスタｌＯと第２のアートレスレジスタ１１との
格納されている値の差および第３のアドレスレジスタ１
２と第４のアドレスレジスタ１３とに格納されている値
の差が太き賎　すなわちワード数ｊおよびｍが大きくな
ればよく〜　なぜならば内部スタックポインタ４が第２
図のｊワード、ｍワードで示される領域に存在する場合
にはデータ転送が全く行われないからであも　しかしｊ
およびｍの値を大きくするため番ζ　ｉ％　ｋ、　　ｌ
、　　ｎの各値を小さくするとデータ転送が行われたと
き＆へ　データ転送を終了させるだけの余裕が確保でき
なり内部スタックの高速性を生かせなくなも本実施例で
は第１から第４のアドレスレジスタｌＯ〜１３の値を変
更することによりこれらを調整することができａ　第１
から第４のアドレスレジスタｌＯ〜１３の値を変更する
アルゴリズムとして例えば以下のものが考えられも １、第１のアドレスレジスタｌＯ および第３のアドレスレジスタ１２の場合（１）内部ス
タックへのデータの復帰が行われた力丈　復帰データが
利用されずに内部アドレスポインタ４が第１または第３
のアドレスレジスタＩＯ・１２の値ａｌまたはａ３に再
びなったときく、ｔａｌまたはａ３の値を減少させへ　
すなわちワード数ｉまたは１を減少させも （２）内部スタックへのデータ復帰処理中に内部スタッ
クからの復帰データの読みだし要求が出され内部スタッ
ク処理が待た・　　　されたとき、第１または第３−の
アドレスレジスタ１０・１２の値ａｌまたはａ３を増加
させ４　すなわちワード数ｉまたは１を増加させも ２、第２のアドレスレジスタＩＯ および第４のアドレスルジースタ１２の場合（１）内部
スタックからのデータの退避が行われた′ｈ＜、退避し
たデータ領域が破壊されずに内部アドレスポインタ４が
第２または第４のアドレスレジスタ１１・１３の値ａ２
またはａ４に再びなったときは　ａ２またはａ４の値を
増加させへ　すなわちワード数ｋまたはｎを減少させも （２）内部スタックへのデータ退避処理中に内部スタッ
クの退避領域への書き込みが要求がだされ内部スタック
処理が待たされたとき、第２または第・４のアドレスレ
ジスタ１１−１３の値ａ２またはａ４を減少させ４　す
なわちワード数ｋまたはｎを増加させ翫 上記のアルゴリズムに従うと内部スタック動作を待たせ
る回数とデータ転送の回数との両者のバランスのとれる
ような値が第１から第４のアドレスレジスタｌＯ〜１３
に設定されも 以上のように本実施例によれ（ｆＳ　　これらの内部ス
タックと外部退避領域とのデータ転送を行う領域は常に
内部スタックポインタが示しているアドレスとは異なる
ので内部スタック動作は待たされることなく、読み出し
・書き込み動作を実行することができ、さらーにアドレ
スレジスタの値を変更することでデータ転送の回数を低
減することができへ な叙　本実施例ではスタックに書き込む時にはスタック
ポインタの値を増加し　読み出す時にはスタックポイン
タを減少するように示した力（これとは逆にスタックに
書き込む時にはスタックポインタの値を減少させ、読み
出すときにはスタックポインタの値を増加せる場合にお
いても同様であることは明かであａ　さ−らに内部スタ
ックの周期性・対称性を考處すること玄　実施例での述
べた４つのアドレスレジスタを２つに半減できることも
明らかであ４ 発明の効果　　　　− 以上説明したよう艮　本発明によれば内部スタックと外
部退避領域とを用いたスタック処理方法において、内部
スタック動作の速度を低下させることなく、高速のスタ
ック処理を実現することができ、その実用的効果は非常
に太きく〜

【図面の簡単な説明】

第１図は本発明のスタック管理方法一実施例を示す全体
ブロック医　第２図は同実施例の内部スタック・内部ス
タックポインタの動作説明＠　第３図は従来のスタック
形成方法を示すブロック図であも ｌ・・・演算処理装置　２・・・外部退避ボイン久３・
・・内部スタッ久　４・・・内部スタックボイン久５・
・・退避領域フラグ、６・・・内部バ入〕・・・外部記
憶装置　８・・・外部退避領域９・・・外部バ入　１０
・−・第、ｌのアドレスレジスタ１１・・・第２のアド
レスレジスタ １２・・・第３のアドレスレジス久 １３・・・第４のアドレスレジスタ。 代理人の氏名　弁理士　粟野重孝　はか１名ｈ　　　　
　　　　　　　　　　　　　Ｑ。 鋺 第２図 θ魯尼　　（ｊ−／）香芝 と値域　　　右領ｊ或

Claims (2)

【特許請求の範囲】
1. （１）演算処理装置、前記演算処理装置が実行すべきプ
   ログラムおよび取り扱うデータを格納する記憶装置それ
   らを結合する１または複数ビットの幅のバスからなる情
   報処理装置において、プログラム内でのデータの受渡し
   に先入後出のスタックメモリを管理するに当たり、前記
   記憶装置内に設定された外部退避領域と、前記演算処理
   装置内に内部スタックと前記内部スタックの読み出し・
   書き込み位置を示す内部スタックポインタと前記外部退
   避領域の空の先頭領域を示す外部退避ポインタと外部退
   避領域の最上位（最も新しい）の内容が内部スタックの
   どの領域のデータなのかを示す外部退避領域の退避状態
   表示手段と内部スタックのアドレス（位置）を記憶し内
   容の変更が可能な複数のアドレス記憶手段とを有し、前
   記演算処理装置が前記内部スタックへの書き込み・読み
   出し動作を行う際に前記内部スタックポインタの示す位
   置と前記退避状態表示手段からの情報により、前記内部
   スタックの一定の領域にある内容を前記外部退避領域へ
   データを退避する、または前記外部退避領域からデータ
   を前記内部スタックの一定の領域へ転送する機能を特徴
   とするスタック管理方法。
2. （２）内部スタックが（ｉ＋ｊ＋ｋ＋ｌ＋ｍ＋ｎ）ワー
   ド（ただしｉ、ｊ、ｋ、ｌ、ｍ、ｎは０以上の整数）で
   構成され、内部スタックポインタは、内部スタックの大
   きさｓワード（ただしｓ＝ｉ＋ｊ＋ｋ＋ｌ＋ｍ＋ｎ）ご
   とに元の位置を示すという周期性を有し、内部スタック
   への書き込み・読み出し動作と内部スタック・外部退避
   領域間のデータ転送動作とが独立して動作し、内部スタ
   ックポインタが第１のアドレス記憶手段に格納されてい
   る値と同じ値を示しかつ退避状態が第１の状態の時に内
   部スタックへの書き込みが行われる際に内部スタックの
   第１の領域にある（ｌ＋ｍ＋ｎ）ワードを外部退避領域
   に退避し退避状態を第２の状態に変化させ、内部スタッ
   クポインタが第２のアドレス記憶手段に格納されている
   値と同じ値を示しかつ退避状態が第２の状態の時に内部
   スタックへの書き込みが行われる際に内部スタックの第
   ２の領域にある（ｌ＋ｊ＋ｋ）ワードを外部退避領域に
   退避し退避状態を第１の状態に変化させ、内部スタック
   ポインタが第３のアドレス記憶手段に格納されている値
   と同じ値を示しかつ退避状態が第２の状態の時に内部ス
   タックからの読み出しが行われる際に内部スタックの第
   １の領域へ外部退避領域から（ｌ＋ｍ＋ｎ）ワードのデ
   ータを転送し退避状態を第１の状態に変化させ、内部ス
   タックポインタが第４のアドレス記憶手段に格納されて
   いる値と同じ値を示しかつ退避状態が第１の状態の時に
   内部スタックからの読み出しが行われる際に内部スタッ
   クの第２の領域へ外部退避領域から（ｉ＋ｊ＋ｋ）ワー
   ドのデータを転送し退避状態を第２の状態に変化させる
   ことを特徴とする請求項１記載のスタック管理方法。