JPH03139743A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03139743A JPH03139743A JP1278954A JP27895489A JPH03139743A JP H03139743 A JPH03139743 A JP H03139743A JP 1278954 A JP1278954 A JP 1278954A JP 27895489 A JP27895489 A JP 27895489A JP H03139743 A JPH03139743 A JP H03139743A
- Authority
- JP
- Japan
- Prior art keywords
- store
- buffer
- store data
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置に関し、特にキャッシュを有す
る処理装置と、主記憶装置とを含む情報処理装置内のス
トアバッファのデイグレード方式従来、この種の情報処
理装置においては、キャッシュおよび主記憶装置に対す
るストア処理を高速に行うためにストアバッファか設け
られているが、そのストアバッファで障害が発生すると
りトライネ可となっていた。
る処理装置と、主記憶装置とを含む情報処理装置内のス
トアバッファのデイグレード方式従来、この種の情報処
理装置においては、キャッシュおよび主記憶装置に対す
るストア処理を高速に行うためにストアバッファか設け
られているが、そのストアバッファで障害が発生すると
りトライネ可となっていた。
このような従来の情報処理装置では、ストアバッファで
障害が発生するとりトライネ可となり、装置が全く機能
しなくなるという欠点があった。
障害が発生するとりトライネ可となり、装置が全く機能
しなくなるという欠点があった。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ストアバッファに障害が発生したときで
も装置の再立上げを可能とし、装置の稼動性を向」ニさ
せることができるデータ処理装置の提供を目的とする。
されたもので、ストアバッファに障害が発生したときで
も装置の再立上げを可能とし、装置の稼動性を向」ニさ
せることができるデータ処理装置の提供を目的とする。
発明の構成
本発明によるデータ処理装置は、主記憶装置へのストア
データが保持されるストアバッファを有するデータ処理
装置であって、前記ストアバッファのエラーを検出する
検出手段と、前記検出手段により前記ストアバッファの
エラーが検出されたとき、前記ストアバッファをバイパ
スして前記ストアデータを前記主記憶装置に送出するバ
イパス手段とを設けたことを特徴とする。
データが保持されるストアバッファを有するデータ処理
装置であって、前記ストアバッファのエラーを検出する
検出手段と、前記検出手段により前記ストアバッファの
エラーが検出されたとき、前記ストアバッファをバイパ
スして前記ストアデータを前記主記憶装置に送出するバ
イパス手段とを設けたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、リクエストアドレス保持レジスタ（以
下アドレスレジスタとする） （ＰＡＲ）１はストア
アドレスバッファ（ＳＡＢ）５に登録するストアリクエ
ストアドレスを保持する。
る。図において、リクエストアドレス保持レジスタ（以
下アドレスレジスタとする） （ＰＡＲ）１はストア
アドレスバッファ（ＳＡＢ）５に登録するストアリクエ
ストアドレスを保持する。
ストアバッファリードポインタレジスタ（以下リードポ
インタとする）（ＳＲＡ）２はスＩ・アドレスレジスタ
５およびストアデータバッファ（ＳＤＢ）６に供給する
リードアドレスを保を存する。
インタとする）（ＳＲＡ）２はスＩ・アドレスレジスタ
５およびストアデータバッファ（ＳＤＢ）６に供給する
リードアドレスを保を存する。
ストアアドレスバッファライトポインタレジスタ（以下
ライトポインタとする）（ＳＷＡ）３はストアアドレス
バッファ５に供給するライトアドレスを保持する。
ライトポインタとする）（ＳＷＡ）３はストアアドレス
バッファ５に供給するライトアドレスを保持する。
ストアデータバッファライトポインタレジスタ（以下ラ
イトポインタとする）（ＤＷＡ）４はストアデータバッ
ファ６に供給するライトアドレスを保持する。
イトポインタとする）（ＤＷＡ）４はストアデータバッ
ファ６に供給するライトアドレスを保持する。
ストアアドレスバッファ５はオペランドキャッシュ１６
および主記憶装置（図示せず）に対してストア未処理の
ストアリクエストアドレスする。
および主記憶装置（図示せず）に対してストア未処理の
ストアリクエストアドレスする。
ストアデータバッファ６はオペランドキャッシュ１６お
よび主記憶装置に対してストア未処理のストアデータを
保持する。
よび主記憶装置に対してストア未処理のストアデータを
保持する。
ストアアドレスバッファ掃出しレジスタ（以下掃出しア
ドレスレジスタとする）（ＷＳＡ）７はストアアドレス
バッファ５からのストアリクエストアドレスを保持し、
そのストアリクエストアドレスをセレクタ（ＳＥＬ）１
．５および主記憶装置に送出する。
ドレスレジスタとする）（ＷＳＡ）７はストアアドレス
バッファ５からのストアリクエストアドレスを保持し、
そのストアリクエストアドレスをセレクタ（ＳＥＬ）１
．５および主記憶装置に送出する。
ストアデータバッファ掃出しレジスタ（以下掃出しデー
タレジスタとする）（ＷＳＤ）８はストアデータバッフ
ァ６からのストアデータを保持し、そのストアデータを
オペランドキャッシュ書込みデータレジスタ（以下書込
みデータレジスタとする）（ＤＡＷ）１４および主記憶
装置に送出する。
タレジスタとする）（ＷＳＤ）８はストアデータバッフ
ァ６からのストアデータを保持し、そのストアデータを
オペランドキャッシュ書込みデータレジスタ（以下書込
みデータレジスタとする）（ＤＡＷ）１４および主記憶
装置に送出する。
セレクタ（ＳＥＬ）９は通常時にストアデータバッファ
６に保持されたストアデータを選択し、ストアデータバ
ッファ６のデイグレード時にストアデータバッファ６に
まだ保持されていないスＩ・アデータ、すなわちストア
データバッファ６をバイパスされたストアデータを選択
する。
６に保持されたストアデータを選択し、ストアデータバ
ッファ６のデイグレード時にストアデータバッファ６に
まだ保持されていないスＩ・アデータ、すなわちストア
データバッファ６をバイパスされたストアデータを選択
する。
ストアデータバイパス選択指示フラグ（以下指示フラグ
とする）１０にはストアデータバッファ６のデイグレー
ド時に診断装置（図示せず）から“１”がセットされ、
その内容をセレクタ９およびポインタ制御部１１に通知
する。これにより、セレクタ９ではストアデータバッフ
ァ６をバイパスされたストアデータが選択される。
とする）１０にはストアデータバッファ６のデイグレー
ド時に診断装置（図示せず）から“１”がセットされ、
その内容をセレクタ９およびポインタ制御部１１に通知
する。これにより、セレクタ９ではストアデータバッフ
ァ６をバイパスされたストアデータが選択される。
ポインタ制御部１１はストアアドレスバッファ５および
ストアデータバッファ６のリードポインタ２と、ストア
アドレスバッファ５のライトポインタ３と、ストアデー
タバッファ６のライトポインタ また、ポインタ制御部１１はストアデータバッファ６の
デイグレード時にストアデータバッファ６へのストアデ
ータの送り元である演算部（図示せず）に、掃出しデー
タレジスタ８が次のタイミングでストアデータを受付け
られることを示す受付は可能信号を送出し、掃出しデー
タレジスタ８がストアデータを受イ」けられないときに
ストアデータの送出を抑止するために抑止信号を送出す
る。
ストアデータバッファ６のリードポインタ２と、ストア
アドレスバッファ５のライトポインタ３と、ストアデー
タバッファ６のライトポインタ また、ポインタ制御部１１はストアデータバッファ６の
デイグレード時にストアデータバッファ６へのストアデ
ータの送り元である演算部（図示せず）に、掃出しデー
タレジスタ８が次のタイミングでストアデータを受付け
られることを示す受付は可能信号を送出し、掃出しデー
タレジスタ８がストアデータを受イ」けられないときに
ストアデータの送出を抑止するために抑止信号を送出す
る。
ストアデータバッファエラー保持フラグ（以下エラー保
持フラグとする）１２にはストアデータバッファ６でス
トアデータバッファエラー検出部（以下エラー検出部と
する）１９によりエラーが検出されると、そのエラー情
報が保持される。
持フラグとする）１２にはストアデータバッファ６でス
トアデータバッファエラー検出部（以下エラー検出部と
する）１９によりエラーが検出されると、そのエラー情
報が保持される。
オペランドキャッシュアドレスレジスタ（以下アドレス
レジスタとする）（ＤＡＡ）１．３はオペランドキャッ
シュ１６に供給するアドレスを保持する。
レジスタとする）（ＤＡＡ）１．３はオペランドキャッ
シュ１６に供給するアドレスを保持する。
書込みデータレジスター４はオペランドキャッシュ１６
に書込まれる書込みデータを保持する。
に書込まれる書込みデータを保持する。
セレクタ１５はアドレスレジスターへのりクエストアド
レスと、掃出しアドレスレジスタ７からのストアリクエ
ストアドレス し、そのアドレスをアドレスレジスター３に送出する。
レスと、掃出しアドレスレジスタ７からのストアリクエ
ストアドレス し、そのアドレスをアドレスレジスター３に送出する。
読出しデータレジスタ（ＤＡＲ）１７はオペランドキャ
ッシュ１６または主記憶装置からの読出しデータを保持
し、その読出しデータを演算部および要求元（図示せず
）に送出する。
ッシュ１６または主記憶装置からの読出しデータを保持
し、その読出しデータを演算部および要求元（図示せず
）に送出する。
セレクタ（ＳＥＬ）１８はオペランドキャッシュ１６か
らの読出しデータと、主記憶装置からの読出しデータと
のうち一方を選択し、その読出しデータを読出しデータ
レジスター７に送出する。
らの読出しデータと、主記憶装置からの読出しデータと
のうち一方を選択し、その読出しデータを読出しデータ
レジスター７に送出する。
次に、第１図を用いて本発明の一実施例の動作について
説明する。
説明する。
通常時、演算部からアドレスレジスターにリクエストア
ドレスが送られてくると、そのリフニス！・がストアリ
クエストである場合にはアドレスレジスタ１の内容がス
トアアドレスバッファ５に登録され、演算部からのスト
アデータの待合わせが行われる。
ドレスが送られてくると、そのリフニス！・がストアリ
クエストである場合にはアドレスレジスタ１の内容がス
トアアドレスバッファ５に登録され、演算部からのスト
アデータの待合わせが行われる。
この間、ストアアドレスバッファ５には後続のストアリ
クエストアドレスが幾つか溜まることもある。
クエストアドレスが幾つか溜まることもある。
先にストアアドレスバッファ５に登録されているストア
リクエストアドレス ータが演算部で生成されると、演算部はそのストアデー
タをストアデータバッファ６に送出するとともに、スト
アデータバッファ登録タイミングをポインタ制御部１］
に送出する。
リクエストアドレス ータが演算部で生成されると、演算部はそのストアデー
タをストアデータバッファ６に送出するとともに、スト
アデータバッファ登録タイミングをポインタ制御部１］
に送出する。
ストアデータバッファ６はポインタ制御部１１の制御に
よりライトポインタ４から供給されるライトアドレスに
演算部からのストアデータを登録する。
よりライトポインタ４から供給されるライトアドレスに
演算部からのストアデータを登録する。
その後、ストアデータバッファ６に登録されたストアデ
ータはセレクタ９および掃出しデータレジスタ８を介し
て主記憶装置に送出されるとともに、セレクタ９と掃出
しデータレジスタ８と書込みデータレジスター４とを介
してオペランドキャッシュ１６に送出される。
ータはセレクタ９および掃出しデータレジスタ８を介し
て主記憶装置に送出されるとともに、セレクタ９と掃出
しデータレジスタ８と書込みデータレジスター４とを介
してオペランドキャッシュ１６に送出される。
同時に、ストアアドレスバッファ５に登録されたストア
リクエストアドレス ジスタ７を介して主記憶装置に送出されるとともに、掃
出しアドレスレジスタ７とセレクタ１５とアドレスレジ
スター３とを介してオペランドキャッシュ１６に送出さ
れる。
リクエストアドレス ジスタ７を介して主記憶装置に送出されるとともに、掃
出しアドレスレジスタ７とセレクタ１５とアドレスレジ
スター３とを介してオペランドキャッシュ１６に送出さ
れる。
ストアデータバッファ１６のデイグレード時、まずスト
アデータバッファ６にエラーが発生し、このエラーがエ
ラー検出部１４により検出されると、そのエラー情報が
エラー保持フラグ１２に保持され、装置が停止される。
アデータバッファ６にエラーが発生し、このエラーがエ
ラー検出部１４により検出されると、そのエラー情報が
エラー保持フラグ１２に保持され、装置が停止される。
診断装置はエラー保持フラグ１２に保持されたエラー情
報によりストアデータバッファ６のエラーであることが
分かると、ストアデータバッファ６をデイグレードする
ために指示フラグ１０に“１”をセットする。
報によりストアデータバッファ６のエラーであることが
分かると、ストアデータバッファ６をデイグレードする
ために指示フラグ１０に“１”をセットする。
診断装置の制御により装置が再開すると、演算部からア
ドレスレジスターにリクエストアドレスが送られるが、
このリクエストがストアリクエストである場合にはアド
レスレジスターの内容がスト アアドレスバッファ のストアデータの待合わせが行われる。
ドレスレジスターにリクエストアドレスが送られるが、
このリクエストがストアリクエストである場合にはアド
レスレジスターの内容がスト アアドレスバッファ のストアデータの待合わせが行われる。
この間、ストアアドレスバッファ５には後続のストアリ
クエストアドレスが幾つか溜まることもある。
クエストアドレスが幾つか溜まることもある。
先にストアアドレスバッファ５に登録されているスＩ・
アリクエストアドレスに対応したストアデータが演算部
で生成されると、演算部はそのストアデータをストアデ
ータバッファ６に送出するとともに、ストアデータバッ
ファ登録タイミングをポインタ制御部］１に送出する。
アリクエストアドレスに対応したストアデータが演算部
で生成されると、演算部はそのストアデータをストアデ
ータバッファ６に送出するとともに、ストアデータバッ
ファ登録タイミングをポインタ制御部］１に送出する。
このとき、指示フラグ１０には診断装置により” １．
”がセットされているので、セレクタ９てはストアデ
ータバッファ６をバイパスしたストアデータが選択され
、そのストアデータが掃出しデータレジスタ８に格納さ
れる。
”がセットされているので、セレクタ９てはストアデ
ータバッファ６をバイパスしたストアデータが選択され
、そのストアデータが掃出しデータレジスタ８に格納さ
れる。
ポインタ制御部１１は指示フラグ］０によりストアデー
タバッファ６のデイグレードが通知されているので、演
算部からのストアデータバッファ登録タイミングを受取
ると、演算部からのストア０ データを掃出しデータレジスタ８に受付けるのと同じタ
イミングで、ストアアドレスバッファ５から掃出しアド
レスレジスタ７にストアリクエストアドレスを掃出すよ
うにリードポインタ２の制御を行う。
タバッファ６のデイグレードが通知されているので、演
算部からのストアデータバッファ登録タイミングを受取
ると、演算部からのストア０ データを掃出しデータレジスタ８に受付けるのと同じタ
イミングで、ストアアドレスバッファ５から掃出しアド
レスレジスタ７にストアリクエストアドレスを掃出すよ
うにリードポインタ２の制御を行う。
同時に、ポインタ制御部１１は掃出しアドレスレジスタ
７および掃出しデータレジスタ８に現在台効な情報があ
るとし、演算部に抑１１−信号を送出して次のストアデ
ータの送出を抑１にさせる。
７および掃出しデータレジスタ８に現在台効な情報があ
るとし、演算部に抑１１−信号を送出して次のストアデ
ータの送出を抑１にさせる。
このように、ストアデータバッファ６にエラーが検出さ
れたとき、診断装置からの指示により演算部からのスト
アデータをストアデータバッファ６をバイパスさせて主
記憶装置に送出するようにすることによって、装置をダ
ウンさせることなく、装置の再立上げが可能となる。
れたとき、診断装置からの指示により演算部からのスト
アデータをストアデータバッファ６をバイパスさせて主
記憶装置に送出するようにすることによって、装置をダ
ウンさせることなく、装置の再立上げが可能となる。
これにより、ストアデータバッファ６をデイグレードし
た状態で装置を稼動することができるので、装置の稼動
性を向上させることができる。
た状態で装置を稼動することができるので、装置の稼動
性を向上させることができる。
発明の効果
以」二説明したように本発明によれば、ストアバソファ
にエラーが検出されたとき、ストアバッファをバイパス
してストアデータを主記憶装置に送出するようにするこ
とによって、装置の再立上げを可能とし、装置の稼動性
を向上させることができるという効果がある。
にエラーが検出されたとき、ストアバッファをバイパス
してストアデータを主記憶装置に送出するようにするこ
とによって、装置の再立上げを可能とし、装置の稼動性
を向上させることができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・リクエストアドレス保持レジスタ２・・
・・・・ストアバッファリードポインタ５・・・・・・
ストアアドレスバッファ６・・・・・・ストアデータバ
ッファ ７・・・・・・ストアアドレスバッファ掃出しレジスタ ８・・・・・・ストアデータバッファ 掃出しレジスタ ９・・・・・・セレクタ １０・・・・・・ストアデータバイパス選択指示フラグ ２ １１・・・・・・ポインタ制御部 １２・・・・・・ストアデータバッファエラー保持フラ
グ １９・・・・・・ストアデータバッファエラー検出部
る。 主要部分の符号の説明 １・・・・・・リクエストアドレス保持レジスタ２・・
・・・・ストアバッファリードポインタ５・・・・・・
ストアアドレスバッファ６・・・・・・ストアデータバ
ッファ ７・・・・・・ストアアドレスバッファ掃出しレジスタ ８・・・・・・ストアデータバッファ 掃出しレジスタ ９・・・・・・セレクタ １０・・・・・・ストアデータバイパス選択指示フラグ ２ １１・・・・・・ポインタ制御部 １２・・・・・・ストアデータバッファエラー保持フラ
グ １９・・・・・・ストアデータバッファエラー検出部
Claims (1)
- （１）主記憶装置へのストアデータが保持されるストア
バッファを有するデータ処理装置であって、前記ストア
バッファのエラーを検出する検出手段と、前記検出手段
により前記ストアバッファのエラーが検出されたとき、
前記ストアバッファをバイパスして前記ストアデータを
前記主記憶装置に送出するバイパス手段とを設けたこと
を特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278954A JPH03139743A (ja) | 1989-10-26 | 1989-10-26 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278954A JPH03139743A (ja) | 1989-10-26 | 1989-10-26 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139743A true JPH03139743A (ja) | 1991-06-13 |
Family
ID=17604378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278954A Pending JPH03139743A (ja) | 1989-10-26 | 1989-10-26 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139743A (ja) |
-
1989
- 1989-10-26 JP JP1278954A patent/JPH03139743A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386565A (en) | Method and system for controlling/monitoring computer system having plural operating systems to run thereon | |
| US5590337A (en) | Processor interface chip for dual-microprocessor processor system | |
| KR970071301A (ko) | 데이타 처리 시스템 및 그 방법 | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPH02196355A (ja) | 記憶処理システム | |
| JPH03139743A (ja) | データ処理装置 | |
| JPS6312030A (ja) | 情報処理装置のエラ−処理機構 | |
| JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
| JPH04305746A (ja) | キャッシュメモリ制御装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JPH06188909A (ja) | 異常パケット処理方式 | |
| JP3373253B2 (ja) | 情報処理装置 | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPH11232240A (ja) | マルチプロセッサシステムのキャッシュ障害処理方法 | |
| JPH05250258A (ja) | キャッシュ制御方式 | |
| JP2780552B2 (ja) | キャッシュ・メモリ内蔵型マイクロプロセッサ | |
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS63187339A (ja) | 情報処理装置 | |
| JP3005987B2 (ja) | デジタル信号処理装置 | |
| JP2805786B2 (ja) | 情報処理装置 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPH07244536A (ja) | レジューム支援機構 | |
| JPH0535543A (ja) | プログラム状態表示装置 | |
| JPS58185083A (ja) | キヤツシユメモリ制御方式 |