JPH03138733A - 動作エラー表示付制御装置 - Google Patents
動作エラー表示付制御装置Info
- Publication number
- JPH03138733A JPH03138733A JP1277653A JP27765389A JPH03138733A JP H03138733 A JPH03138733 A JP H03138733A JP 1277653 A JP1277653 A JP 1277653A JP 27765389 A JP27765389 A JP 27765389A JP H03138733 A JPH03138733 A JP H03138733A
- Authority
- JP
- Japan
- Prior art keywords
- error
- history memory
- hardware
- software
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000008014 freezing Effects 0.000 abstract 1
- 238000007710 freezing Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 229910019020 PtO2 Inorganic materials 0.000 description 2
- YKIOKAURTKXMSB-UHFFFAOYSA-N adams's catalyst Chemical compound O=[Pt]=O YKIOKAURTKXMSB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はＣＰＵを実装した制御装置内部のエラー情報
及びアドレス・データ情報を順次記録するとともに、ハ
ードウェア及びソフトウェアエラー発生時に該記録動作
を凍結して任意に読出せるようにした動作エラー表示付
制御装置に関するものである。
及びアドレス・データ情報を順次記録するとともに、ハ
ードウェア及びソフトウェアエラー発生時に該記録動作
を凍結して任意に読出せるようにした動作エラー表示付
制御装置に関するものである。
従来のこの種の装置として第２図に示すものがあった。
図において、１はｃｐｕ （演算部）、２はＰＩＯ（入
出力部）、３はメモリ、４はソフトウェアエラー表示用
プラズマインターフェースカード、５は前記ソフトウェ
アエラー表示用プラズマインターフェースカード４によ
りドライブされるプラズマデイスプレィ装置、７はエラ
ー収集用のモニタ部、６は上記各ハードウェアに共通の
システムバス、８はソフトウェアエラーレジスタ、９は
ハードウェアエラーレジスタである。 次に動作について説明する。まず、ＣＰＵＩはメモリ３
に予め格納されたプログラムに従い、Ｐ１０２からの入
力処理、内部演算及び、ＰｔＯ２への出力処理とメモリ
３への情報の格納等を繰り返し連続制御を行う。 上記制御演算の中で発生したソフトウェア検出エラー及
び、ハードウェア検出エラーはモニタ部７に伝達されソ
フトウェアエラーレジスタ８及びハードウェアエラーレ
ジスタ９に記憶されると共に、Ｌ−ＥＤ８Ｌ又は９Ｌに
表示される。 一方、ソフトウェアエラーに関しては、プラズマインタ
ーフェースカード４にも同時に伝達され、内部のメモリ
（図示せず）に記憶されると同時に、表示装置としての
プラズマデイスプレィ装置５にエラー情報を表示する。
出力部）、３はメモリ、４はソフトウェアエラー表示用
プラズマインターフェースカード、５は前記ソフトウェ
アエラー表示用プラズマインターフェースカード４によ
りドライブされるプラズマデイスプレィ装置、７はエラ
ー収集用のモニタ部、６は上記各ハードウェアに共通の
システムバス、８はソフトウェアエラーレジスタ、９は
ハードウェアエラーレジスタである。 次に動作について説明する。まず、ＣＰＵＩはメモリ３
に予め格納されたプログラムに従い、Ｐ１０２からの入
力処理、内部演算及び、ＰｔＯ２への出力処理とメモリ
３への情報の格納等を繰り返し連続制御を行う。 上記制御演算の中で発生したソフトウェア検出エラー及
び、ハードウェア検出エラーはモニタ部７に伝達されソ
フトウェアエラーレジスタ８及びハードウェアエラーレ
ジスタ９に記憶されると共に、Ｌ−ＥＤ８Ｌ又は９Ｌに
表示される。 一方、ソフトウェアエラーに関しては、プラズマインタ
ーフェースカード４にも同時に伝達され、内部のメモリ
（図示せず）に記憶されると同時に、表示装置としての
プラズマデイスプレィ装置５にエラー情報を表示する。
従来の動作エラー表示付制御装置は、以上のように構成
されているので、ハードウェアエラー及びソフトウェア
エラーが発生するとエラー表示はするものの演算プログ
・ラムのどの位置（番地）でエラーが発生したかを表示
することができない。 また、ハードウェアエラーについては、ＬＥＤによるエ
ラー表示のみでそれ以上の詳細内容を知ることはできな
い。 このため、制御装置の保守に多くの時間がかかるなどの
課題があった。 なお、近似技術として、特公平１−９４４５３号公報「
トレース収集出力方式」に記載されたものがある。 この発明は、上記のような課題を解消するためになされ
たもので、制御装置内のハードウェアエラー及び、ソフ
トウェアエラーが発生した時に、エラー発生時のアドレ
ス・データ情報をヒストリメモリに凍結すると共に、任
意のタイミングで、外部表示装置に読出して表示するこ
とができる動作エラー表示付制御装置を得ることを目的
とする。
されているので、ハードウェアエラー及びソフトウェア
エラーが発生するとエラー表示はするものの演算プログ
・ラムのどの位置（番地）でエラーが発生したかを表示
することができない。 また、ハードウェアエラーについては、ＬＥＤによるエ
ラー表示のみでそれ以上の詳細内容を知ることはできな
い。 このため、制御装置の保守に多くの時間がかかるなどの
課題があった。 なお、近似技術として、特公平１−９４４５３号公報「
トレース収集出力方式」に記載されたものがある。 この発明は、上記のような課題を解消するためになされ
たもので、制御装置内のハードウェアエラー及び、ソフ
トウェアエラーが発生した時に、エラー発生時のアドレ
ス・データ情報をヒストリメモリに凍結すると共に、任
意のタイミングで、外部表示装置に読出して表示するこ
とができる動作エラー表示付制御装置を得ることを目的
とする。
この発明に係る動作エラー表示付制御装置は、制御装置
の演算動作のアドレス・データ情報をクロックに同期し
て順次ヒストリメモリに記録すると共に、ソフトウェア
及びハードウェアにエラーが発生すると、該ヒストリメ
モリへの記録を凍結し、該エラー情報をソフトウェアエ
ラーレジスタ及びハードウェアエラーレジスタに格納し
、任意のタイミングで前記ヒストリメモリのアドレス・
データ情報及び前記夫々のレジスタのエラー情報とを外
部表示装置に出力するようにしたものである。
の演算動作のアドレス・データ情報をクロックに同期し
て順次ヒストリメモリに記録すると共に、ソフトウェア
及びハードウェアにエラーが発生すると、該ヒストリメ
モリへの記録を凍結し、該エラー情報をソフトウェアエ
ラーレジスタ及びハードウェアエラーレジスタに格納し
、任意のタイミングで前記ヒストリメモリのアドレス・
データ情報及び前記夫々のレジスタのエラー情報とを外
部表示装置に出力するようにしたものである。
この発明におけるヒストリメモリは、制御装置演算動作
時のアドレス・データ情報をクロックに同期して記録す
ると共に、ソフトウェア及びハードウェアにエラーが発
生すると該記録動作を凍結するので、ソフトウェアエラ
ーレジスタ及びハードウェアエラーレジスタに格納した
エラー発生時のエラー情報との関係からプログラムのど
の位置（番地）でエラーが発生したかを容易に解析でき
る。
時のアドレス・データ情報をクロックに同期して記録す
ると共に、ソフトウェア及びハードウェアにエラーが発
生すると該記録動作を凍結するので、ソフトウェアエラ
ーレジスタ及びハードウェアエラーレジスタに格納した
エラー発生時のエラー情報との関係からプログラムのど
の位置（番地）でエラーが発生したかを容易に解析でき
る。
以下、この発明の一実施例を図について説明する。
図中、第２図と同一の部分は同一の符号をもって図示し
た第１図において、７Ａはモニター・エラー収集部、１
０はエラー発生時のヒストリメモリ凍結信号、１１は割
込み検出回路、１２はアドレス・データ情報、１３はヒ
ストリメモリ制御回路、１４はヒストリメモリ１５への
イネーブル信号、１５はヒストリメモリ、１６はソフト
ウェアエラーレジスタエラー情報、１７はハードウェア
エラーレジスタエラー情報、１８はヒストリメモリ読出
し回路、１９はＣＲＴなどへの外部表示装置である。 次に、動作について説明する。まず、ＣＰＵＩはメモリ
３に予め格納されたプログラムに従いＰ２Ｏ３から入力
された情報の入力処理や内部演算及びＰｔＯ２から出力
される情報の出力処理を繰り返して行う。 このようなＣＰＵ１による制御演算の実行のたびに、そ
のアドレス・データ情報１２はクロックに同期して順次
ヒストリメモリ１５に記録される。 前記制御演算の途中でソフトウェアエラー、またはハー
ドウェアエラーが発生すると直ちに、モエラー・エラー
収集部７Ａにエラー発生が伝達され、ソフトウェアエラ
ーレジスタ８及びハードウェアエラーレジスタ９に記録
されると同時に、ヒストリメモリ制御回路１３に伝達さ
れイネーブル信号１４をオフ状態にしてヒストリメモリ
１５へのアドレス・データ情報１２の記録動作を凍結さ
せる。 さらに、ヒストリメモリ読出し回路１８により任意のタ
イミングでヒストリメモリ１５の記録情報及び、ソフト
ウェアエラーレジスタ８及びハードウェアエラーレジス
タ９のエラー情報１６．１７を外部表示装置１９へ読出
すことができる。 なお、上記実施例では、ＣＰＵが１組採用された制御装
置の１重化システムについて示したが、待機冗長システ
ム等多重化システムであってもよく、上記実施例と同様
の効果を有する。
た第１図において、７Ａはモニター・エラー収集部、１
０はエラー発生時のヒストリメモリ凍結信号、１１は割
込み検出回路、１２はアドレス・データ情報、１３はヒ
ストリメモリ制御回路、１４はヒストリメモリ１５への
イネーブル信号、１５はヒストリメモリ、１６はソフト
ウェアエラーレジスタエラー情報、１７はハードウェア
エラーレジスタエラー情報、１８はヒストリメモリ読出
し回路、１９はＣＲＴなどへの外部表示装置である。 次に、動作について説明する。まず、ＣＰＵＩはメモリ
３に予め格納されたプログラムに従いＰ２Ｏ３から入力
された情報の入力処理や内部演算及びＰｔＯ２から出力
される情報の出力処理を繰り返して行う。 このようなＣＰＵ１による制御演算の実行のたびに、そ
のアドレス・データ情報１２はクロックに同期して順次
ヒストリメモリ１５に記録される。 前記制御演算の途中でソフトウェアエラー、またはハー
ドウェアエラーが発生すると直ちに、モエラー・エラー
収集部７Ａにエラー発生が伝達され、ソフトウェアエラ
ーレジスタ８及びハードウェアエラーレジスタ９に記録
されると同時に、ヒストリメモリ制御回路１３に伝達さ
れイネーブル信号１４をオフ状態にしてヒストリメモリ
１５へのアドレス・データ情報１２の記録動作を凍結さ
せる。 さらに、ヒストリメモリ読出し回路１８により任意のタ
イミングでヒストリメモリ１５の記録情報及び、ソフト
ウェアエラーレジスタ８及びハードウェアエラーレジス
タ９のエラー情報１６．１７を外部表示装置１９へ読出
すことができる。 なお、上記実施例では、ＣＰＵが１組採用された制御装
置の１重化システムについて示したが、待機冗長システ
ム等多重化システムであってもよく、上記実施例と同様
の効果を有する。
以上のように、この発明によれば、制御装置内部のソフ
トウェア、及びハードウェア検出エラー発生時のアドレ
ス・データ情報をヒストリメモリに凍結し、その後、エ
ラー情報と共に読出して外部表示装置に出力できるよう
に構成したので、エラーの位置等を直ちに把握すること
ができて装置の保守性を飛躍的に向上させることができ
る効果がある。
トウェア、及びハードウェア検出エラー発生時のアドレ
ス・データ情報をヒストリメモリに凍結し、その後、エ
ラー情報と共に読出して外部表示装置に出力できるよう
に構成したので、エラーの位置等を直ちに把握すること
ができて装置の保守性を飛躍的に向上させることができ
る効果がある。
第１図はこの発明の一実施例による動作エラー表示付制
御装置のブロック構成図、第２図は従来の動作エラー表
示付制御装置のブロック構成図である。 図において、８はソフトウェアエラーレジスタ、９はハ
ードウェアエラーレジスタ、１３はヒストリメモリ制御
回路、１５はヒストリメモリ、１８はヒストリメモリ読
出し回路、１９は外部表示装置。 なお、図中、同一符号は同一、又は相当部分を示す。
御装置のブロック構成図、第２図は従来の動作エラー表
示付制御装置のブロック構成図である。 図において、８はソフトウェアエラーレジスタ、９はハ
ードウェアエラーレジスタ、１３はヒストリメモリ制御
回路、１５はヒストリメモリ、１８はヒストリメモリ読
出し回路、１９は外部表示装置。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 動作時のソフトウェアエラー、及びハードウェアエラー
情報をソフトウェアエラーレジスタ、及びハードウェア
エラーレジスタに格納して該エラー情報を表示装置に出
力する動作エラー表示付制御装置において、前記動作時
のアドレス・データ情報を記録するヒストリメモリと、
前記ソフトウェアエラーレジスタ、及びハードウェアエ
ラーレジスタの内容に従って所定の条件発生時にヒスト
リメモリの記録動作を凍結する信号を発生するヒストリ
メモリ制御回路と、前記ヒストリメモリの記録情報、及
びソフトウェアエラーレジスタ、又はハードウェアエラ
ーレジスタのエラー情報を任意のタイミングで外部表示
装置へ読出すヒストリメモリ読出し回路とを備えたこと
を特徴とする動作エラー表示付制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1277653A JPH03138733A (ja) | 1989-10-25 | 1989-10-25 | 動作エラー表示付制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1277653A JPH03138733A (ja) | 1989-10-25 | 1989-10-25 | 動作エラー表示付制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03138733A true JPH03138733A (ja) | 1991-06-13 |
Family
ID=17586427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1277653A Pending JPH03138733A (ja) | 1989-10-25 | 1989-10-25 | 動作エラー表示付制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03138733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009101716A1 (ja) * | 2008-02-14 | 2009-08-20 | Mitsubishi Electric Corporation | コントロールセンタ |
-
1989
- 1989-10-25 JP JP1277653A patent/JPH03138733A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009101716A1 (ja) * | 2008-02-14 | 2009-08-20 | Mitsubishi Electric Corporation | コントロールセンタ |
| CN101953042A (zh) * | 2008-02-14 | 2011-01-19 | 三菱电机株式会社 | 控制中心 |
| JP5008729B2 (ja) * | 2008-02-14 | 2012-08-22 | 三菱電機株式会社 | コントロールセンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04649A (ja) | リモートチャネル装置の障害情報転送方式 | |
| JPH03138733A (ja) | 動作エラー表示付制御装置 | |
| JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
| JPS6383841A (ja) | プログラムテスト可能な計算機中央処理装置 | |
| JP2005165825A (ja) | トレース情報記録装置 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH0241781B2 (ja) | ||
| JPH02308345A (ja) | 端末装置のデータ収集システム | |
| JPH02126345A (ja) | 情報処理装置 | |
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| JP3064687B2 (ja) | データメモリ制御装置 | |
| JPS61267151A (ja) | インタ−フエ−スモニタ | |
| JPH0687223B2 (ja) | 処理時間監視方式 | |
| JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
| JPH04105140A (ja) | スイッチ操作履歴の収集方式 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPH07230432A (ja) | 計算装置 | |
| JPS63305437A (ja) | システムステ−トトレ−サ | |
| JPH11134261A (ja) | 入出力制御装置 | |
| JPH07311733A (ja) | Ｓｃｓｉ制御装置 | |
| JPS63195781A (ja) | デイジタル入力装置 | |
| JPS6226508A (ja) | 位置決めユニツト | |
| JPH02170214A (ja) | 電源切断監視方式 | |
| JPH01233532A (ja) | マルチプロセッサシステムにおけるトレース制御方式 | |
| JPH0272443A (ja) | データ処理装置 |