JPS63195781A - デイジタル入力装置 - Google Patents

デイジタル入力装置

Info

Publication number
JPS63195781A
JPS63195781A JP62027311A JP2731187A JPS63195781A JP S63195781 A JPS63195781 A JP S63195781A JP 62027311 A JP62027311 A JP 62027311A JP 2731187 A JP2731187 A JP 2731187A JP S63195781 A JPS63195781 A JP S63195781A
Authority
JP
Japan
Prior art keywords
circuit
state
state change
computer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62027311A
Other languages
English (en)
Inventor
Akitoshi Hara
原 明利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62027311A priority Critical patent/JPS63195781A/ja
Publication of JPS63195781A publication Critical patent/JPS63195781A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、プロセス用計算機においてブラントの監視
等を行う際に好適なトレース機能付のディジタル入力装
置に関する。
(従来の技術) 第2図は従来のこの種のディジタル入力装置の溝成を示
すブロック図である。
同図に置いて、入力回路1は外部プロセスからの信号を
論理レベルに弯換したのち、状態変化検出回jB2及び
CPUへの入力ドライバー4へと与える。状態変化検出
回路2は、入力回路1から与えられる論理レベル信号が
“1″→′O°′又は110 II→゛1″に変化した
時に、割込回路3に信号を発生する。
割込回路3は、状態変化検出回路2からの状態変化に応
答して、計n機に対し割り込み信号を出力する。
この計算機としては、専用のプロセス計n機を使うこと
もあるし、D D C(D 1rect  D 1g1
talcontrol ’)用計q機の一部を流用する
こともある。
この様なプロセス入力装置を用いて、プラント異常時の
入力信号トレースをする場合、従来は割り込み回路3か
ら出力される割り込み信号に応答して、計算機(CPU
)は所定のトレース用プログラムを実行させ、ドライバ
4を介して入力回路1の入力状態を読取っていた。
しかしながら、この様な方法にあっては、計算機側のソ
フトウェア上の負担が大きく、特にDDCを行っている
様なシステムにあっては、システムがその異常処理を行
う為に専有されてしまう問題点があった。
(発明が解決しようとする問題点) この発明は上記の問題点を解決するためになされたもの
で、その目的とするところは、計算機(CPU)に負担
をかけることなく、この種の異常時トレースを確実に実
行できる様にしたディジタル入力装置を提供することに
ある。
[発明の構成] (問題点を解決するための手段) この発明は上記の目的を達成するために、外部プロセス
から入力される信号の状態変化を検出する状態変化検出
回路と、 外部プロセスのプロレス状態をトレースするトレースエ
リアを有し、計算機から任意に読み取りが可能なトレー
スメモリと、 前記状態変化検出回路からのサンプリング要求に応じ、
それ以降外部プロセスの状態を前記トレースメモリに一
定周期でサイクリックに書き込むマイクロプロセッサと
、 を備えたことを特徴とするものである。
(作用) この発明に係わるマイクロプロセッサは、状態変化検出
時点を基点として、それ以降外部プロセスの状態をトレ
ースメモリに一定周期でサイクリックに書き込む。
したがって、計算機側モは、所望の時にトレースメモリ
をアクセスすることによって、トレース状態を読取るこ
とができるから、計算機の負担が著しく軽減される。
(実施例) 第1図は本発明に係るディジタル入力装置の一実施例を
示すブロック図である。
なお、同図において館記第1図に示された従来例と同一
構成部分については同符号を付して説明は省略する。
この実施例装置の特徴は、計算機と入力回路1との間に
トレースメモリ6を設け、このメモリ6をドライバ4を
介して計算機側から任意にアクセス可能に構成すると共
に、状態変化検出回路2においてプロセス状態変化が検
出されたときサンプリング要求をマイク0プロセツサ5
に出力する。
マイクロプロセッサ5は、以後入力回路1から取り込ま
れる外部プロセスの状態をトレースメモリ6に一定周期
でサイクリックに書き込む。
次に動作を説明する。外部プロセスとしては、例えばタ
ービン発1[の制御装置などを挙げることができ、この
様な外部プロセスからは例えば発電機のトリップ信号な
どの接点信号が入力される。
入力回路1では、外部プロセスから与えられる多数の信
号をそれぞれディジタル信号に変換したのち、状態変化
検出回路2及びトレースメモリ6へと供給する。
状態変化検出回路2において、入力回路1からの信号が
論理“1″から論理110 I+に又は論理“0″から
論理“1”に変化したことが検出されると、割り込み回
路3が駆動されて、計算機に対し状態変化有”が伝えら
れる。
一方、マイクロプロセッサ5では、状態変化検出回路2
からのサンプリング要求に応答し、その後一定のサンプ
リング周期をもって入力回路1からの外部プロセスの信
号状態をトレースメモリ6に履き込む。
このサンプリング周期は、外部プロセスの種類に合わせ
て適当に設定されている。
そして、計算機側では、任意のタイミングでドライバ4
を介してトレースメモリ6の状態をシステムバスに取り
込むことによって、外部プロセスの信号状態をトレース
情報の形で認識することができるものである。
したがって、以上のディジタル人力Hrllによれば、
外部プロセスに状態変化が発生した時に、計算機側の処
理とは別に、マイクロプロセッサ5が一定のサンプリン
グタイミングをもってトレース処理を行っている為、計
算機側においては、プロセス処理に専念することができ
、適当な時点でトレースメモリ6の内容を読み出すこと
によって、トレース情報を確実に得ることができる。
特に従来のトレース方法の場合、割り込み処理レベルが
低いと、これが計fx機で受けつけてもらえず、この結
束外部プロセスの変化を通常は数十点の入力が存在する
)見逃がすおれそがあったが、この発明によれば、プロ
セス異常の発生時における入力状態を確実にトレースす
ることができる。
[発明の効果] 以上の実施例の説明でも明らかなようにこの発明によれ
ば、計n1aに負担をかけることなく外部入力の状態を
詳細にトレースすることができる。
【図面の簡単な説明】
第1図は本発明に係わるディジタル人力装茸の構成を示
すブロック図、第2図は従来のディジタル入力装置の構
成を示すブロック図である。 1・・・入力回路 2・・・状態変化検出回路 3・・・割込回路 4・・・ドライバ 5・・・マイクロプロセッサ

Claims (1)

    【特許請求の範囲】
  1. (1)外部プロセスから入力される信号の状態変化を検
    出する状態変化検出回路と、 外部プロセスのプロセス状態をトレースするトレースエ
    リアを有し、計算機から任意に読取りが可能なトレース
    メモリと、 前記状態変化検出回路からのサンプリング要求に応じそ
    れ以降外部プロセスの状態を前記トレースメモリに一定
    周期でサイクリックに書き込むマイクロプロセッサと、 を具備することを特徴とするディジタル入力装置。
JP62027311A 1987-02-10 1987-02-10 デイジタル入力装置 Pending JPS63195781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62027311A JPS63195781A (ja) 1987-02-10 1987-02-10 デイジタル入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62027311A JPS63195781A (ja) 1987-02-10 1987-02-10 デイジタル入力装置

Publications (1)

Publication Number Publication Date
JPS63195781A true JPS63195781A (ja) 1988-08-12

Family

ID=12217540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62027311A Pending JPS63195781A (ja) 1987-02-10 1987-02-10 デイジタル入力装置

Country Status (1)

Country Link
JP (1) JPS63195781A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020889A1 (en) * 1993-03-03 1994-09-15 Fanuc Ltd Method for debugging sequence program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020889A1 (en) * 1993-03-03 1994-09-15 Fanuc Ltd Method for debugging sequence program
US5687074A (en) * 1993-03-03 1997-11-11 Fanuc Ltd. System for debugging sequence program

Similar Documents

Publication Publication Date Title
JPS5886648A (ja) トレ−ス装置
JPH1145194A (ja) 集積回路装置、その動作制御方法
JPS63195781A (ja) デイジタル入力装置
KR102603835B1 (ko) 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치
JP2714651B2 (ja) カウンタ回路
JPS63118964A (ja) 情報処理装置
JPH0581087A (ja) プロセサのモニタ方式
JPH074669Y2 (ja) 割込要求処理回路
JPH0652013A (ja) トレース回路
JPS6128144A (ja) トレ−ス動作実行装置
JPH02281341A (ja) デバッグ時のライトデータ確認方法
JPS6349942A (ja) 演算処理装置
JPH0251749A (ja) プロセッサ使用率測定回路
JPS61193240A (ja) コンピユ−タ装置
JPH04346112A (ja) リセット信号識別方法及び装置
JPS609294B2 (ja) 電子計算機におけるトレ−ス方式
JPS63132303A (ja) 車載用マイクロコンピユ−タ応用制御装置
JPH03138733A (ja) 動作エラー表示付制御装置
JPH0635760A (ja) トレース機能付バッファ装置
JPH02309436A (ja) メモリ制御方式
JPS63182750A (ja) マイクロコンピユ−タ開発支援装置
JPS60170854U (ja) マイクロコンピユ−タ
JPS63133820A (ja) デジタル保護リレ−装置
JPS63318651A (ja) メモリ管理回路
JPS61286936A (ja) ステップ動作制御方式