JPH03129632A - 電子放出素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子放出素子に関する。

［従来の技術］ 従来、電子放出素子としては、多くの種類の冷陰極電子
放出素子が研究されてきた。以下、従来の電子放出素子
として、半導体材料を用いた電子放出素子を例に採って
説明する。

半導体材料を用いた電子放出素子は、半導体技術の進歩
にしたがって、さまざまな改良が加えられている。

半導体材料を用いた電子放出素子としては、例えば、負
の電極親和力を利用してＰＮ接合に順バイアスを加えて
電子を放出する素子（特公開昭６Ｏ−５７１７３）や、
ＰＮ接合に逆バイアスを印加してアバランシェ増幅を起
こし、このアバランシェ増幅（電子なたれ）により発生
したホットエレクトロンを放出させる素子（米国特許４
２５９５７８、同４３０３９３０）等がある。

これら従来の電子放出素子においては、いづれも表面が
単一の電極層によって構成されていた。

また、これら従来の電子放出素子に係ね（つ、電子を放
出させる面の仕事関数を低くすることにより、電子の放
出の効率を向上させる技術が知られている０例えば、上
述のごときＰＮ接合に逆バイアスを掛けることによって
アバランシェ増幅を起こさせる電子放出素子にあっては
、Ｎ型半導体層の表面にセシウム等を付着させることに
よって仕事関数を低下させて、電子の放出の効率を向上
させている。

［発明が解決しようとする課題］ しかし、半導体の表面にショットキー電極を形成した構
造の電子放出素子においては、仕事関数の低い材料を用
いてショットキー電極を形成した場合、当該電子放出素
子の製造工程において、ショットキー電極が酸化して高
抵抗膜になったり水酸化物になって変質したりするおそ
れがあり、このため、ショットキー電極の電子放出面の
仕事関数の値が高くなって電子放出効率やダイオード特
性が劣化するおそれがあるという課題があった。

本発明は、このような従来の電子放出素子の有する課題
に鑑みて試されたものであり、電圧印加用電極が酸化あ
るいは水酸化しにくく、したがつて優れた電子放出効率
を保証しつる電子放出素子を提供することを目的とする
。

［課題を解決するための手段］ 本発明の電子放出素子は、固体層と、当該固体層表面に
バイアスを印加するための電圧印加用電極と、当該バイ
アスを印加することにより発生した電子を放出するため
の電子放出用電極とを有し、 当該電子放出用電極を形成する材料が、前記電圧印加用
電極を形成する材料よりも仕事関数が低い材料であるこ
とを特徴とする。

上記特徴においては、前記電圧印加用電極に電圧を印加
するための配線電極をさらに有することが望ましい。

［作用］ 本発明によれば、電子放出部の表面電極の形成において
、電圧印加用電極よりも仕事関数の低い材料により形成
された電極（以下、電子放出用電極）、電圧印加用電極
に電圧を印加するための電極（以下、配線室ｉ）等を形
成して多層電８ｉ構成にすることにより、表面電極の機
能を分離し、各機能に最も適した電極用材料を選択する
ことができ様にした。したがって、安定な電圧印加面と
電子放出面をそれぞれの機能に合せて形成することがで
きる他、電極の抵抗値を低くすることも可能となり、こ
れにより、上述のごとき従来技術の課題を解決し、優れ
た電子放出効率を保証しつる電子放出素子を提供するこ
とが可能となる。

［実施例］ 以下、本発明の実施例について、図を用いて説明する。

（実施例１） 本発明の１実施例として、アバランシェ増幅を用いた半
導体電子放出素子を例に採って説明する。

第１図は本発明の１実施例に係わる電子放出素子を示す
概略的断面図である。

まず、本実施例に係わる電子放出素子の構成について、
第１図を用いて説明する。

第１図において、１は不純物濃度５Ｘ１０”Ｃｍ−”の
Ｐ０型ＧａＡｓ基板である。２は不純物濃度１　ｘ　１
０”ｃｍ−’のＰ型ＧａＡｓ層であり、ＰＩ型ＧａＡｓ
基板１上に分子線エピタキシャル法（ＭＢＥ）により形
成されたものである。このＰ型ＧａＡｓ層２には、Ｆ　
Ｉ　Ｂ　（Ｆｏｃｕｓｅｄ　ＩｏｎＢｅａｍ）装置を用
いてＢｅイオンを注入することにより、約４μｍ巾の２
１層３が形成されている。

また、Ｐ型ＧａＡｓ層２上には、１０ｎｍ厚のタングス
テンからなるショットキー電極４がスパッタリング法に
よって形成されている。ざらに、ショットキー電極４上
には、電流集中領域の電圧降下を起こさないように電気
抵抗の少ない材料によって形成され且つ電子放出領域３
の近く（約４μｍ）に設けられた配線電極５と電子放出
効率を高めるために低仕事関数材料によって形成された
厚さ１０ｎｍ以下の電子放出用電極６とが配されている
。

このような電子放出素子において、電子放出用電極６か
ら電子放出を行うには、Ｐ０型ＧａＡｓ基板１と配線電
極５との間に逆バイアスを印加し、ショットキー電極４
とＰゝ領域３のショットキー界面の受光層内にアバラン
シェ増幅を起させればよい。ショットキー電８ｉ４は、
良効なショットキー界面を作ることができ熱的にも安定
な材料で形成されており、アバランシェ増幅によるホッ
トエレクトロンのショットキー界面付近での散乱による
エネルギーロスを最小にすることにより電子なだれの発
生の効率を向上させている。ショットキー電極４を通過
した電子は、電子放出用電極６から、数％程度の高効率
で真空内に放出される。配線電極５はＰゝ領域３から放
出した電子が電極５の側壁でけられない程度にＰゝ領域
３に近接しており、電子放出素子近のショットキー電極
４の温度上昇を防止するようになっている。

次に、第１図に示した電子放出素子の製造工程について
、第２図を用いて説明する。

■Ｐゝ型ＧａＡｓ基板１上に、分子線エピタキシャル法
により、Ｐ型ＧａＡｓ層２を形成させた。不純物濃度は
、ｉ　ｘ　ｔ　Ｏ”ｃｍ−’とした。

■Ｐ型ＧａＡｓ層２に、Ａｕ、Ｂｅ、Ｓｔ液体金属をイ
オン源として用いたＦＩＢによりエネルギー４０ＫｅＶ
のＢｅイオンをン主人して、Ｐ０領域３を形成した。こ
の状態を第２図（ａ）に示す。なお、Ｐ”領域３の不純
物濃度は８ｘ１０Ｉｔｃｍ−３とし、深さは４μｍ以下
とした。ＦＩＢを用いれば、この方法で、深さ０．１μ
ｍ程度までの電子放出領域を形成することは容易に可能
となる。

■イオン注入領域、すなわちＰ”領域３の活性化を行う
ために、７００℃、２０分間、アルシン十Ｎ２＋８２雰
囲気中でキャップ１ノスアニールを行った。

■スパッタリング法で１０ｎｍのタングステン（Ｗ）＠
をショットキー電極４として形成した。

この状態を第２図（ｂ）に示す。

■配線電極５としてのＡｌｌをリフトオフするための１
／シスト７を第２図（Ｃ）に示すようにバーニングし、
さらに、第２図（ｄ）に示すようにＡｆｌ配線５を形成
した。

■電子放出用電極６を、厚さが１０ｎｍ以下となるよう
に、Ｂａ、Ｃｓ、ＬａＢ６　、ＧｄＴｉＣ，ＺｎＣによ
って形成した。この状態を第２図（ｅ）に示す。

以上、第１図に示した電子放出素子の製造工程について
説明した。

以上説明したような本実施例の電子放出素子によれば、
ショットキー電極４、配線電８１１５、電子放出用電極
６を、それぞれ機能を分離させて設けることにより、そ
れぞれに合った電極材料を選択することができるので、
特性を最適化することができる。

なお、上述の製造工程においては、Ｐゝ領域３は、Ｐ型
ＧａＡｓ層２のエピタキシャル成長中にＦＩＢで選択的
にＢｅを注入することによっても形成することが可能で
ある。また、ショットキー電極４は分子線エピタキシャ
ル法を用いて形成させてもよい。さらに、工程■は必ず
しも真空中で行なう必要はなく、工程■の後に大気中に
一担出して工程■を行なった後、電子放出を行なう真空
室内で工程■を行なってもよい。

また、本実施例においては、基板材料としてＧａＡｓを
用いた電子放出素子について説明したが、その他、基板
材料としてＳｔ、ＧａＰＡｆｌＧａＡｓ、ＳｉＣ，ダイ
ヤモンド、ＡｆＬＮ等を用いた電子放出素子においても
、同様の効果を得ることができることはもちろんである
。

さらに、アバランシェ型の電子放出素子に限らず、ショ
ットキー電極を用いたＮＥＡ型の電子放出素子や、ＭＩ
Ｍ型の電子放出素子、ＭＩｓ型の電子放出素子等に適用
した場合にも同様の効果を得ることが可能である。

（実施例２） 本発明の第２の実施例として、引出し電極またはレンズ
電極を有する電子放出素子を作成した場合について説明
する。

第３図は、本実施例に係わる電子放出素子を示す概略的
断面図である。

本実施例に係わる電子放出素子は、第３図に示したよう
に、実施例１に係わる電子放出素子に、さらに、絶縁層
８としての５ｉｏ２ｆｌｉおよび引出し電極またはレン
ズ電極９としてＡ１層を設けたものである。

本実施例に係わる電子放出素子においても、上記実施例
１において示した電子放出素子と同様、ショットキー電
極４、配線電極５、電子放出用電極６を、それぞれ機能
を分離させて設けることにより、それぞれに合った電極
材料を選択することができるので、特性を最適化するこ
とができる。

加えて、安定な材料によりショットキー電極４が先に形
成されていることから、引出し電極またはレンズ電極９
の電子放出部のホール１０を形成する際にも、ショット
キー電極４の特性を劣化させることはなく、また、低仕
事関数材を形成する際に引出し電極またはレンズ電極９
が中心方向にオーバリングしてＰ＋領域付近にしか形成
されなくても素子の電気特性には影響なく電子放出に良
い特性が得られるといった特徴を持っている。

（実施例３） 本発明の第３の実施例として、逆耐圧特性↑向上させる
ために、電子放出素子にガードリングを形成した場合に
ついて説明する。

第４図は、本実施例に係わる電子放出素子を示す概略的
断面図である。

第４図に示したように、本実施例においては、ガードリ
ング１１としてのｎ　Ｉ領域をＦＩＢを用いたＳｉイオ
ン注入により形成した。

本実施例に係わる電子放出素子においても、上記実施例
１および実施例２において示した電子放出素子と同様、
ショットキー電極４、配線電極５、電子放出用電極６を
、それぞれ機能を分離させて設けることにより、それぞ
れに合った電極材料を選択することができるので、特性
を最適化することができる。

［発明の効果］ 以上説明した様に、本発明によれば、電圧印加用電極の
上に配線電極や電子放出用電極を形成して電極の機能分
離を行なうことにより、安定な電子放出特性が得られ、
電子放出効率が高められ、かつ、素子作製上の歩留まり
も向上した電子放出素子を提供することができる。

特に電子放出素子を複数に配列したマルチ型電子放出素
子においては構造が複雑化するため、本方式の採用によ
り、極めて歩留まりが向上することが分った。

さらに、本発明の電子放出素子を用いてデイスプレィ等
の電子線応用機器を作成することにより、安価で性能お
よび信頼性の高い電子線応用機器を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の１実施例に係わる電子放出素子を示す
概略的断面図、 第２図（ａ）〜（ｅ）は第１図で示した電子放出素子の
製作工程を示す概略的断面図、第３図は本発明の第２の
実施例に係わる電子放出素子を示す概略的断面図、 第４図は本発明の第３の実施例に係わる電子放出素子を
示す概略的断面図である。 （符号の説明） ｔ　・ｐ　”型ＧａＡｓ基板、 ２　・Ｐ型ＧａＡｓ層、 ３・・・１９層、 ４・・・ショットキー電極、 ５・・・配線電極、 ６・・・電子放出用電極、 ７・・・レジスト、 ８・・・絶縁層、 ９・・・引出し電極 １０・・・ホール、 １１・・・ガードリング。 （またはレンズ電極） 第 図 第 図 （ｄ） ｋ吋 ン７ 図 ０ 第 図 ０

Claims (1)

【特許請求の範囲】
1. （１）固体層と、当該固体層表面にバイアスを印加する
   ための電圧印加用電極と、当該バイアスを印加すること
   により発生した電子を放出するための電子放出用電極と
   を有し、 当該電子放出用電極を形成する材料が、前記電圧印加用
   電極を形成する材料よりも仕事関数が低い材料であるこ
   とを特徴とする電子放出素子（２）前記電圧印加用電極
   に電圧を印加するための配線電極をさらに有することを
   特徴とする請求項１記載の電子放出素子