JPH0341931B2

JPH0341931B2 -

Info

Publication number: JPH0341931B2
Application number: JP19359682A
Authority: JP
Priority date: 1981-11-06
Filing date: 1982-11-05
Publication date: 1991-06-25
Also published as: NL8204240A; FR2516307B1; ES517118A0; JPS5887733A; GB2109160B; FR2516307A1; GB2109160A; HK19386A; IT1153005B; CA1201818A; IT8224056A0; ES8402118A1; US4506284A; DE3240441A1

Description

【発明の詳細な説明】〔従来技術および産業上の利用分野〕本発明は、ｎ型の第１領域と第２領域とを有す
る半導体本体を具える電子流放出半導体装置であ
つて、前記の第１および第２領域はこれら第１お
よび第２領域間に位置するｐ−ｎ接合を有する障
壁によつて互いに分離されており、前記の半導体
装置が更に前記の第１および第２領域に対する電
極部を具えており、これら電極部により前記の第
１領域を前記の第２領域に対して正にバイアスす
る電位差を前記の障壁にまたがつて印加し、これ
により前記の第２領域から前記の障壁を横切つて
前記の第１領域内に注入され、前記の半導体本体
の表面から放出される熱い電子の供給を達成する
ようにした電子流放出半導体装置に関するもので
ある。また本発明はこのような半導体装置を有す
る装置にも関するものである。

このような半導体装置は、陰極線管、撮像装
置、表示装置或いは電子リソグラフイに対する電
子源として用いられている。

上述した半導体装置は英国特許第830086号明細
書に記載されている。

この英国特許第830086号明細書に記載されてい
る主な形態のものでは、第２領域がｐ型導電性で
あり、障壁が、ｐ型第２領域とｎ型第１領域との
間に形成された１つのｐ−ｎ接合によつて与えら
れている。この１つのｐ−ｎ接合は、第１および
第２領域に対する電極部間に充分大きな電位差を
与えることにより逆バイアスされてなだれ降服す
る。この英国特許明細書に記載されている場合の
すべてにおいて、熱い電子（ホツトエレクトロ
ン）を放出する半導体本体の表面はｎ型第１領域
の表面である。この半導体本体の表面に隣接する
表面領域であるこのｎ型第１領域は電子の仕事関
数を減少させる材料で被覆されている。この被覆
にもかかわらず、ｎ型表面領域の電子との実効親
和力は可成り大きく、実際に、なだれ降服におい
て電子の運動エネルギーは高くなるにもかかわら
ず、熱い電子のうち極めてわずかの割合の電子
（通常１％よりも著しく少ない電子）しか自由空
間に放出しえないということを確かめた。ｎ型第
１領域内に注入される熱い電子の大部分は、半導
体本体の表面と一致する半導体本体の境界で量子
力学的な反射を受ける。

〔発明の目的〕

本発明の目的は電子放出効率を高めた電子流放
出半導体装置を提供せんとするにある。

本発明は、熱い電子が半導体本体の表面から反
射されてｎ型第１領域内に戻される可能性を、こ
の半導体本体の表面に隣接するこの半導体本体内
に、熱い電子を半導体本体の前記の表面の方向に
加速する強力な電界を形成することにより減少せ
しめることができ、極めて肉薄な表面領域内にｐ
型のドーピング濃度を与えることにより、熱い電
子をｎ型第１領域内に注入する機構に妨害を及ぼ
すこと無く、且つ半導体本体の表面へのこれら熱
い電子の通路中でのこれら電子の散乱が著しく増
大すること無く、半導体本体の表面からの熱い電
子の放出を援助する前記の電界を半導体装置内に
導入せしめうるという事実を確かめ、かかる認識
を基に成したものである。

〔発明の構成〕

本発明は、ｎ型の第１領域と第２領域とを有す
る半導体本体を具える電子流放出半導体装置であ
つて、前記の第１および第２領域はこれら第１お
よび第２領域間に位置するｐ−ｎ接合を有する障
壁によつて互いに分離されており、前記の半導体
装置が更に前記の第１および第２領域に対する電
極部を具えており、これら電極部により前記の第
１領域を前記の第２領域に対して正にバイアスす
る電位差を前記の障壁にまたがつて印加し、これ
により前記の第２領域から前記の障壁を横切つて
前記の第１領域内に注入され、前記の半導体本体
の表面から放出される熱い電子の供給を達成する
ようにした電子流放出半導体装置において、前記
の半導体本体が、前記のｎ型第１領域と熱い電子
を放出する半導体本体の前記の表面との間でこの
半導体本体の前記の表面から離間した位置に電位
のピークを形成するｐ型表面領域を半導体本体の
前記の表面に隣接して具えていることを特徴とす
る。

〔発明の効果〕

本発明による半導体装置においては、ｎ型第１
領域内に注入される熱い電子が、著しい量子力学
的反射を生じることなくｐ型表面領域の電位ピー
クに打ち勝ちうる。その理由は、この電位ピーク
は半導体本体の表面に相当する半導体本体の境界
から離間されて半導体本体内に位置する為であ
る。熱い電子は上記の電位ピークを横切つた後に
半導体本体の表面へ向う方向のドリフト電界によ
る加速影響を受ける。従つて、熱い電子がｎ型第
１領域を通過する際にこの第１領域内での散乱の
結果としてこれら熱い電子の運動量の広がりが大
きくなるおそれがあるが、この加速用のドリフト
電界により半導体本体の表面に対し垂直な方向の
運動量およびエネルギーの平均成分を高める。こ
れにより、半導体本体の表面に相当するこの半導
体本体の境界における量子力学的反射の可能性を
減少せしめ、熱い電子の放出を援助する。従つ
て、本発明によれば、熱い電子をｎ型第１領域内
に注入する第１および第２領域機構に妨害を及ぼ
すこと無く、半導体本体の表面からの熱い電子の
放出の効率を改善することができる。種々の領域
の厚さおよびドーピング濃度を最適化することに
より、また半導体本体の表面をセシウムのような
材料で活性化して電子の仕事関数を減少せしめる
ことにより、このような表面領域にドリフト電界
を有する電子源の電子放出効率は、ｎ型第１領域
内に注入される熱い電子のうち１％よりも多くが
半導体本体の表面から放出されうる程度に高める
ことができる。

〔他の従来技術〕

ｐ型導電性の表面隣接領域によつてｎ型半導体
本体内に形成されたｐ−ｎ接合であつて、ｐ型領
域およびｎ型半導体本体部分に対する電極部間に
電位差を与えることにより順方向バイアスの下で
作動させられるｐ−ｎ接合を有する電子源は既知
である。このような既知の電子源は例えば英国特
許第1147883号（特公昭49−9255号）明細書に記
載されている。電子はｎ型半導体本体部分から、
順方向バイアスされたｐ−ｎ接合を経てｐ型領域
内に注入され、このｐ型領域はｐ型材料中での電
子の拡散再結合長よりも薄肉であり、電子の仕事
関数を減少させる材料で被覆されている。これら
の電子はｐ型領域を経て拡散し、これら電子の一
部が上記の材料で被覆されたｐ型領域における半
導体本体の表面から放出される。

このような順方向バイアスｐ−ｎ接合電子源
は、被覆材料および半導体材料の組合せを適当に
選択することによりｐ型領域の電子親和力を有効
に抑圧しうる為、電子親和力が負の陰極、すなわ
ち“ネガテイブ・エレクトロン・アフイニテイ・
カソード（negative electron affinity
cathode）”として知られている。しかし、実際
には、電子親和力の減少度を大きくする為に、半
導体材料の禁止帯の幅を珪素の禁止帯の幅よりも
広くする必要がある。従つて、これらの電子源に
対して、砒化ガリウム、燐化ガリウム、その他の
禁止帯幅の広い材料が用いられている。この場
合、注入された電子の運動エネルギーはほんのわ
ずかであり、放出電流はｐ型領域内で生じるキヤ
リアの再結合により制限される。この再結合効果
を減少させる為にｐ型領域の厚さを最小にするの
は、ｐ型領域中に良好な電流路を形成したりバイ
アスの目的の為の別個の電極部を設けたりする必
要性の為に複雑となる。ｐ型領域中での再結合効
果を最小にしたり、順方向バイアスされたｐ−ｎ
接合における注入効率を高く維持する為には、ｐ
型領域に対するドーピング濃度を極めて高くする
ことは望ましいことではない。しかし、注入され
た電子はｐ型領域において少数キヤリアを構成す
る為、これら電子源のスイツチング速度は少数キ
ヤリア蓄積効果の為に遅い。更に、電子の仕事関
数を減少させる材料の被膜は電子源の作動中徐々
に失なわれ、従つて電子源の寿命が制限される。

〔発明の効果〕

上述した電子親和力が負の電子源に比べて、本
発明によれば、第１および第２領域間の障壁を逆
バイアスすることにより大きな運動エネルギーを
有し半導体本体の表面の方向に向う熱い電子を発
生する電子源を提供するものであり、この本発明
による電子源によれば、表面障壁が存在してもま
た珪素を半導体材料として用いた場合でも優れた
電子放出効率を得ることができる。エネルギーが
失なわれるまでの熱い電子の特性長は半導体材料
中でのこれら電子の平均自由工程よりも著しく長
く、従つてこれら熱い電子はｎ型第１領域および
平均自由工程程度の厚さを有する表面領域を特に
損失無く通過しうる。表面領域にｐ型ドーピング
濃度を与えることにより前述したように半導体本
体の表面からの電子の放出を援助する有利な電界
分布が得られ、また本発明による電子源のこの表
面領域は別個の電極部を必要とせず、少くとも電
子源の作動中にこの表面領域の厚さ全体に亘つて
空乏化される程度にこの表面領域を薄肉にするこ
とができる。従つて、本発明による電子源の少数
キヤリア蓄積効果を無視することができ、スイツ
チング速度が速くなる。

本発明による電子源においては、表面領域の厚
さを電子の平均自由工程程度とし、熱い電子を半
導体本体の表面の方向に加速する際の表面電界の
影響を最小にするようにするのが好ましい。例え
ば表面領域の厚さを多くとも10nmとすることが
できる。このような薄肉の表面領域は零バイアス
の際でも、前記のｎ型第１領域とで形成される空
乏層によつてこの表面領域の厚さ全体に亘つて空
乏化されうる。このようにすることにより極めて
大きなドリフト電界が得られ、しかもこの電子源
のスイツチング速度を極めて速くしうる。

ｎ型第１領域に、例えばｎ型ドーパントイオン
の注入により前記の半導体本体の表面から離間し
たドーピング濃度のピークを与えると、製造処理
或いは熱い電子を発生する第１および第２領域の
構成を著しく複雑にすること無く、半導体本体の
表面とｎ型第１領域のドーピング濃度のピーク部
との間にｐ型のドーピング濃度部を与えることが
できる。更に、表面領域は個別の電極部を必要と
しない為、このｐ型表面領域の導入により電極部
の構造を複雑にする必要がない。このことは、電
子源のアレイを同じ半導体本体内に形成する場合
に特に有利なことである。従つて、表面領域と第
１および第２領域とより成る構造体には２つのみ
の電極部を設けるだけで足り、一方の電極部を第
１領域に対するものとし、他方の電極部を第２領
域に対するものとすればよい。更に、ｎ型第１領
域に対する電極部は表面領域の一部分に接触させ
ることもできる。このように電極部を表面領域の
一部分に接触させるのは、ｎ型第１領域に対する
電極部を、ｐ型ドーピング濃度を与える際のマス
クとして用いる際に行なうことができる。このよ
うにするのは、前記の構造体の製造を簡単にする
のに有利なことである。

熱い電子はなだれ降服或いは電界放出によつて
発生しうる。従つて、前記の第２領域をｐ型導電
性とし、第１および第２領域間の障壁を、ｐ型第
２領域がｎ型第１領域とで形成するｐ−ｎ接合に
よつて与えることができる。

本発明によれば、ドリフト電界を形成するｐ型
ドーピング濃度部を、例えば本発明の優先権の基
礎となる英国特許出願と同日出願の英国特許出願
第8133501号明細書に記載されているようになだ
れ降服に必要とする臨界レベルよりも低い作動電
圧で熱い電子を発生する電子源内にも設けること
ができる。この場合、前記の第２領域をｎ型導電
性とし、この第２領域を、ｎ型の第１および第２
領域とでｐ−ｎ接合を形成するｐ型ドーピング濃
度を有する障壁領域によつてｎ型第１領域から分
離させることができる。

本発明による半導体装置を有し、真空に維持し
うる真空容器を具える装置の場合、半導体装置を
前記の容器内に装着し、この半導体装置が、真空
容器を具える前記の装置の作動中前記の真空中に
電子を放出しうるようにする。真空容器を具える
このような装置は、例えば陰極線管、撮像装置、
表示装置或いは超小型ソリツドスラート装置とす
ることができる。従つて、真空容器を具える装置
の種類に依存して、半導体本体が単一の電子源或
いは電子源のアレイを有するようにすることがで
きる。

〔図面における実施例〕

図面は線図的なもので、各部の寸法は実際のも
のに比例するものではない。また一実施例で用い
た参照符号は一般に他の実施例における対応部分
或いは類似部分を参照するのにも用いた。

第１図に示す半導体装置は単結晶珪素半導体本
体１０を有しており、この半導体本体はｎ型第１
領域３を有し、この第１領域３は障壁領域１によ
り半導体本体１０の第２領域２から分離されてお
り、ｐ型領域１と第１および第２領域３および２
との間に２つのｐ−ｎ接合が位置する。従つて、
本例ではｎ型領域２および３とでそれぞれ２つの
ｐ−ｎ接合を形成するあるｐ型ドーピング濃度を
有する領域１により障壁領域が形成される。この
電子源は領域２および３のそれぞれに対する電極
層（電極部）１２および１３を有する。領域２お
よび３に対しオーム抵抗接点を形成する金属層を
有するようにすることのできるこれらの電極層１
２および１３は、障壁領域１にまたがつて電位差
Ｖを印加し、領域３を領域２に対して正にバイア
スする作用をし、これにより、領域２から障壁領
域１を横切つて領域３内に注入され半導体本体１
０の表面４から放出される熱い電子（ホツトエレ
クトンロン）の供給を達成させる。

第１図の半導体装置においては、障壁領域１を
構成するｐ型領域がｎ型領域２および３の双方と
でｐ−ｎ接合を形成し、このｐ型領域の厚さおよ
びドーピング濃度は、少くとも電位差Ｖを印加し
た際に空乏層が領域１内で互いに接触合体するこ
とにより正孔が空乏化され、半導体本体の表面４
および自由空間２０間に存在する電位障壁に打ち
勝つのに充分なエネルギーで熱い電子２４が供給
されうるような厚さおよびドーピング濃度とす
る。このような空乏化障壁領域１を有する電子源
は本件の優先権主張に係る英国特許出願と同日出
願である英国特許出願第8133501号明細書に記載
されている。

本発明によれば、第１図の電子源の半導体本体
１０が更に、熱い電子２４が放出されるこの半導
体本体の表面４に隣接しｐ型ドーピング濃度を有
する表面領域５を有し、この表面領域５がｎ型第
１領域３と半導体本体の表面４との間に電位のピ
ークを形成する作用をし、この電位のピークが第
２図に示すように半導体本体においてこの半導体
本体の表面４から離間されており、電子２４を半
導体本体の前記の表面４の方向に加速するドリフ
ト電界１５を形成するようにする。このようにす
ることにより、半導体本体の表面４の区域におい
て熱い電子２４を自由空間２０内に放出するのを
援助するのに有利な電界形状が得られる。

第１図の半導体装置においては、環状構造とし
た電極層１３中の孔に表面領域５が存在する。領
域３に接続されたこの電極層１３は例えば領域３
および５間のｐ−ｎ接合の全周縁に亘つて表面領
域５に接触させることもできる。領域５における
半導体本体の表面４には仕事関数を減少させる為
の材料、例えばセシウムより成る極めて薄肉な被
膜１４を被覆する。半導体本体の表面４が何も被
覆されていない清浄な珪素表面である場合には、
表面障壁は４〜5eVの範囲にあるが、被膜１４を
既知のようにして設けることによりこの表面障壁
は約2eVに減少する。

第１図は特にコンパクトで低容量構造の電子源
を示す。孔を有する絶縁層１１はその厚さの少く
とも一部分に亘つて半導体本体１０内に埋込み、
この埋込み絶縁層１１によつて横方向が画成され
た半導体本体１０の少くとも一部分９を形成す
る。領域１および３はこの部分９内に形成されて
おり、これらの領域の縁部を囲んで絶縁層１１に
よつて画成されている。電極層１３は表面領域５
に接触しうるも障壁領域１に接触することなく部
分９の上側面に信頼的に設けることができる。こ
の電極層１３は絶縁層１１上に且つこの絶縁層を
横切つて延在させ、外部接続体（例えばワイヤの
形態の接続体）を接着せしめうる延長接点領域を
構成するようにすることができる。メサ部分９の
上側面は電子２４を放出する半導体本体の表面４
を構成する。

第１図の半導体装置においては、高固有抵抗の
ｎ型エピタキシル層（n^-型）を低固有抵抗のｎ
型基板２ａ上に成長させることにより領域２を形
成しうる。この基板２ａはこの基板２ａの背面全
体に亘つて延在せしめうる金属層１２に対し低抵
抗接続される。このような基板構成は半導体本体
１０内に１個のみの電子源を有する装置の場合に
特に適している。しかし、このような基板構成を
共通半導体本体１０内に複数個の電子源を有する
装置に対しても用いることができ、この場合各別
の領域１および３を有する各別の電子源に対し領
域２および電極層１２を共通にするも電極層１３
は各別に設ける。

次に第１図に示す特定例の電子源の製造方法に
つき説明する。燐がドーピングされ、固有抵抗が
例えば５Ω−cm（約10¹⁵燐原子／cm³）であり、厚
さが例えば5μmである珪素層を、燐がドーピング
され、固有抵抗が例えば0.05Ω−cmであり、厚さ
が例えば240μmである珪素基板２ａ上に既知のよ
うにしてエピタキシアル成長させる。絶縁層１１
は、既知の熱酸化技術を用いて例えば珪素表面よ
りも0.1μm以上深くなる充分な深さとなるまでエ
ピタキシアル層の主表面内に局部的に形成しう
る。選択したこの特定の深さは、特定の厚さの領
域１，３および５を信頼的に設けうるようにする
必要のある部分９の高さによつて決まる。この場
合、領域１，３および５をイオン注入により部分
９内に形成しうる。領域１を形成するのに、硼素
イオンを例えば２×10¹⁴cm^-2のドーズ量および例
えば4.5keVのエネルギーで用いる。またｎ型領
域３を形成するのに砒素イオンを例えば５×10¹⁴
cm^-2のドーズ量および10keVのエネルギーでイオ
ン注入することができる。ｐ型表面領域５を形成
するには、硼素イオンを例えば7.5×10¹³cm^-2のド
ーズ量および例えば0.8keVのエネルギーで局部
的にイオン注入する。この第２の硼素イオン注入
は、まず最初に電極層１３を設け、この電極層を
イオン注入マスクとして作用させることにより局
部的に行なうことができる。この目的の為に電極
層１３を例えばｎ型多結晶珪素を以つて構成する
ことができる。例えば真空中700℃の温度でイオ
ン注入部をアニーリング処理した後、アルミニウ
ムとすることのできる金属層１２を設けて基板２
ａに対する電極層を形成し、半導体本体の表面４
には被膜１４を既知のようにして設ける。

得られる半導体装置の特性は領域１，３および
５の各々に対して最終的に得られる実効的なドー
ピング濃度および厚さに依存し、これらドーピン
グ濃度および厚さはイオン注入工程およびアニー
リング条件に依存する。上述したようにして製造
した電子源においては、領域３の深さは25nmと
なり、その実効的なドーピング濃度は５×10²⁰cm
^-3となり、この濃度のピークは半導体本体の表面
４から約12nmの位置に生じるということを確か
めた。領域３の深さをこのように浅くすることに
より、領域３における電子２４のエネルギー損失
が僅かとなり、従つて半導体本体の表面４から電
子が放出される可能性が高まる。半導体本体の表
面４から放出されない電子は電極層１３を経て取
出される。ｎ型領域３のドーピング濃度をその厚
さが薄いにもかかわらず上述したように高くする
ことにより、この領域３の電気抵抗が、放出され
る電子流（電子線束）を急速に調整（変調）しう
る程度に充分低くなる。また障壁領域１の厚さは
約50nmであり、そのドーピング濃度は約２×
10¹⁸cm^-3であり、これにより領域２から領域３へ
の電子流に対する電位障壁は約４ボルトになると
いうことを確かめた。この障壁領域１は、ｎ型領
域２および３を零バイアスした際に形成される空
乏層によつてはその厚さの一部分に亘つて空乏化
されない。これらの空乏層を障壁領域１の全厚さ
に亘つて広げる為には、少くとも所定の最小値の
電位差Ｖを印加する必要がある。また表面領域５
の厚さは約7.5nmであり、その実効的なドーピン
グ濃度は５×10¹⁹cm^-3であり、これにより珪素よ
り成る半導体本体の表面４から約5nmだけ離間し
た位置に0.7eVの電位ピークが得られ、平均ドリ
フト電界１５は２×10¹⁶ボルト・cm^-1であるとい
うことを確かめた。この表面領域５はたとえ零バ
イアス時でもほぼ完全に空乏化される。このよう
な電子源は約４ボルトの電圧Ｖで作動しうる。

第２図は、電極層１２および１３間にバイアス
電位Ｖを印加し、電子源を真空容器中の陰極とし
てバイアスした際に自由空間中に電子を放出する
この電子源の電子エネルギーおよび電位を示す線
図である。図示の障壁領域１はｎ型領域２および
３とで形成されたｐ−ｎ接合と関連する空乏層に
よつて空乏化されている。半導体本体の表面４上
の薄肉被膜１４は電子の仕事関数を減少させる表
面双極子層として示してある。表面領域５のｐ型
ドーピング濃度により、第２図に示すように半導
体本体の表面４に隣接する有利な電界形状が得ら
れる。すなわち、表面領域５により半導体本体の
表面４から離間した電位ピークを形成し、熱い電
子が多くの反射無く上記の電位ピークを横切りう
るようになる。その理由は、このピークが半導体
本体の境界面と一致することなく半導体本体内に
ある為である。熱い電子２４が上記のピークを横
切ると、これらの電子は半導体本体の表面４に向
う方向のドリフト電界１５内に入り、従つてこの
ドリフト電界が、半導体本体の上記の境界面を横
切つて真空自由空間内に電子が放出されるのを援
助する。

本発明による上述した表面領域５は多くの異な
る構造の熱い電子の電子源に設けたり、異なる電
子注入機構を用いた種々の型の熱い電子の電子源
に設けたりすることもできる。従つて、このよう
な表面領域５は第１および２図に示す型の半導体
装置とは異なる型の半導体装置、すなわち絶縁層
１１を領域１，３および５の深さに亘つて半導体
本体１０内に埋設せずに、領域２および１間のｐ
−ｎ接合領域１および３間のｐ−ｎ接合とを、電
子源の作動中でも完全に空乏化されないｐ型の深
い環状の境界領域によつて半導体本体１０の上側
面までもたらした半導体装置にも設けることがで
きる。この場合には、上記のｐ型の境界領域内に
存在する深いｎ型の環状境界領域を経てｎ型領域
３に接点を形成することができる。この変形例の
場合も、ｎ型領域２からｐ型障壁領域１を横切つ
て領域３および５内に電子を注入する前述した例
と同じ電子注入機構を用いている。

第３図は本発明の他の例として異なるｐ型の熱
い電子の電子源を示す。この場合には、空乏化さ
れた表面領域５を形成するｐ型ドーピング濃度
を、１つのｐ−ｎ接合２１より成る障壁によつて
ｐ型第２領域２から分離されたｎ型第１領域３内
に与える。基板２ａは多量にドーピングしたｐ型
珪素とし、この基板上にｐ型珪素のエピタキシア
ル層２を成長させ、このエピタキシアル層２内に
例えばイオン注入によりｎ型領域３および表面領
域５を形成する。領域３および５を設ける前に、
深いｎ型領域２３を例えばドーパント（不純物）
の拡散によりエピタキシアル層２内に設ける。こ
のｎ型領域２３はｐ−ｎ接合２１（領域２および
３間のｐ−ｎ接合）を半導体本体１０の上側面ま
でもたらす環状の境界領域であり、電極層１３に
対する接点領域を構成する。ｎ型領域３によつて
形成されるｐ−ｎ接合２１の中央部分の降服電圧
はｎ型領域２３によつて形成される前記のｐ−ｎ
接合の周辺部分よりも低い。

領域３および２のドーピング濃度は、逆バイア
スしたｐ−ｎ接合２１の降服がなだれイオン化に
よつて生じるように既知のようにして選択するこ
とができる。電極層１２および１３間に適当な大
きさの電位Ｖを印加して領域３を領域２に対して
正にバイアスすることにより、ｐ−ｎ接合２１の
中央部分が降服し、これにより熱い電子が領域３
内に供給されるようになる。本発明によれば、表
面領域５のｐ型ドーピング濃度によつて得られる
形状の電界によつて、これらの熱い電子２４が表
面区域４から放出されるのを援助する。従つて前
述した例で説明したように、表面領域５が第３図
の電子源内に半導体本体の表面区域４から離間さ
れた電位ピークを導入し、半導体本体の表面４の
方向に電子２４を加速するドリフト電界を形成す
る。このような特徴は英国特許出願公開第
2054959A号（特開昭56−15529号）明細書に記載
された構造の異なるなだれ降服装置にも導入する
ことができる。

本発明による第１，２或いは３図の電子源は真
空容器を有する多くの種々の形態の装置内に冷陰
極として設けることができる。第４図は上述した
装置の一例、すなわち陰極線管を示す。この第４
図の装置は真空管３３を有しており、この真空管
はフレヤ状となつており、その内側に螢光スクリ
ーン３４で被覆された端壁を有している。この真
空管３３はハーメチツク封じして真空自由空間２
０を形成する。真空管３３内には集束電極２５，
２６および偏向電極２７，２８が設けられてい
る。電子ビーム２４は半導体本体１０内に位置す
る本発明による１個以上の電子源によつて発生さ
せられる。この半導体本体１０は真空管３３内の
保持器２９上に装着し、電極層１２，１３と真空
管３３の口金を貫通する端子ピン３０との間を電
気接続する。また本発明による前述した電子源は
例えばビジコン型の撮像装置内にも設けることが
できる。適用しうる他の可能な装置は、情報を表
わす電荷パターンを、半導体本体１０の電子源に
よつて発生させた変調された電子流によりターゲ
ツト上に記憶させ、この電荷パターンを後に好ま
しくは同じ電子源によつて発生させた一定の電子
ビームによつて読取るようにした蓄積管である。

本発明による電子源を共通の半導体本体内にア
レイとして製造するのに珪素の集積回路の製造に
用いられている既知の技術を用いることができ
る。この製造は、２つの領域３および２に対する
電極接続のみを必要とする簡単な構造の前述した
電子源によつて容易となる。この場合、装置の半
導体本体に前述した電子源の２次元のアレイを設
け、各電子源を、独自の各別の電子放出を行なう
ように各別に制御しうるようにすることができ
る。

このような２次元アレイ装置は第４図の陰極線
管の真空管３３よりも平坦な真空管を有しうる表
示装置における電子源として用いるのに特に有益
である。このような平坦な表示装置においては、
陰極線管におけるように１つの電子ビームを偏向
させる代りに、真空管の一方の側に装着した半導
体本体１０内のアレイから種々の電子流パターン
を発生させることにより画像を真空管の他方の側
における螢光スクリーン３４上に生ぜしめること
ができる。このような２次元アレイは半導体装
置、集積回路およびその他の超小型ソリツドステ
ート装置の製造に際しての電子リソグラフイに対
しても用いることができる。この電子リソグラフ
イに対して用いる場合には、アレイをリソグラフ
イの露光装置の露光室内の電子源として装着す
る。この露光室は露光作動に際して露光室内を真
空にする為の真空ポンプに連絡されている。表示
装置および電子リソグラフイに対して半導体２次
元電子源アレイを用いることに関しては英国特許
出願公開第2013398A号（英国特許出願第7902455
号）明細書に既に記載されている。

本発明による表面領域５は上記の英国特許出願
公開第2013398A号明細書に記載された３電極型
のｐ−ｎ接合電子源（単一の電子源或いはアレイ
の電子源）のｎ型領域内に設けることができる。
この場合、本発明による電子源には、半導体表面
から絶縁され、しかも熱い電子２４を放出する半
導体本体の表面４における空乏化表面領域５の縁
部の周りに延在する加速電極を設けることができ
る。この場合、ｎ型の第１領域３に、熱い電子２
４を放出する表面区域４から離れた区域における
深いｎ型接点領域を経て電極層を接続することが
できる。

本発明は上述した例のみに限定されず、種々の
変更を加えうること勿論である。例えば、本発明
による電子源の半導体本体は単結晶珪素本体１０
とせずに、他の半導体材料、例えば−Ｖ族半導
体化合物とするか或いはガラスやその他の適当な
材料の基板上に堆積した多結晶又は水素添加無定
形珪素とすることができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の一例の一部
分を示す断面図、第２図は第１図の半導体装置に
おけるエネルギーを説明する為の線図、第３図は
本発明半導体装置の他の例の一部分を示す断面
図、第４図は本発明による半導体装置を有する陰
極線管を示す説明図である。１……障壁領域（ｐ型領域）、２……第２領域、
２ａ……基板、３……第１領域、４……半導体本
体の表面、５……表面領域、９……メサ部分、１
０……単結晶珪素半導体本体、１１……絶縁層、
１２，１３……電極層、１４……被膜、１５……
ドリフト電界、２０……自由空間、２３……ｎ型
領域、２４……熱い電子。

Claims

【特許請求の範囲】１ｎ型の第１領域と第２領域とを有する半導体
本体を具える電子流放出半導体装置であつて、前
記の第１および第２領域はこれら第１および第２
領域間に位置するｐ−ｎ接合を有する障壁によつ
て互いに分離されており、前記の半導体装置が更
に前記の第１および第２領域に対する電極部を具
えており、これら電極部により前記の第１領域を
前記の第２領域に対して正にバイアスする電位差
を前記の障壁にまたがつて印加し、これにより前
記の第２領域から前記の障壁を横切つて前記の第
１領域内に注入され、前記の半導体本体の表面か
ら放出される熱い電子の供給を達成するようにし
た電子流放出半導体装置において、前記の半導体
本体が、前記のｎ型第１領域と熱い電子を放出す
る半導体本体の前記の表面との間でこの半導体本
体の前記の表面から離間した位置に電位のピーク
を形成するｐ型表面領域を半導体本体の前記の表
面に隣接して具えていることを特徴とする電子流
放出半導体装置。２特許請求の範囲第１項に記載の電子流放出半
導体装置において、前記のｐ型表面領域が零バイ
アス時に前記の第１領域とで形成される空乏領域
によつてこの表面領域の厚さの少くとも一部分に
亘つて空乏化されるようなドーピング濃度を当該
表面領域が有するようにしたことを特徴とする電
子流放出半導体装置。３特許請求の範囲第１項または第２項に記載の
電子流放出半導体装置において、前記の表面領域
の厚さを多くとも10nmとしたことを特徴とする
電子流放出半導体装置。４特許請求の範囲第１〜３項のいずれか一項に
記載の電子流放出半導体装置において、前記の表
面領域と前記の第１および第２領域とで成る領域
構造体が２つのみの電極部を有し、これら電極部
の一方を前記の第１領域に対するものとし、他方
の電極部を前記の第２領域に対するものとしたこ
とを特徴とする電子流放出半導体装置。５特許請求の範囲第１〜４項のいずれか一項に
記載の電子流放出半導体装置において、前記のｎ
型第１領域に対する電極部を前記の表面領域の一
部分にも接触させたことを特徴とする電子流放出
半導体装置。６特許請求の範囲第１〜５項のいずれか一項に
記載の電子流放出半導体装置において、前記の第
２領域をｎ型の導電性とし、この第２領域を、ｎ
型の第１および第２領域の双方とでｐ−ｎ接合を
形成するｐ型障壁領域によつて前記のｎ型第１領
域から分離したことを特徴とする電子流放出半導
体装置。７特許請求の範囲第１〜５項のいずれか一項に
記載の電子流放出半導体装置において、前記の第
２領域をｐ型導電性とし、このｐ型第２領域が前
記のｎ型第１領域とで形成するｐ−ｎ接合を以つ
て前記の障壁を形成するようにしたことを特徴と
する電子流放出半導体装置。８特許請求の範囲第１〜７項のいずれか一項に
記載の電子流放出半導体装置において、前記の表
面領域における半導体本体の前記の表面を、電子
の仕事関数を減少させる材料で被覆したことを特
徴とする電子流放出半導体装置。９特許請求の範囲第１〜８項のいずれか一項に
記載の電子流放出半導体装置において、半導体本
体の前記の表面の少くとも一部分に沿つてこの半
導体本体に、当該半導体本体から電気的に絶縁さ
れた少くとも１つの電極を設けたことを特徴とす
る電子流放出半導体装置。