JP6272223B2 - 真空中での電子放出のための半導体素子 - Google Patents
真空中での電子放出のための半導体素子 Download PDFInfo
- Publication number
- JP6272223B2 JP6272223B2 JP2014520682A JP2014520682A JP6272223B2 JP 6272223 B2 JP6272223 B2 JP 6272223B2 JP 2014520682 A JP2014520682 A JP 2014520682A JP 2014520682 A JP2014520682 A JP 2014520682A JP 6272223 B2 JP6272223 B2 JP 6272223B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor
- layers
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J23/00—Details of transit-time tubes of the types covered by group H01J25/00
- H01J23/02—Electrodes; Magnetic control means; Screens
- H01J23/04—Cathodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
− 上記酸化物によって表面上に誘起させた双極子によって空乏ゾーンであって、その中で広がる電界において電子がエネルギーを得る空乏ゾーンを作成すること。
− 真空中での電子の放出を容易にするため、材料の出力機能を低下させること。
AlxGa1−xN、InxGa1−xN、AlxIn1−xNまたは(InyAl1−y)xGa1−xN
の半導体材料から選択される。
1 − 1エレクトロンボルトより大きいエネルギーレベルの存在
2 − xが0から1に変化する際の約3.4〜6.2eVのバンドギャップ
を有する。
− 1018cm−3〜1020cm−3でドープされ、0.1μm〜3μmの厚さtのN型の第1の層L1(10)、
− 第1の層L1上の、1018cm−3〜1020cm−3でドープされ、5nm〜100nmの厚さtのP型の層L3(30)、
− 層L3上の、約1018cm−3未満のPまたはN型のドープを有し、0nm〜100nmの厚さtの層L4(40)、
− N型の層L4の上部の、1018cm−3〜1020cm−3でドープされ、5nm〜50nmの厚さtの出力層L5(50)。
InyAl1−yN、AlxGa1−xN、InxGa1−xNまたは(InyAl1−y)xGa1−xN
Claims (30)
- 真空中での電子放出のための半導体素子であって、2つのNP接合部を形成するN(P)Nシーケンスに従うNおよびP型の、qは2以上の数値である、qの半導体層(10、20、30、40、50)の積層体であって、前記半導体層はIII−N系に属する半導体材料で生成され、前記積層体の2つの隣接する層は界面を形成し、前記積層体は2つの端部を備え、その端部の一方では、前記積層体の第1の層L1(10)の自由表面上に少なくとも1つのエミッタ抵抗接点ランドEMTを備え、他方の端部では、出力層L5(50)の放出ゾーンによる前記電子の前記放出のために前記真空に接する前記出力層L5(50)の別の自由表面の一部分上に少なくとも1つのコレクタ電気接点ランドCOLを備え、前記電子が高エネルギーに達する、前記真空に近接する前記積層体の前記層の前記半導体材料は、バンドギャップEgを有し、その値は次の不等、すなわち、Eg>c/2を満たし、cは前記半導体材料の電子親和力であり、前記P型半導体層は、前記積層体の前記層の間の前記界面のいずれか1つにおいて固定負電荷(σ−)を示すため、圧電効果によって、および/または自発分極効果によって、部分的にまたは完全に得られることを特徴とする、積層体を備え、基準電位(M)に設定された前記接合部に順バイアスを印加し、正バイアス電位(Vce)に設定された前記接合部に逆バイアスを印加するため、他の接点ランドに印加される前記基準電位(M)と比べて、前記接点ランドの1つに前記正バイアス電位(Vce)を印加するためのバイアス手段(110)を含み、半導体層の前記積層体に印加された前記正バイアス電位によって誘起される内部の電界は、前記積層体内を循環する前記電子の一部に、前記出力層L5(50)の前記放出ゾーンによる前記真空中への電子の放出に必要なエネルギーを供給する、半導体素子。
- 前記積層体は、その2つの端部間に、N型の前記第1の層L1(10)と、P型の層L3(30)と、NまたはP型の層L4(40)と、前記層L4(40)上のN型の前記出力層L5(50)とを備え、前記正バイアス電位(Vce)は、前記出力層L5の前記コレクタの前記電気接点に印加され、前記基準電位(M)は、前記第1の層L1の前記電気接点に印加されることを特徴とする、請求項1に記載の半導体素子。
- 前記積層体の前記固定負電荷(σ−)は、アクセプタタイプの不純物を用いて前記層L3をドープすることによっても得られることを特徴とする、請求項2に記載の半導体素子。
- 前記固定負電荷は、アクセプタタイプの不純物を用いて前記層L3をドープすることによって部分的に、そして、前記層L1の化学組成を選択することによる圧電効果によって部分的に、前記層L4と前記第1の層L1との間でも得られ、前記層L1は、AlxGa1−xNまたはAlxIn1−xN型の組成を有し、前記層L3、L4およびL5は、AlyGa1−yNまたはAlyIn1−yN型の組成を有し、xは0超1以下であり、yは0以上1未満であり、x>yであることを特徴とする、請求項2に記載の半導体素子。
- 前記積層体は、前記第1の層L1とP型の前記層L3との間に半導体層L2を備え、前記隣接する層L2およびL3は、組成の違いを示し、その結果、負の符号の圧電電荷がこれらの層の前記界面に出現することを特徴とする、請求項2に記載の半導体素子。
- 前記層L2の前記半導体材料の前記組成は、前記層L1の前記材料の前記組成とは異なり、その結果、正圧電電荷(σ+)がこれらの2つの層間の前記界面に出現することを特徴とする、請求項5に記載の素子。
- 前記積層体は、N型の前記第1の層L1と、N型の前記出力層L5と、前記第1の層L1と前記出力層L5との間のN型の層L4とを備え、前記負電荷(σ−)は、圧電効果によって、前記層L4と前記第1の層L1との間で得られることを特徴とする、請求項1に記載の半導体素子。
- 前記積層体は、N型の前記第1の層L1と、N型の前記出力層L5と、前記第1の層L1と前記出力層L5との間の5×1017cm−3未満でドープされたP型の層L2およびN型の層L4とを備え、前記負電荷は、前記層L1、L2およびL4の化学組成を選択することによる圧電効果によってこれらの前記隣接する層間の前記界面において誘起され、前記層は、前記層L1およびL2に対して、AlxGa1−xNまたはAlxIn1−xN型の組成を有し、前記層L4に対して、AlyGa1−yNまたはAlyIn1−yN型の組成を有し、xは0超1以下であり、yは0以上1未満であり、x>yであることを特徴とする、請求項1に記載の半導体素子。
- 前記積層体は、N型の前記第1の層L1と、N型の前記出力層L5と、前記第1の層L1と前記出力層L5との間のN型の層L2およびN型の層L4とを備え、前記負電荷は、圧電効果によって2つの層間の前記界面において誘起されることを特徴とする、請求項1に記載の半導体素子。
- 前記積層体は、前記第1の層L1に隣接する、200nm未満の厚さを有する任意の型の半導体層L2を備えることを特徴とする、請求項1に記載の半導体素子。
- N型の前記出力層L5は、1018cm−3〜1020cm−3でドープされ、50nm以下の厚さtのものであることを特徴とする、請求項1〜10のいずれか一項に記載の半導体素子。
- 前記出力層L5に隣接するNまたはP型の前記半導体層L4は、5×1017cm−3未満のドープを有し、100nm以下の厚さのものであることを特徴とする、請求項2〜11のいずれか一項に記載の半導体素子。
- 前記P型の層L3は、前記出力層L5と前記第1の層L1との間に配置され、約1018cm−3〜約1020cm−3でドープされ、200nm未満の厚さを有することを特徴とする、請求項2に記載の半導体素子。
- 前記積層体は、前記層L1に隣接する、200nm未満の厚さを有する任意の型の半導体層L2を前記第1の層L1と前記層L3との間に備えることを特徴とする、請求項2に記載の半導体素子。
- 前記第1の層L1は、N型であり、約1018cm−3〜約1020cm−3でドープされ、任意の厚さのものであることを特徴とする、請求項1〜14のいずれか一項に記載の半導体素子。
- 前記隣接する層L1およびL4の前記半導体材料の組成は、組成の違いを示し、その結果、負の符号の圧電電荷がこれらの層L1とL4との間の前記界面に出現するように選択されることを特徴とする、請求項7に記載の半導体素子。
- 前記隣接する層L2およびL4の前記半導体材料は、組成の違いを示し、その結果、負の符号の圧電電荷がこれらの層の前記界面に出現することを特徴とする、請求項8に記載の半導体素子。
- 前記層L1および/またはL2は、
AlxGa1−xN、InxGa1−xN、AlxIn1−xNまたは(InyAl1−y)xGa1−xN
の前記半導体材料から選択されることを特徴とする、請求項5に記載の半導体素子。 - 前記層L1および/またはL2はIn17Al83Nのものであり、前記積層体の他方の層はGaNのものであり、これらの層のメッシュパラメータは同一であることを特徴とする、請求項5に記載の半導体素子。
- 前記積層体は、P型の層L3(30)を備え、前記層L3は、約1018cm−3〜約1020cm−3でドープされ、200nm未満の厚さのものであることを特徴とする、請求項2〜19のいずれか一項に記載の半導体素子。
- 前記積層体は、窒化ガリウムまたはGaN、炭化ケイ素またはSiC、シリコンまたはSi、サファイアまたはAl2O3から選択される基板上に配置されることを特徴とする、請求項1〜20のいずれか一項に記載の半導体素子。
- 前記第1の層L1上の前記エミッタ抵抗接点ランドは、前記バイアス電位を受けるため、前記層L1の周辺ゾーン上にあることを特徴とする、請求項1に記載の半導体素子。
- 前記層L1上の前記エミッタ抵抗接点ランドは、閉輪郭を形成するため、周辺に配置されることを特徴とする、請求項1に記載の半導体素子。
- 前記第1の層L1上の前記エミッタ抵抗接点ランドは、周辺に配置され、かつ、対向する2つの接点部を備えることを特徴とする、請求項1に記載の半導体素子。
- 前記2つのエミッタ抵抗接点部は、層L2(20)と、層L3(30)と、層L4(40)と、前記出力層L5(50)とからなるコレクタメサから1〜10μm離れたところにあることを特徴とする、請求項24に記載の半導体素子。
- 前記エミッタ抵抗接点ランドは、前記第1の層L1の後面上、すなわち、前記放出ゾーンに垂直に沿った前記第1の層L1のゾーン上にあることを特徴とする、請求項1に記載の半導体素子。
- 前記出力層L5上の前記コレクタ電気接点ランドは、前記バイアス電圧(Vce)を受けるため、前記出力層L5の周辺ゾーン上に配置されるSchottky接点ランドであることを特徴とする、請求項1に記載の半導体素子。
- 前記出力層L5上の前記コレクタ電気接点ランドは、閉輪郭を形成するため、周辺に配置されることを特徴とする、請求項1に記載の半導体素子。
- 前記出力層L5は、前記層の周辺に配置され、かつ、1μm〜100μmの距離で対向する2つのコレクタ電気接点ランドを備えることを特徴とする、請求項1に記載の半導体素子。
- 前記第1の層L1および前記出力層L5は各々、1μm〜100μmの距離で離間される複数の互いに並列の接点ランドを備えることを特徴とする、請求項1に記載の半導体素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1102286 | 2011-07-22 | ||
FR1102286A FR2978291B1 (fr) | 2011-07-22 | 2011-07-22 | Dispositif semi-conducteur d'emission d'electrons dans le vide |
PCT/EP2012/064346 WO2013014109A1 (fr) | 2011-07-22 | 2012-07-20 | Dispositif semi-conducteur d'emission d'electrons dans le vide |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014523099A JP2014523099A (ja) | 2014-09-08 |
JP6272223B2 true JP6272223B2 (ja) | 2018-01-31 |
Family
ID=46516792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014520682A Active JP6272223B2 (ja) | 2011-07-22 | 2012-07-20 | 真空中での電子放出のための半導体素子 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9305734B2 (ja) |
EP (1) | EP2735016A1 (ja) |
JP (1) | JP6272223B2 (ja) |
FR (1) | FR2978291B1 (ja) |
WO (1) | WO2013014109A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10615599B2 (en) | 2018-07-12 | 2020-04-07 | John Bennett | Efficient low-voltage grid for a cathode |
US10566168B1 (en) | 2018-08-10 | 2020-02-18 | John Bennett | Low voltage electron transparent pellicle |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111866B2 (ja) * | 1986-08-12 | 1995-11-29 | キヤノン株式会社 | 固体電子ビ−ム発生装置 |
US5077597A (en) * | 1990-08-17 | 1991-12-31 | North Carolina State University | Microelectronic electron emitter |
JPH06345736A (ja) | 1993-06-14 | 1994-12-20 | Tokuyama Soda Co Ltd | ウレタン化合物を製造する方法 |
FR2854984B1 (fr) * | 2003-05-16 | 2005-07-01 | Thales Sa | Dispositif semi-conducteur d'emission d'electrons dans le vide |
-
2011
- 2011-07-22 FR FR1102286A patent/FR2978291B1/fr not_active Expired - Fee Related
-
2012
- 2012-07-20 EP EP12735920.6A patent/EP2735016A1/fr not_active Withdrawn
- 2012-07-20 US US14/234,328 patent/US9305734B2/en not_active Expired - Fee Related
- 2012-07-20 JP JP2014520682A patent/JP6272223B2/ja active Active
- 2012-07-20 WO PCT/EP2012/064346 patent/WO2013014109A1/fr active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2735016A1 (fr) | 2014-05-28 |
US9305734B2 (en) | 2016-04-05 |
WO2013014109A1 (fr) | 2013-01-31 |
JP2014523099A (ja) | 2014-09-08 |
US20140326943A1 (en) | 2014-11-06 |
FR2978291B1 (fr) | 2014-02-21 |
FR2978291A1 (fr) | 2013-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857769B2 (ja) | 電子放出素子 | |
US5202571A (en) | Electron emitting device with diamond | |
US20150115316A1 (en) | Semiconductor device | |
JPS585957A (ja) | 真空電子装置 | |
JP6444718B2 (ja) | 半導体装置 | |
IL170684A (en) | Solid state energy converter | |
WO2013168367A1 (ja) | 半導体装置 | |
US5138402A (en) | Semiconductor electron emitting device | |
JP3708114B2 (ja) | バリスティック半導体素子 | |
JP6272223B2 (ja) | 真空中での電子放出のための半導体素子 | |
US10141456B2 (en) | Schottky diode and method for its manufacturing | |
JP6257459B2 (ja) | 半導体装置及びその製造方法 | |
EP0257460B1 (en) | Solid-state electron beam generator | |
US3334248A (en) | Space charge barrier hot electron cathode | |
JP2735118B2 (ja) | 冷陰極真空管 | |
US11657997B2 (en) | Electron-emitting element | |
JP2020098877A (ja) | アバランシェフォトダイオードおよびその製造方法 | |
JP2675867B2 (ja) | 半導体光放出素子 | |
CN114388651B (zh) | 具有高通流能力的SiC双HEJ-LTT及制造方法 | |
RU2497222C1 (ru) | Гетеропереходная структура | |
RU2575137C2 (ru) | Гетероструктура для автоэмиттера | |
JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
Deasley et al. | Electron emission from forward biased PN junctions | |
JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
JP3153340B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6272223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |