JPS585957A - 真空電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は超短通過時間を有する電子装置に関し、より
特定的には真空内に完全に密封されかつ荷電キ°ヤリア
が真空内を通って移動する半導体装１に関する。

真空状態における半導体装１の操作は、先行技術におい
て知られている。

米国特許第３１０５１６６号（Ｃｈｏｙｋｅほか）は、
真空内へ電子を放射するための放射冷陽極を提供する。

ＰＮ接合は、カソードと７ノードとの−の電界によって
逆バイアスされる。ダイオードは真空の狭い容器の中に
囲われ、かつ７〜２０ボルトの逆バイアスが接合に対し
て与えられる。１３５ボルトの捕集電位が、アノードに
対して印加される。

米国特許第３３１０７０１　！　（Ｈｅ１ｇ＋ａｎｎ）
は、真空内において光電子を放射するための光放射に９
一 対して反応する光力ソードを記述している。セルに対し
て印加される操作電位の影響を受けて、電子は真空を通
つてアノードへと伝播する。光放出■はＰタイプであり
、ｌ１１１１の構造におけるＮタイプの層に瞬接してい
る。

米国特許第４１９７５６４号（にＩｎｎなど）は、サブ
ストレートの電子仕事関数を減少した層で被−された光
エミッタを提供する。

米国特許第４１６３９４９号（Ｓ　ｈｅｌｔｏｎ）は、
７ノードまたはコレクタによって捕集するための電子を
放射するための放射ファイバを備えた験■を教示する。

放射は電位の印加に応答し、かつグリッドまたはｍ−電
極を通常形成する専体■に対して印加される電位の態様
によってさらに制御され得る。電子は真空内に放射され
、かつ装置は真空管とトランジスタの特徴を兼ね備える
。

米国特許第３５９３０６７８　（Ｆｌｙｎｎ）は、各ダ
イオードを絶縁する複数の溝を有する集積ダイオード７
レイを記述しており、アレイはＰＮ接合の導電消耗−が
溝を越えて拡張するようにバイア１０− スされている。放射は、全構造のための単一の８層を―
う１つの−で行なわれる。溝は、構造の底部で形成され
、かつ電子は固体の物質を通って伝播する。

米国特許第４１００５８４号（Ｓ　ａＢａｙａｌａ　）
は、Ｎタイプサブストレート■の下にあるＮ＋閣を含み
、その粘合がＰタイプ層の上にある半導体構造を記述す
る。構造は、溝によって形成される。

米国特許第４１０６９７５号（Ｂａｒｋｅｎｂｌｌｔ　
）は、構造の異方性エツチングのステップを含む単結晶
内に、特別の結晶学的構造で、開口をエツチングするた
めの方法を教示する。ｌ１ｌｌ！として生じる溝は、３
つの層を通じて実質的に垂直であるように描かれており
、かつサブストレートを通る■形状の断面を働えている
。閣のうちの１つはプラチナタイプであり、他の層は両
方ともクロムタイプである。

米国特許第４１４０５５８号（Ｍ　ｕｒｐｈｙなと）は
、サブストレート内へエツチングされた（１１１）ｍ内
に側壁を有する複数の狭い溝を備えた多ために用いられ
る。

米国特許第３８８５１８９４　（Ｐｉｃｋｅｒなど）は
、ＣＲＴ内にターゲットとして用いられる半導体接合を
記述している。半導体層は、本体の残りと同一の導電形
式の不純物での表面のオーバドーピングによって、光が
照射されるターゲットの側面上で比較的に＾い導電性を
形成される０層の反対側の側面は、充分に＾いバルク抵
抗の誘電物質の層によってそれらとともに形成される接
合を有する。

米国特許第２７７６３６７！　（Ｌｅｈｏｖｅｃ）は、
光子で変調される半導体電流源を形成するＰＮ接合内の
、光子と導体との閣の相互作用を記述している。

複数のＰＮＰＮ光活性化スイッチ、を備える溝付！−３
１１カ、米国特許第３３４４２７．８．号（Ｙ　ａｎａ
Ｉ　）に示されている。しかしその装置の一′能は、複
数の各スイッチ閣の領域内の真空に対して信頼性に乏し
い。

上記の先行技術のいくつかは真空内への電子放射につい
て記述してはいるが、真空を通る荷電キャリアの移動を
利用する高速半導体＠胃については記述または予期して
いない。

一一にかつ一１般的に、この発明は真空を囲う完全に密
封された容器を備える半導体装置に関し、かつ半導体本
体は容器内における第１の導電形式でかつ第１のドーパ
ント１度のサブストレートを含んでいる。第２の導電形
式でかつ第２のドーパント−膚の半導体物質の−が本体
上に配置され、荷電キャリアのための電Ｉｋ経路が半導
体サブストレートから半導体物質の層へと真空を通うて
形成されるように、半導体物質の層を通じかつ半導体サ
ブストレート内へと拡張される溝が本体内にある。

この発明の＊＊として考えられる新規な特−が、添付の
特許請求の範囲において特に示されている。

しかしその構造およびその操作方法に関するこの発明そ
れ自体は、それらのその他の目的および効果とともに、
添付の図面を参照して以下の特定的１３− な実施例の詳細な説明を読むことにより良＜ｍａｌｌさ
れるであろう。

この発明は超短通過時間を有する電子′＠胃に関し、よ
り特定的には真空内に完全に密封されかつ荷電キャリア
が真空内を通って移動する半導体装置に関する。

荷電キャリアが高い移動度を有する物質または媒体は真
空であり、そのためこの発明による超＾速電子装置はこ
の媒体を用いる。この発明はシリコン装置の処理技術な
らびに、真空内において機能する超＾速電子Ｉｌｉ＠お
よび集積１ｕｌｌ　（Ｖｌ−１８ＩＣ）の製造のための
半導体つＩ−ハ上へのサブミクロンパターンの形成にお
ける微細ラインリソグラフィ技術を使用する。

この発明の第１の実施例に関する装置において、第１の
シリコン電極からの真空内における電子の放射および電
子の伝播が存在する。第２の実施例において、電極は光
電子の放射のために、適当な低い仕事関数をもった成る
種の物質の薄い層によって被覆される。この第１の電極
から放射された１４− 電子は、第１の電極と近接して配置される第２のシリコ
ン電極に向って、真空を通うて伝播する。

ｓ２の電極（いわゆるコレクタ）に対して印加される電
圧は、第１の電極（いわゆるエミッタ）に対して印加さ
れる電圧に関して正である。そのような＠胃が、ａｍ通
過時間を備えた真空ダイオードである。この輪曽を通っ
て流れる電流は、エミッタ上への光子束の入射およびエ
ミッタに関するコレクタ電圧の極性によって制御される
。この装置はこのようにして、ａｍｍ先光ダイオードた
は超高速検波ダイオードとして使用される。他の実施例
は、次に記述されている。

まず第１図に移ると、この発明に従って半導体本体、好
ましくは単結晶質シリコン内に実現されたシリコン真空
ダイオードの極めて概略的なｌ！ｉ面図が示されている
。第１Ａ図は、半導体本体の溝または空洞を取囲む成層
シリコン構造を示している。この構造はエミッタＩＩＥ
、コレクタ■Ｃおよび絶縁■Ｄを含み、絶縁■Ｄはエミ
ッタおよびコレクタ■ＥおよびＣをそれぞれ電気的に分
離しかつ絶縁する。コレクタＩＩＣは、多結晶質シリコ
ンまたは金属であってもよい。

全体的な装置は、真空を囲う完全に密封された容器（図
示せず）内に含まれている。充分に大きな電界がエミツ
タ層を働える物質の本体内に形成されて、電子はエミッ
タ１表国領域での半１体物質の電子親和力よりも大きな
エネルギに励起される。したがって電子は、第１Ａｌｌ
における矢印で示されるように、溝または空洞内の真空
内へエミツタ層から放出される。電位（図示せず）が電
子放射ＩＩ（エミツタ層）とコレクタ■との間に形成さ
れて、電子はコレクタ■へと引付けられかつ電気的出力
がそれらから拍出される。適当な電気的接続が電子放射
源（これはエミツタ層である）を含む半導体本体の適当
な部分ならびにコレクタ層に対して形成される。これら
の接続は、第１図において簡単のために示されていない
。

第１ｅａｉは、この発明に従って半導体本体内に実施さ
れた、真空ダイオードの選択的な形状の極めて概略的な
断面図を示している。その形状は、第１Ａ図と類似して
、満または空洞を取囲む層になったシリコン構造を示し
、その構造はエミッタ層Ｅ、コレクタ■Ｃおよびエミッ
タとコレクタ層を電気的に分離しかつ絶縁する絶縁−〇
を含む。

全体的な＠胃は、真空を囲う完全に密封された容器（Ｉ
Ｉ示せず）内に同様に含まれている。この場合におシ１
ては、エミッタ■Ｅは半導体本体の頂部主面にありかつ
コレクタ層は底部表面にある。同様の溝が、エミッタ、
コレクタおよび絶縁■を通じて、半導体物質の本体内へ
延びる。その溝の形状のさらに詳細とともにそのような
溝をエツチングする方法は、次に記述される。

第２Ａ図および第２Ｂ図は、この発明の第２の実施例の
極めて概略的な断面図であり、シリコン真空トライオー
ド装筺を示している。装置は、半導体本体、好ましくは
御粘晶質シリコンから形成される複数の■からなってい
る。閣はエミッタ磨Ｅ、グリッド層Ｇｌおよびコレクタ
層Ｃからなる。

第２Ａ図において、電子ｔＩＩ射霧は複合構造における
下部の■である。エミツタ層Ｅおよびグリッド１７− ■Ｇ１は、誘電体■Ｄによって分離されている。

同様にグリッド■、Ｇ　Ｉお轟びコレクタ■Ｃは、分離
誘電体層りによって分離されている０層Ｅ、Ｄ。

Ｇ１．ＤおよびＣの合成サンドイッチは、この会費にお
いて公知の技術に従って、単一の半導体本体から形成さ
れ得る。

第２８図はシリコン真空トライオード装置の別の断面図
であり、電子放射層は半導体本体の頂部主面付近の■で
あり、コレクタ領域はその複合物の下部にある層である
。電子の放射が第２Ａ図および第２Ｂ図において、矢印
によって示されている。第１Ａ図および第１Ｂ図におけ
るように全体的な装置は、真空を囲う完全に密封された
容器（図示せず）内に含まれている。充分に＾い内部電
界がエミッタを備える物質の本体内に形成され、電子は
エミッタ領域内の半導体物質の電子−和りよりも大きな
エネルギに励起される。したがって電子は、第２Ａ図お
よび第２Ｂ図において矢印によって示されるように、エ
ミッタから真空内へ放射される。電位（図示せず）が電
子放射源とコレ１８− クタ電極との間に形成され、電子は捕集電極に引付けら
れかつ電気的出力がそれらから導出される。

適当な接続が、電子放射源（すなわちエミッタ）を含む
半導体本体の部分とともにコレクタに対して形成される
。これらの接続は、第２１１においては一挙のために図
示されていない。

ここで第３図に移ると、この発明による真空トライオー
ド装置の極めて概略的な断面図が示されている。トライ
オード装置は、真空を囲う完全に密封された容器内に含
まれている。第３１１に示されたこのトライオード装置
の好ましい実施例において、容器は、容−内に起重され
た半導体本体に光または他の電磁放射が送られてくるよ
うにするための透明なＩ［２０を含んでいる。

ここで半導体本体の特定的な構造に移ると、第３図はエ
ミッタ層Ｅ１コレクタ層Ｃ１グリッド層Ｎおよびエミッ
タ、グリッドおよびコレクターを電気的に分離しかつ絶
縁する２つの誘電体層りを含む成層シリコン構造を示し
ている。全体的な装置は、真空を囲う完全に密封された
容器〈蓋２０で示されている）内に含まれている。この
実施例において、エミッタ■Ｅは半導体本体の頂部土間
にあり、コレクタ層は底部表面である。細長い溝または
空洞は、エミッタ、コレクタおよび誘電体層を通じて、
半導体物質の本体内へ延びる。溝の形状のさらに詳細と
ともにそのような溝をエツチングする方法は、次に記述
される。

サブストレート１０は典型的におよそ０．００５０ｈａ
−０１の抵抗率を持つ（１１０）配向のシリコン半導体
本体であり、その上におよそＩｏｈ−−Ｇ−の抵抗率の
Ｎタイプの（軽くドープされた）エピタキシャル■１１
が、５μ−の厚さを持って配置される。

それからＰ十拡散が施されて、Ｎタイプのエピタキシャ
ル■の頂部領域１２がＰ十タイプに転換される。

次に熱生成５１０２■または化学蒸着（ＣＶＤ）した窒
化シリコン（３１６Ｎｍ　）層のような抗エツチング層
が、シリコン表面上に形成される。その形状の構造は、
続いて記述される。半導体■１１の上−は、半導体層１
１をＰ十真部鋼域１２から分離する誘電のための別の誘
電体層１６であり、符号りが付されている。したがって
この発明による合成体は、コレクタのための０１誘電の
ためのり、Ｎタイプ半導体層のためのＮ１飽の誘電体層
のためのＤおよび半１体本体の頂部領域のためのＰ＋と
記号が符された一連の層からなっている。

一般的な光りソグラフイのプロセスを用いて、微細ライ
ンパターンが、表１１ｉ（１１０平ＷＪ）と型内に交差
する（１１１）平曲と平行なオープンラインからなる表
面上に形成される。それからウェーハはＮａ　ＯＨまた
はＫＯＨのような異方性エツチング波に浸されて、第３
図の断面図において示されるようなシリコン内の急激な
勾配の螢によってＳまれた深い満１３をエツチングする
。

次にその頂部表面は、光電子放射に関する低い仕事関数
ＥＦおよび高い量子効率によって特徴づけられる物質１
４で被−される。被覆は真空蒸着プロセスによって形成
され、このような方法によってシリコン形状１５の頂部
とともに−Ｉ！１６の２１− 限定された領域は、ともに光放射−賀によって被覆され
る。この装置は次に透明な寵を持った容−２０内に封入
されかつ真空下において密封される。

従来のシリコン光ダイオードに用いられるタイプの金属
かん容器が、封入のために使用され得る。

第３図の装置の高速光ダイオードとしての動作において
、大きな逆バイアス電圧がＮタイプエピタキシャル領域
のほとんどまたは全部を空にするように印加される。こ
のような状■にもとにおいては、Ｎタイプ半導体領域内
および付近の真空領域内において強電界が存在する。エ
ミッタ領域が適当な短い波長の光子１８によってｍ射さ
れたとき、光電子１９の放射が起こるであろう、放射さ
れた電子は真空領域内の電界によって、コレクタＣ（Ｎ
十鋼域）方向へ加速されるであろう。エミッタおよびコ
レクタ領域の一距鍾が非常に短く形成され得るならば、
通過時間は比較的短くなるであろう。

エミッタからコレクタへの通過時間は、’Ｔ　ＲＡ　Ｎ
　Ｓ　Ｉ　Ｔ　−ＣＴＸ７■−ＱＴ２２− ’；”　　　　　　／ｑＶ−（／ｑＶ）Ｘによって与え
られ、ここでＸはエミッタとコレクタとの距離であり、
またＶはエミッタとコレクタとの閣の逆バ＜７ス電圧で
ある。パラメータａは加一度、ｑは電萄、そしてＭは電
子の質量である。

Ｘ−２ｕｌｌｒＨよＵＶ−２０ボルト（Ｅ−ＩＸｌｏｌ
ｏＶ　／　Ｍ　＜　ａ　ｂｒｅａｋｄｏｗｎ　）ならば
、’Ｔ　ＲＡ　Ｎ　Ｓ　Ｊ　Ｔ　−ｃｎ７■−（Ｘ　／
　／Ｖ−）−（３，３７Ｘ１０−”　　）　　・ ×（■）／ｎ口ロ −３，３７Ｘ１０−　１２・ ×（μ■）／ｎ口０ −３．３７Ｅ１Ｂ・ Ｘ（μｍ）／　　　　　　　Ａ／Ｉ−了であり、ｘ−２
μ■、Ｖ−２０ボルトに対しτｔ−１，５ｐｓが得られ
、これは非常に短い通過時間である。

この結果をシリコン内にお番ブる電子の通過時間と比較
することは、稠味深いことである。飽和速腹としテＶｓ
ａｔ　−１ｘ　１０’　ｃｔ／ｓｅｃ　６）１１＊ｊｌ
イて、 ｔＴＲＡＮｓ　Ｉ　Ｔ−Ｘ／Ｖｓａｔ　−（Ｉ　Ｘ　１
０−　’ｓｅａ　　／Ｃ−）　　Ｘ −（ＩＸｌｏ−’　　ｓｅａ　　／ａｍ）　　−（ＩＱ
−’ＣＩ／μ−）　Ｘ −（Ｉ　Ｘｉ　Ｏ−”　　ｓｅａ　／ｕｓ　　）・Ｘ −（１０ｐｓ／μｌ　）・Ｘ が得られ、Ｘ−２μ−と仮定すると、通過時間は２０ｐ
ｓである。

＾速＠胃にとって、内部電極容量は限定的な要素であり
得る。この容量は、非常に狭いシリコン形状の帽（第３
１！ｌにおける寸法Ｗ）を形成することによって減少さ
れ得る。

装置の容量は、成る適当な抗エツチング物質（シリコン
窒化物のようなもの）で形状の置部を被覆し、その後置
方性エツチングを用いて形状のＮタイプ領域を除去する
ことによって、さらに幾分減少され得る。抗エツチング
層は除去され、かつ残存するシリコン形状の頂部は光放
射物質で被−され得る。

ここで第４Ａ図に移ると、この発明の第２の実施例の極
めて概略的な断面図が示されており、２つのグリッドを
−え、かつ電子放射を引起こすように外部電界が印加さ
れている。第３図に示された実施例と同様に、この半導
体装置は真空を囲う密封さｉた容器内に含まれている。

容器は、簡単のために第４Ａ図には示されていない。こ
こで半導体本体の特定的な構造に移ると、第４Ａ図は２
つの引延ばされた半導体形状３０および３１を示してお
り、これは半導体本体のサブストレート３２の上に配置
された台地のような構造をしている。

半導体装置が適当にバイアスされたときに電子が流れる
空調２９が、形状３０および３１の間にある。好ましい
実施例において、Ｐ十タイプのエピタキシャル■３３は
、Ｎタイプのサブストレート上に配置される。エピタキ
シャル層の部分３４はサブストレート３２に隣接する形
状３０および３１の成■領域を形成し、かつＰ十タイプ
の■の他の薄い部分３５は空満２９の領域内においてサ
ブ２５− ストレート３２に隣接する。

Ｐ十エピタキシャル層の上は、形状３ｏおよび３１内の
Ｐ＋１１３４に隣接する鵡タイプの■３６である。この
Ｎタイプの閣は、この発明による真空電子装置において
、スクリーングリッドとして動作する。Ｎタイプ閤３６
の上にあるのは、この発明による真空電子装置において
制御グリッドとして動作する、Ｐタイプの■３７である
。

最後に、隣接するＰタイプ領域３７の上にあるのは、形
状３０および３１の最上部の■を形成するＮ十タイプ領
域３８である。このＮ十タイプの層３８は、真空電子装
置においてコレクタとして動作する。

第４ＡＩＩに示された電子輪重の動作は、第４Ｂ図に示
されたポテンシャルエネルギダイヤグラムに最もよく描
かれている。

この第４Ｂ図に示されたポテンシャルエネルギダイヤグ
ラムは、第４ＡＩｌｌに示された４ｂ　−４ｂ平面を通
る領域内のポテンシャルエネルギを示している。「放ｌ
Ｉ４１Ｉ」と書かれた形状の左側の部分２６− は、Ｎタイプサブストレート３２内の電子の電位を示し
ている。［エミッタＪと書かれた整流ｐｎ接合は、Ｎタ
イプサブストレート３２およびＰ＋タイプの層３３の間
に存在する。Ｎタイ′プサブストレート３２がＰタイプ
の層３３に関して順バイアスされるとき、電界は実線で
表わされた電界ラインξに−よって示されるように半導
体本体内に形成される。電界ξの結果として、表面と平
行なディプリーション領域が形成される。このディプリ
ーション領域は、電子をエミッタからディプリーション
領域内へと引付ける低いポテンシャルエネルギを持って
いる。電子４１の運動は、第４Ｂ図の左側の部分から形
状の右側の部分へ移動する電子４１の方向によって示さ
れて０る。放射源およびエミッタ領域３２および３４は
、それｆれ順バイアスされ、電子は放射源領域からエミ
ッタ領域内へと流れる。第４Ａ図において概略的に示さ
れたように、層３３の露出表面３９は、表面の電子放射
特性を高めるように、適当なエツチング技術の手段によ
って表面処理され得る。第４Ｂ図に示されるように、ポ
テンシャルエネルギの正味のｗＪＩＩは、充分に高い内
部電界が整流ｐｎ接合の近くの半導体本体内に形成され
て、その領域における伝導帯電子が露出表面３９におけ
る半導体−質の電子精和力よりも大きなエネルギに励起
されて、そのような電子が表面から放射されることであ
る。

印加される外部磁界は、伝導帯電子が半導体物質の電子
輌和力よりも大きなエネルギにエミッタ領域内において
励起されるような状態を常に形成するようなものである
必要はない。第５Ａ図は、この発明によるシリコン電子
装置のさらに第３の実施例の極めて拡大されかつ概略的
な断面図を示しており、電子放射はｐｎ接合に対する大
きな逆バイアスの印加によって達成される。

より特定的には、第５Ａ図は電子が放射される真空に隣
接した半導体本体の一部を示している。

この本体は、真空に隣接する薄いＮ導電タイプの−５０
を含んでいる。Ｎタイプの層に隣接するのは、Ｐ導電タ
イプの層５１である。整流接合５２は、半導体本体の露
出表ｆ［５３と実質的に平行に拡張される層５０と５１
との間に形成される。この接合は逆バイアスされ、Ｐタ
イプの層５１内に存在する電子５４は接合５２を横切っ
てＮタイプ領域５０内へと加速される。整流接合５２が
表面５３と実質的に平行に配置されることは、この発明
による形状において特に効果的な点である。このようを
状態のもとにおいて、接合を横切って加速される電子は
、表面５３の方向へ加速される。

さらに接合が表面５３の近くに存在するために、この発
明による形状は、高エネルギ電子がそれらから真空内へ
と逃れるように表面方向内に伝播するのを可能にする。

このような形状は先行技術の設計（英国特許第１３０３
６５９号または米国特許第４２５９６７８号）を越える
重要な改良であり、ｐｎ接合はその主表面で終了され、
加速された電子とともになだれブレークダウンから発生
した電子は表面と平行に、したがって電子が伝播する最
終的な方向と垂直に方向づけられる。

第５Ａ図に示された電子装置の動作は、第５Ｂ図に示さ
れたポテンシャルエネルギダイヤグラム２９− において最もよく示されている。

第５Ｂ図に示されたポテンシャルエネルギダイヤグラム
は、第５Ａ図に示された５Ｂ−５Ｂ平面を通る領域内の
ポテンシャルエネルギを示している。形状の左側の部分
は、Ｐタイプサブストレート領域内の電子の電位を示す
。整流ｐｎ接合は、ＰタイプサブストレートとＮ十タイ
プ■５ｏとの間に存在する。Ｎｉ１５０がｐＨ５１に関
して逆バイアスされたとき、電界が破線によって表わさ
れた電界ラインξによって示されるように、半導体本体
内に形成される。電界ξの結果として表面と平行なディ
プリーション領域が形成されるが、表面にまでは拡張し
ない。このディプリーション領域は、第５Ｂ図の左側の
部分から形状の右側の部分へ移動する電子の方向によっ
て示されるような、電子をエミッタからディプリーショ
ン領域内へと引付ける低いポテンシャルエネルギを備え
ている。

放射源とエミッタ領域５１および５ｏとは逆バイアスさ
れて、電子は放射源領域からエミッタ領域内へと流れる
。層５０の露出表面５３は、表面の３０− 電子放射効率を高めるように、適当なエツチング技術の
手段によって表面処理され得る。第５Ｂ＠に示されるよ
うにポテンシャルエネルギダイヤグラムの正味の効果は
、充分に＾い内部電界が整流接合５２の付近の半導体本
体内に存在して、その領域における伝導帯電子が露出表
面５３での半導体物質の電子蒙和力よりも大きなエネル
ギに励起されて、そのような電子が表面から放射される
ことである。

伝導帯電子がエミッタ領域において半導体物質の電子明
和力よりも大きなエネルギに励起されるような状態が形
成されるこの発明の他の実施例は、注入器の使用を通ず
るものである。第６Ａ図は、この発明によるシリコン電
子＠胃のさらに他の実施例の極めて拡大された概略的な
断面図を示しており、電子放射はｐｎ接合に対する大き
な順バイアスの印加によって達成される。

より特定的に、第６Ａ図は、電子が放射される真空に隣
接した半導体本体の部分を示している。

この本体は、真空に隣接するＮ十導電タイプの■６０を
含んでいる。このＮ十タイプの層に隣接するのは、Ｐ導
電タイプの層６１である。Ｉｌ流接合６２は、半導体本
体の露出表面６３と実質的に平行に拡張した−６０およ
び６１の閤に形成される。

この接合は逆バイアスされて、Ｐタイプの層６１内に存
在する電子６４は接合６２を横切ってＮタイプ領域６０
内へと加速される。整流接合６２が表面６３と実質的に
平行に配置されることは、この発明による形状の特に効
果的な点である。このような状態のもとにおいて、接合
を横切って加速する電子は表面６３の方向へと加速され
、かつさらに接合が表面６３の付近に存在するために、
この発明による形状はそれらから真空内へと逃れるよう
に表面方向に伝播する高エネルギ電子を可能にする。

第６Ａ図の装置の動作が、第６Ｂ図のポテンシャルエネ
ルギダイヤグラムによって示されている。

電子は、Ｎ＋サブストレート６５によって供給される。

サブストレートとＰタイプ領域との閣の接合６７を横切
って印加される順バイアス電圧は、Ｎ＋サブストレート
６５からＰタイプ領域６６内へと・注入される電子をも
たらす。Ｐタイプ領域の非ディプリーション部分を通っ
て短い距離を拡散した優、電子はディプリーション層領
域６８に入る。この電子はディプリーション領域におい
て表面６３方向へ加速されるが、い（っかの電子はディ
プリーション領域の「形状」部分６９に入りがつ捕集さ
れる。領域６０から真空内へ入った電子は、図示されて
いない外部コレクタ方向へ加速される。このコレクタは
、領域６０よりも充分に高い電位（すなわち正）である
。ここで実施例に移って、第４Ａ図を参照すると１また
はより多くの制御グリッドがエミッタとコレクタとの園
に配置されており、その構造は第５図および第６図のい
かなるエミッタ構造とも結合され得る。第４Ａ図におい
て、領域３７は領域３６および３８に関して負にバイア
スされており、かつ制御グリッドまたはＩＩＩエレメン
トの機能を果たす。領域３７に対して印加される電圧は
、領域３８への電子の流れを制御する。

一３３＝ 第７図は、複数の真空ダイオード装置を示すこの発明の
一実施例の断面図である。

第８Ａ図は、第５Ａ図または第６Ａ図においてそれぞれ
示された第３または第４の実施例による第１の形状にお
ける、この発明の電子放射領域の極めて拡大された断面
図である。

第８Ｂ図は、第５Ａ図または第６Ａ図においてそれぞれ
示された第３または第４の実施例による第２の形状にお
ける、この発明の、電子放射領域の極めて拡大された断
面図である。

次に第９図に移って、平面パネルディスプレイへのこの
発明による電子装置の適用が示されている。

この発明に従って記述された装置構造に基づく光放射デ
ィスプレイは、図示されたエミッタ構造９１に隣接して
リン被覆プレート９０を配置することによって形成され
得る。エミッタによって故制される電子のうちのいくつ
かは、りンのスクリーン９０の方向へ加速される。この
加速は、リンのコーティング上に配置されるアルミニウ
ムのよ３４− うな薄い金属コーティングに印加される大きな正電圧に
よって増大され得る。

この発明はシリコン真空電子装置において実施されるも
のとして図示されまた記述されているが様々な修正およ
び構造の変更がこの発明の目的からいかなる方向におい
ても外れることなく施され得るので、詳細に示されたも
のに限定されるものではない。

この発明による半導体部■は様々な半導体技術および公
知の一造ステップの興なりた結合とともに実施されるこ
とができ、かつここに示された好ましい実施例は単なる
例示にすぎないということが、当業者にとっては自明で
あろう。

様々なゾーンおよび傾城の浸透の深さおよび特に装置の
活性ゾーンの閣の形状および距離、同様にドーパント分
子種の集中および／またはそれらの集中の範囲は、記述
された特性に従って選択され得る。これらのおよび他の
変形が、この発明の目的から外れることなく当業者によ
ってさらに限定され嵜る。

特定的な実施例に限定されない。たとえば、シリコン以
外の半導体物質、たとえばＡｘ−Ｂｙ化合物が使用され
得ることがあげられる。さらに実施例における導電タイ
プは転換されてもよ（、このようにして動作電圧が適合
される。その他に、動作電圧として与えられた値は単に
例示として示されるものにすぎず、比較的自由に選択さ
れ得る。

２極式接合電界効果トランジスタ、ＭＮＯＳ　（金属電
極シリコンニトライド、シリコン酸化物半導体装置、Ｍ
ＡＯ８（金属アルミニウム酸化物。

シリコン酸化物、半導体装置、ＭＡＳ　（金属アルミニ
ウム酸化物、半導体）側ＬフローティングゲートＦＥＴ
およびＡＭＯ８ＦＥＴ　（アバランチＭＯ８Ｆ　Ｅ　Ｔ
　）を含む他のタイプの半導体回路が、同様に使用され
得る。

さらにした分析を除いて前述の文章はこの発明の要点を
充分に示し、第三者は電流の知識を応用して、先行技術
の観点からこの発明の一般的または特定的な外観の主要
な特徴をかなり構成する特性を除外することなく様々な
適用に対して容易に適合させることができ、したがって
そのような適合は前述した特許請求の範囲と同等の意味
およびＩＩＩＩｌＩ内に包含される。

【図面の簡単な説明】

第１ＡＩＩは、この発明による真空ダイオードの極めて
°概略的な断１１ｓである。 第１Ｂｍｌ！、この発明による真空ダイオードの選択的
な形状の極めて概略的な断面図である。 第２Ａ図は、この発明によるシリコン真空トライオード
＠−の極めて概略的な断面図である。 第２８１１は、この発明によるシリコン真空トライオー
ドの選択的な形状である。 第３図は、電子放射源として光放射性の層を用いたこの
発明の一実施例の極めて概略的な断面図である。 第４Ａ図は、電子放射を引起こすように外部磁界の印加
を用いるこの発明の第２の実施例の極めて概略的な１Ｐ
ｉｉｉｉ国である。 第４８ＩＩは、第４Ａｌｌに示される形状のボテン３７
− シヤルエネルギダイヤグラムであり、電子のエネルギ力
学を示している。 第５Ａｌｌは、この発明によるシリコン電子鮪厘の第３
の実施例の極めて拡大されかつ概略的な噺１Ｔｉａｌｌ
であり、電子放射はｏｎｌ１合に対する大きな逆バイア
ス電圧の印加によって連成される。 第５８ＷＡは、第５Ａ図に示された実施例の形状におけ
る電子力学を示すポテンシャルエネルギダイヤグラムで
ある。 第６ＡＩＩは、この発明によるシリコン電子装置の［４
の実施例の極めて拡大されかつ概略的な断ｒｊＡＷＡで
あり、電子放射はＰＮ接合に対する大きな逆バイアス電
圧の印加によって達成され、電子は隣接ＪるＮ十領域か
らの注入によって供給される。 ＄１１６８ａｌは、第６Ａ図に示された実施例の形状に
お番」る電子力学を示すポテンシャルエネルギダイヤグ
ラムである。 ｌＮ７ｍは、複数の真空ダイオード装置を示すこの発明
の実施例の断ｍ図である。 第８Ａ図は、第５Ａ図または第６Ａ図にそれぞ３８− れ示された第３または第４の実施例による第１の形状に
おける、この発明の電子放射領域の極めて拡大された断
面図である。 第８８図は、第５Ａ図または第６Ａ図にそれぞれ示され
た第３または第４の実施例による第２の形状における、
この発明による電子放ｔＩ４Ｉｌ域の極めて拡大された
断面図である。 第９図は、平面パネルディスプレイへのこの発明の適用
を示す極めて拡大されかつ概略的な断面図である。 図において、１０はサブストレート、１３は溝、１４．
１５はコーティング、１２はＰ十領域、２０は量、２９
は空洞、３４はＰ十タイプ層、３６はへタイプ層、３７
はＰタイプ層、３８はＮ十タイプ層をそれぞれ示す。 特許出願人　ロックウェル・インター ３９−

Claims (1)

1. 【特許請求の範囲】 （１）　真空を囲う完全に密封された容器と、真空内へ
   電子を放射するための電子放射■および前記電子ｍ射麿
   から放射されかつ真空を通って伝纏する電子を捕集する
   ためのコレクタ手段を含む半導体本体を−える、前記容
   器内に設けられた半導体装置と、 前記放射■の電子が前記半導体本体の電子纏和力よりも
   大きなエネルギに励起されるように、前記半導体本体内
   に高い内部電界を与えるための手段と、 前記電子放射源と前記コレクタ手段との■に、前記電子
   −１から電気的出力を導出するために電位を形成するた
   めの手段とを備える真空電子＠胃。 （２）　前記電子放射■は、第１の導電形式の半導体物
   質の層を備える、特許請求の範囲第１項記載の真空電子
   装置。 （３）　前記コレクタ手段は第２の導電形式の半導体−
   質の−を備える、特許請求の範囲第２項記載の真空電子
   装置。 （４）　前記コレクタ手段は多結晶質シリコンの−を備
   える、特許請求のＩＩｓ第１項記載の真空電子＠瞳。 （５）　前記コレクタ手段紘金属の閣を備える、特許請
   求の範囲第１項記載の真空電子装置。 （６）　前記電子放射■は光の光電エミッタを備える、
   特許請求のＩｉｓ第１項記載の真空電子鵠■。 （７）　前記半導体装置は半導体サブストレート上に配
   置されたメサ形構造であり、前記構造は前記電子放射源
   を含む前記サブストレート上に配置された第１の−と、
   前記第１の■から離れて配置されかつ前記コレクタ手段
   を含む第２の層とを備える、特許請求の範囲第１項記載
   の真空電子装置。 （８）　前記＾い内部電界を与えるための手段は印加外
   部電界である、特許請求の範囲第１項記戟の真空電子装
   置。 （９）　前記電子放射源は逆の導電形式の半導体物質の
   第１および第２の晴接した■を纏え、前記第１の■は比
   較的薄い層であり、 前記第２の■は比較的に厚い層であり、整流接合が前記
   第１および前記第２の層の間に形成されかつ電子が前記
   第２の−から前記第１の閣内へ流れるようにバイアスさ
   れる、特許請求のｌＩｓ第１項記載の真空電子装置。 （１０）　前記第１の■は真空に瞬接する露出した１聞
   領域を含み、前記第１の■の前記主面は表閏処理されて
   いる、特許請求の範囲第９項記載の真空電子装置。 （１１）　前記電子放射■はｐｎ形の接合、および前記
   接合の近くの前記第１の−のａｍから電子が放射される
   ように、前記半導体物質の電子親和力よりも大きなエネ
   ルギに前記領域内の伝導帯電子を励起するのに充分な大
   きさの高電界が接合領域内に形成されるように前記接合
   に逆バイアスを形成するための手段を含む、特許請求の
   １ＩＩｌ第９（１２）　前記電子論１ＩＩＩＩは曽記鱈
   出した表面領域の露出表―近くに配置される一ｎＷｊ１
   １合、および前記領域内の電導帯電子を励起して電子な
   だれ増加を引起こすのに充分な大きさの高電界を前記接
   合領域内に形成するために前記接合に逆バイアスを与え
   るための手段を含む、特許請求の範囲第１０項記載の真
   空電子装置。 （１３）　前記電子放射■は、前記サブストレートから
   前記表面領域内ヘキマリ７を注入し脅る電流注入手段を
   備える、特許請求の範囲第１項記載の真空電子装置。 （１４）　前記電流注入手段鑓順バイアスされた整流接
   合を備える、特許請求の範囲第１３項記載の真空電子装
   置。 （１５）　前記電子放射源および前記捕集電極は誘電体
   −によって結合される、特許請求の範囲第１項記載の真
   空電子装置。 （１６）　前記電子装置は真空ダイオードである、特許
   請求のｍａｘｉ項記載の真空電子装置。 （１７）　前記電子装置はトライオードである、特許請
   求の範囲第１項記載の真空電子装置。 （１８）　前記電子装置はテトロードである、特許請求
   のＩｉｓ第１項記載の真空電子装置。 （１９）　前記半導体本体はシリコンで構成される、輪
   許■京の範−第１項記載の真空電子装置。 （２０）　半導体装置であって、 真空な−う完全に密封された容−と、 前記容−における第１の導電形式でかつ第１のドーパン
   トａｍの半導体物質の第１の領域と、前記第１の領域に
   晴接して配置される第２の導電形式でかつ！１１１２の
   ドーパント濃度の半導体物質の第２の領域とを含む半導
   体本体と、 導電キャリアのための電流経路が半導体物質の前記Ｉ１
   １の領域と半導体−質の前記第２の領域との閣の真空を
   通じて形式されるように、前記半導体物質の第１の領域
   を通じてかつ前記半導体物質の第２の領域内へと全体的
   にエツチングされる、前記本体に設けられる溝を働える
   、半導体装置。 （２１）　前記第１の領域および前記第２の領５− 域は誘電体−によって分離される、特許請求の範囲第２
   ０項ｉａ＠の半導体装置。 （２２）　前記第１の領域は半導体サブストレートであ
   り、前記第２の領域は前記サブストレート上に配置され
   る半導体−質の層である、特許請求の範−第２０項記載
   の半１体装置。 （２３）　前記第１の領域は半導体本体の一部であり、
   前記第２の領域は前記本体の一部上に配置される電気的
   導体層である、特許請求のＩＩｓ第２０項記載の半導体
   装置。 （２４）　前記半導体の一部および前記導体層は誘電体
   −によって分離される、特許請求の範囲第２３項記載の
   半導体装置。 （２５）　前記半導体本体の一部は電子放射場である、
   特許請求の範囲第２３項記載の半導体装置。 （２６）　前記第１の領域はＰ導電形式の半導体■であ
   り、前記第２の層はＮ導電形式の半導体■である、特許
   請求の１ＩＩＩｌｌ第２０項記載の半導体装置。 ６− （２７）　前記第２の領域は電子放射源であり、前記第
   １の領域は電子コレクタである、特許請求の＠１第２０
   項記載の半導体Ｓ＊。 （２８）　前記第２の領域は半導体物質の拡散層である
   、特許請求の範囲第２０項記載の半導体装１゜ （２’９　）　　前記溝は前記半導体−質の全早さを通
   じて部分的に拡張される、特許請求の範囲第２０項記載
   の半導体装置。 （３０Ｉ　前記第１の領域および前記第２の領域は真空
   ダイオードを特徴する特許請求の範囲第２０項記載の半
   導体装置。 （３１）　真空電子装置であって、 真空を囲う完全に密封された容器と、 真空内へ電子を放射するためのエミッタ領域と、前記エ
   ミッタ領域から放射されかつ真空内を通って伝播する電
   子を捕集するためのコレクタ領域とを含む半導体本体を
   備える、前記容器内に設けられる半導体鶴胃と、 前記エミッタ領域と前記コレクタ領域との閣の電流をｍ
   −するための、前記エミッタ領域と前記コレクター域と
   の−に起重されるｍ−電機手段と、前記エミッタ領域内
   の電子が前記半導体物質の電子エネルギよりも大きなエ
   ネルギに励起されるように、前記半導体本体内に高い内
   部電界を形成するための手段と、 前記電子装置から電気的出力を尋出するために、前記エ
   ミッタ領域と前記コレクタ領域との間に電位を形成する
   ための手段とを備える真空電子＠胃。 （３２）　前記エミッタ領域は第１の導電形式の半導体
   物質の層を−える、特許請求のＩＩｓ簡３１項記載の真
   空−電子装置。 （３３）　前記コレクター域は第２の導電形式の半導体
   物質の−を備える、特許請求の範囲第３２項記載の真空
   電子装置。 （３４）　前記コレクター域は多結晶質シリコンの層を
   −える、特許請求の１１ｓ第３１項記載の真空電子装置
   。 （３５）　前記コレクター域は金属の層を備える、特許
   請求のＩｌｓ第３１項記載の真空電子装置。 （３６）　前記エミッタ領域は電子の光電エミッタを備
   える、特許請求の範囲第３１項記載の真空電子装置。