KR970000963B1 - 광게이트를 갖는 진공 트랜지스터 및 그 제조방법 - Google Patents

광게이트를 갖는 진공 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR970000963B1
KR970000963B1 KR1019920025030A KR920025030A KR970000963B1 KR 970000963 B1 KR970000963 B1 KR 970000963B1 KR 1019920025030 A KR1019920025030 A KR 1019920025030A KR 920025030 A KR920025030 A KR 920025030A KR 970000963 B1 KR970000963 B1 KR 970000963B1
Authority
KR
South Korea
Prior art keywords
electrode
electron
insulating film
transistor
vacuum
Prior art date
Application number
KR1019920025030A
Other languages
English (en)
Other versions
KR940016606A (ko
Inventor
강성원
강진영
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019920025030A priority Critical patent/KR970000963B1/ko
Priority to DE4339741A priority patent/DE4339741C2/de
Priority to FR9314945A priority patent/FR2699736B1/fr
Priority to JP31873093A priority patent/JP2759049B2/ja
Priority to US08/171,408 priority patent/US5389796A/en
Publication of KR940016606A publication Critical patent/KR940016606A/ko
Application granted granted Critical
Publication of KR970000963B1 publication Critical patent/KR970000963B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/34—Photo-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/04—Electrodes; Screens
    • H01J17/06—Cathodes
    • H01J17/066—Cold cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/04—Tubes with a single discharge path without control means, i.e. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

광게이트를 갖는 진공 트랜지스터 및 그 제조방법
제1도는 종래의 모스트랜지스터의 단면도.
제2도는 본 발명에서 광전효과의 원리를 이용하여 전자가 진공상태 또는 대기상태의 영역을 통과하여 이동되는 것을 보여주는 도면.
제3도 (a)~(d)는 본 발명에 따른 광게이트를 갖는 진공 트랜지스터의 제조단계를 보여주는 단면도.
제4도는 본 발명에 따른 진공 트랜지스터가 응용되는 기본 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트 전극 2 : 소오스
3 : 드레인 4 : 게이트 절연막
5,9 : 규소기판 6,11 : 방출전극
7,12 : 수전전극 8,13 : 광게이트
10 : 절연막 15 : 인가전극
본 발명은 진공 또는 대기상태로 있는 두개의 전극사이에 전계를 인가하여 전자를 방출시키는 유도방출(field emission)과 물질의 표면에 임계에너지 이상의 광(photon)을 조사하여 전자를 방출시키는 광전효과(photoeletric effect)를 이용하여 제조된 광게이트(optical gate)를 갖는 진공 트랜지스터 및 그 제조방법에 관한 것이다.
근래에 전자소자의 발전은 고체 반도체 물리학에 의하여 이루어져 왔고 뿐만아니라, 전자소자 각각의 고속, 고집적, 고신뢰성 등의 요구는 계속 증대되고 있다.
그러나 현재의 전자소자의 발전은 미세가공 기술의 극한점에 이르고 있으며 이에 따라 여러 가지 장애요인이 나타나게 되었다.
특히 고체 전자소자에서 스케터링(scattering) 현상에 의하여 전자의 전도현상이 결정되기 때문에 전자의 이동도(mobility)가 매우 중요한 물리량이 되었으며, 이러한 전자이동도는 반도체 소자 및 전자재료의 전기적 특성을 결정하는 요인이 되었다.
규소 기판을 이용한 트랜지스터의 경우 규소기판의 전하이동도가 결정됨으로 트랜지스터의 성능은 결정되어 버린다.
제1도는 기존의 규소기판을 이용한 모노 트랜지스터 단면을 도시한 것이다.
(1)은 게이트 전극을 나타낸 것이고, (2),(3)은 각각 소오스와 드레인영역을 (4)는 게이트 절연막으 나타내었다. (5)는 규소 기판을 나타낸다.
모스트랜지스터의 기본 동작원리에서 규소 기판 (5)는 단지 지지 기판일뿐 실제로 전자의 이동이 이루어지는 곳은 게이트(1)와 게이트 절연막(4) 하부의 채널(channel)이란 부분이다.
이러한 트랜지스터는 고체상태의 채널을 통하여 전자가 이동되기 때문에 전자의 이동도의 개선에는 한계가 있다.
이러한 한계를 극복하기 위하여 트랜지스터의 채널 형성에 의한 전자의 이동을 고체 반도체가 아닌 진공 또는 대기상태의 영역에서 이루어지게 하며, 전자의 이동도는 스케트링에 관련없이 단지 외부에서 인가된 전계에 의하여 결정되기 때문에 고속의 동작특성을 얻을 수 있다.
제1도에 도시된 모스트랜지터 단면구조를 광게이트를 구비한 트랜지스터구조로 변형하려면, 먼저 게이트 절연막(4) 하부의 채널 영역을 제거하여 대기 또는 진공상태가 되게 한다.
그러면 게이트 전극(1)과 게이트 절연막(4)의 기능이 상실하게 된다.
이어, 게이트 전극(1)과 게이트 절연막(4)을 제거한다.
그러면 소스(2)와 드레인(3)만이 대기 또는 진공내에 남게 된다.
이때 소스(2)에서 전자를 방출시켜 드레인(3)으로 전자를 유도하기 위하여 소스(2)의 전자를 여기시키는 방법으로 Einstein에 의해 발표돈 '광전효과'의 원리를 이용한다.
본 발명은 진공 또는 대기상태의 영역에서 전자가 이동되게 하고 외부에서 인가된 전계에 의해서만이 동작되어 전자이동도를 개선한 광게이트를 구비한 진공 트랜지스터를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해, 본 발명의 일 특징에 의하면, 광신호가 게이트전극으로부터 방사되는 광게이트를 구비한 진공 트랜지스터는 실리콘기판(9)과, 상기 실리콘기판(9)상에 도포되어 있되 에칭공정에 의해 오목부분(arecess portion)을 갖는 절연막(10)과, 상기 절연막(10)상에 상기 절연막(10)의 오목부분에 의해 서로 형성되되, 그 중 하나는 상기 광신호에 의해서 전자를 방출하는 전자방출전극이고, 다른 하나는 상기 전자방출전극으로부터 방출된 전자를 수집하는 전자수집전극인 두전극(11,12)과, 상기 전자방출전극(11)표면에 조사하기 위한 위치에서 상기 광신호를 방사하고 상기 광게이트의 기능을 수행하는 광원(13)으로 구성되고, 상기 전자방출전극(11)은 접지에 접속되어 있고 그리고 상기 전자수집극(12)은 전원에 접속되어서, 전류의 량이 상기 광원(13)에서 제공된 광신호의 세기에 따라 조절되는 것을 특징으로 하는 진공 트랜지스터 특징으로 한다.
상기 구성에서, 상기 오목부분에 의해 분리된 상기 전자 방출전극과 전자수집전극의 대향하는 끝부분이 각 각 팁(tip) 형상을 갖고 서로 전기적으로 격리되어 있으며, 상기 광원은 레이저 또는 포토다이오드로 사용될 수 있다.
본 발명의 다른 특징에 의하면, 광신호가 게이트전극으로부터 방사되는 광계이트를 구비한 진공 트랜지스터의 제조방법을 실리콘기판(9)을 준비하는 공정과, 상기 실리콘기판(9)상에 절연막(10)을 도포하는 공정과, 상기 절연막(10)상에 전극패턴을 형성하여 소오전극인 전자방출전극(11)과 드레인전극인 전자수집전극(12)을 형성하는 공정과, 상기 두 전극(11,12)사이에 있는 상기 절연막(10)을 식각하여 오목부분을 형성하고 그리고 이 오목부분에 의해 상기 소오스 및 드레인전극이 공간적으로 격리되도록 하는 공정과, 상기 게이트전극으로 기능하도록 상기 전자방출전극(11) 표면에 광신호를 조사하기 위한 위치에 광원을 형성하는 공정을 포함한다.
즉, 소오스의 표면에 표면 임계 에너지 이상의 광을 조사하여 소스 표면에서 전자를 방출시키고, 방출된 전자가 트랜지스터 내부의 소스와 드레인 사이의 전계에 의하여 이동되게 하도록 트랜지스터의 게이트를 구동한다.
이하, 첨부도면에 의거 본 발명의 실시예를 상세히 설명한다.
먼저, 아인슈타인에 의해 제안된 광전효과의 원리를 이용하여 전자가 진공 또는 대기상태의 영역을 통과하여 전달되도록 하는 것을 설명한다.
제2도에서, (6)은 진공 또는 대기상태에서 모스트랜지스터의 소스와 같은 기능을 하는 즉, 전자방출전극(electron emitting electrode)인 방출전극(emission electrode)이고, (7)은 방출된 전자를 수집하는 즉 전자수집전극(electron collecting electrode)인 수전전극(collecter electrode)이다.
(8)은 상기 방출전극(6)의 표면에 광을 조사하기 위한 광원(optical source)이다.
상기의 방출전극(6)과 수전전극(7)은 전계를 전극의 끝단에는 집중시켜 전자 유동 방출이 쉽게 일어나게 하기 위하여 팁(tip)의 형태를 이룬다.
제3도의 (a) 내지 (d)는 규소기판상에 광게이트를 구비한 진공 트랜지스터를 제조하는 공정순서를 나타낸 것으로, 이를 참조하여 본 발명의 진공트랜지스터를 제조하는 방법에 대하여 상세히 설명하겠다.
제3도(a)에서, 규소기판(9)의 표면에 절연막(10)을 형성한다.
이어 제3도의 (b)에 나타낸 바와같이, 절연막(10)의 상부에, 제2도의 (6),(7)과 같은 방출전극과 수전전극의 형성을 위해, 다결정 규소, 금속 또는 금속류의 전극층을 형성하고 방출전극(11)과 수전전극(12)의 패턴을 정의한다. 제3도의 (c)에서 절연막(10)을 습식 또는 건식 식각하여 방출전극(11)과 수전전극(12)이 절연막(10)의 표면에서 팁의 형태를 이루게 한다.
이어, 제3도의 (d)와 같이 방출전극(11,12) 주변에 진공 또는 대기의 환경을 형성한다.
그리고 방출전극(11)의 표면에 광을 조사하여 광게이트로서 구동하기 위한 광소스(13)를 설치하여 광게이트 트랜지스터를 제작한다.
광 소스(13)는 레이저, 포트다이오드등과 같이 발광소자이다.
제4도는 광게이트 트랜지스터의 기본 동작을 나타낸 것이다.
방출전극(11)에 그라운드 전위를 인지하고 수전전극(12)에 구동전원(15)을 인가하여 수전전극(12)의 전위를 조절한다.
광소스(13)를 구동하여 방출전극(11)의 표면에 광을 조사하고 전자를 방출시켜 수전전극(12)으로 전자가 유도하게 하여 전류가 흐르게 된다.
이때 흐르는 전류의 량은 조사되는 광의 세기를 변화하여 조절할 수 있다.
그러므로 이상에서 설명한 바와 같이, 본 발명의 진공 트랜지스터는 광게이트의 구동속도가 곧 트랜지스터의 동작 속도가 되기 때문에 고속의 동작 특성을 나타낸다. 더욱이 광의 세기를 변화시켜 전류의 세기를 변화시킬 수 있어 증폭의 특성을 나타낸다. 이런 소자특성을 광 논리회로의 기본소자로의 응용이 기대된다.

Claims (4)

  1. 광신호가 게이트전극으로부터 방사되는 광게이트를 구비한 진공 트랜지스터에 있어서, 실리콘기판(9)과, 상기 실리콘기판(9)상에 도포되어 있되 에칭공정에 의해 오목부분(a recess portion)을 갖는 절연막(10)과 상기 절연막(10)의 오목부분에 의해 서로 형성되되, 그중 하나는 상기 광신호에 의해서 전자를 방출하는 전자방출전극이고, 다른 하나는 상기 전자방출전극으로부터 방출된 전자를 수집하는 전자수집전극인 두전극(11,12)과 상기 전자방출전극(11) 표면에 조사하기 위한 위치에서 상기 광신호를 방사하고 상기 광게이트의 기능을 수행하는 광원(13)으로 구성되고, 상기 전자방출전극(11)은 접지에 접속되어 있고 그리고 상기 전자수집전극(12)은 전원에 접속되어서, 전류의 량이 상기 광원(13)에서 제공된 광신호의 세기에 따라 조절되는 것을 특지으로 하는 진공 트랜지스터.
  2. 제1항에 있어서, 상기 오목부분에 의해 분리된 상기 전자방출전극과 전자수집전극의 대향하는 끝부분이 각각 팁(tip)형상을 갖고 서로 전기적으로 격리되어 있는 것을 특징으로 진공 트랜지스터.
  3. 제1항에 있어서, 상기 광원은 레이저 또는 포토다이오드인 것을 특징으로 하는 진공 트랜지스터.
  4. 광신호가 게이트전극으로부터 방사되는 광게이트를 구비한 진공 트랜지스터의 제조방법에 있어서, 실리콘기판(9)을 준비하는 공정과, 상기 실리콘기판(9)상에 절연막(10)을 도포하는 공정과, 상기 절연막(10)상에 전극패턴을 형성하여 소오스전극인 전자방출전극(11)과 드레인전극인 전자수집전극(12)을 형성하는 공정과, 상기 두 전극(11,12)사이에 있는 상기 절연막(10)을 식각하여 오목부분을 형성하고 그리고 이 오목부분에 의해 상기 소오스 및 드레인 전극이 공간적으로 격리되도록 하는 공정과, 상기 게이트 전극으로 기능하도록 상기 전자방출전극표면에 광신호를 조사하기 위한 위치에 광원(13)을 형성하는 공정을 포함하는 것을 특징으로 하는 진공 트랜지스터의 제조방법.
KR1019920025030A 1992-12-22 1992-12-22 광게이트를 갖는 진공 트랜지스터 및 그 제조방법 KR970000963B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920025030A KR970000963B1 (ko) 1992-12-22 1992-12-22 광게이트를 갖는 진공 트랜지스터 및 그 제조방법
DE4339741A DE4339741C2 (de) 1992-12-22 1993-11-22 Elektronisches Bauelement mit einer optischen Steuereinrichtung und Verfahren zum Herstellen desselben
FR9314945A FR2699736B1 (fr) 1992-12-22 1993-12-08 Transistor a vide possedant une grille optique et procede de fabrication d'un tel transistor.
JP31873093A JP2759049B2 (ja) 1992-12-22 1993-12-17 光ゲートを有するトランジスタおよびその製造方法
US08/171,408 US5389796A (en) 1992-12-22 1993-12-22 Vacuum transistor having an optical gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025030A KR970000963B1 (ko) 1992-12-22 1992-12-22 광게이트를 갖는 진공 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR940016606A KR940016606A (ko) 1994-07-23
KR970000963B1 true KR970000963B1 (ko) 1997-01-21

Family

ID=19346221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025030A KR970000963B1 (ko) 1992-12-22 1992-12-22 광게이트를 갖는 진공 트랜지스터 및 그 제조방법

Country Status (5)

Country Link
US (1) US5389796A (ko)
JP (1) JP2759049B2 (ko)
KR (1) KR970000963B1 (ko)
DE (1) DE4339741C2 (ko)
FR (1) FR2699736B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254354A (ja) * 1994-01-28 1995-10-03 Toshiba Corp 電界電子放出素子、電界電子放出素子の製造方法およびこの電界電子放出素子を用いた平面ディスプレイ装置
KR100211945B1 (ko) * 1995-12-20 1999-08-02 정선종 광게이트 트랜지스터를 이용한 mux 및 demux 회로
US9853163B2 (en) 2015-09-30 2017-12-26 Stmicroelectronics, Inc. Gate all around vacuum channel transistor
US9793395B1 (en) 2016-10-06 2017-10-17 International Business Machines Corporation Vertical vacuum channel transistor
US10727325B1 (en) * 2018-03-22 2020-07-28 United States Of America As Represented By The Administrator Of Nasa Nanostructure-based vacuum channel transistor
KR102456957B1 (ko) 2019-05-17 2022-10-21 한국전자통신연구원 전계효과 트랜지스터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
DE3036733A1 (de) * 1980-09-29 1982-05-19 Helmut 5450 Neuwied Berger Laserelektronenroehre
JPH0340332A (ja) * 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 電界放出型スウィチング素子およびその製造方法
JPH0384968A (ja) * 1989-08-28 1991-04-10 Sharp Corp 光結合装置
JP2968014B2 (ja) * 1990-01-29 1999-10-25 三菱電機株式会社 微小真空管及びその製造方法
JP2574500B2 (ja) * 1990-03-01 1997-01-22 松下電器産業株式会社 プレーナ型冷陰極の製造方法
JPH03261040A (ja) * 1990-03-09 1991-11-20 Mitsubishi Electric Corp マイクロ真空管およびその製造方法
JPH0411784A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 量子ポイントコンタクト装置およびその製造方法
JP2962869B2 (ja) * 1990-05-23 1999-10-12 キヤノン株式会社 光半導体装置
JP2962870B2 (ja) * 1990-05-24 1999-10-12 キヤノン株式会社 光半導体装置
US5247223A (en) * 1990-06-30 1993-09-21 Sony Corporation Quantum interference semiconductor device
US5202571A (en) * 1990-07-06 1993-04-13 Canon Kabushiki Kaisha Electron emitting device with diamond
US5204581A (en) * 1990-07-12 1993-04-20 Bell Communications Research, Inc. Device including a tapered microminiature silicon structure
US5245248A (en) * 1991-04-09 1993-09-14 Northeastern University Micro-emitter-based low-contact-force interconnection device

Also Published As

Publication number Publication date
JP2759049B2 (ja) 1998-05-28
DE4339741C2 (de) 1996-08-14
US5389796A (en) 1995-02-14
JPH0737545A (ja) 1995-02-07
FR2699736B1 (fr) 1995-06-16
KR940016606A (ko) 1994-07-23
DE4339741A1 (de) 1994-06-23
FR2699736A1 (fr) 1994-06-24

Similar Documents

Publication Publication Date Title
US4578614A (en) Ultra-fast field emitter array vacuum integrated circuit switching device
US4683399A (en) Silicon vacuum electron devices
KR100253820B1 (ko) 포토디텍터 및 그의 제조방법
JP3226745B2 (ja) 半導体冷電子放出素子及びこれを用いた装置
JPS6146931B2 (ko)
DK1793404T3 (da) Fremgangsmåde til fremstilling af en feltemissionselektronkilde
KR970000963B1 (ko) 광게이트를 갖는 진공 트랜지스터 및 그 제조방법
ATE517427T1 (de) Feldemissionselektronenquellenmatrix und deren herstellungsverfahren
KR100201553B1 (ko) Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법
CA1253260A (en) Semiconductor device for generating an electron beam
KR100261263B1 (ko) 광게이트 소자를 이용한 고전력용 전자소자
KR970006735B1 (ko) 박막형 광게이트를 이용한 트랜지스터 구조
CN113594006A (zh) 真空沟道晶体管及其制作方法
CN101894866B (zh) 凹陷沟道的碰撞电离型场效应晶体管及其制造方法
JP3867118B2 (ja) Ｍｏｓｆｅｔ型電子放出素子
US6456014B1 (en) Field emission device
JPH0897398A (ja) 量子効果装置及びその製造方法
WO2024044906A1 (zh) 一种真空封装的半导体芯片及其制作方法
KR100192966B1 (ko) 모스 콘트롤 다이오드 및 그 제조방법
CN116646397A (zh) 平面背栅电子管和集成电路及其制作方法
US6833571B1 (en) Transistor device including buried source
CN116666176A (zh) 一种真空晶体管及其制备方法
KR100260332B1 (ko) 전계방출표시소자의 에지형 에미터의 제조방법 및 그를 이용한 에미터
KR960003495B1 (ko) 박막 기술을 이용한 진공소자의 제조방법
CN113690191A (zh) 一种全自对准的槽栅绝缘栅双极晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee