JPH03112397A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03112397A JPH03112397A JP24670289A JP24670289A JPH03112397A JP H03112397 A JPH03112397 A JP H03112397A JP 24670289 A JP24670289 A JP 24670289A JP 24670289 A JP24670289 A JP 24670289A JP H03112397 A JPH03112397 A JP H03112397A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- mos transistor
- gate
- internal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流コントロール回路に関し、特にステッピン
グモータ等を駆動する出力Ｈブリッジを２個用いた装置
の電流コントロール回路に関する。
グモータ等を駆動する出力Ｈブリッジを２個用いた装置
の電流コントロール回路に関する。
従来この種の半導体装置は、第３図で示す様に４個のＭ
ＯＳトランジスタ１１〜１４．１５〜１８で構成される
Ｈブリッジ回路２個のゲート電圧を単に基準電圧で可変
し電流コン）・ロールを行っていた。即ち第３図に示す
ように、入力端子１及び２からの信号に応じて第１〜第
４の内部入力端子７〜１０に出力を供給しさらに基準電
圧入力端子４の電圧レベルによって出力電圧レベルを同
時にコントロールするコントロール回路５と基準電圧発
生回路６を有しさらに出力Ｈブリッジ回路としてドレイ
ンが電源端子３に接続されソースが第１の出力端子１９
に接続されゲートが内部入力端子７に接続される第１の
ＭＯＳトランジスタ１１とドレインが出力端子１９に接
続されソースが接地端子２３に接続されゲートが内部入
力端子８に接続される第２のＭＯＳトランジスタ１３と
ドレインが電源端子３に接続されソースが第２の出力端
子２０に接続されゲートが内部入力端子８に接続される
第３のＭＯＳトランジスタ１２とドレインが出力端子２
０に接続されソースが接地端子２３に接続されゲートが
内部入力端子７に接続される第４のＭＯＳトランジスタ
１４とを含んで構成されるＨブリッジ回路２個を有して
いる。この半導体装置においては単に基準電圧の電圧レ
ベルにより内部出力端子７〜１０の電圧レベルを可変し
て出力Ｈブリッジ回路に流れる電流をコントロールして
いた。
ＯＳトランジスタ１１〜１４．１５〜１８で構成される
Ｈブリッジ回路２個のゲート電圧を単に基準電圧で可変
し電流コン）・ロールを行っていた。即ち第３図に示す
ように、入力端子１及び２からの信号に応じて第１〜第
４の内部入力端子７〜１０に出力を供給しさらに基準電
圧入力端子４の電圧レベルによって出力電圧レベルを同
時にコントロールするコントロール回路５と基準電圧発
生回路６を有しさらに出力Ｈブリッジ回路としてドレイ
ンが電源端子３に接続されソースが第１の出力端子１９
に接続されゲートが内部入力端子７に接続される第１の
ＭＯＳトランジスタ１１とドレインが出力端子１９に接
続されソースが接地端子２３に接続されゲートが内部入
力端子８に接続される第２のＭＯＳトランジスタ１３と
ドレインが電源端子３に接続されソースが第２の出力端
子２０に接続されゲートが内部入力端子８に接続される
第３のＭＯＳトランジスタ１２とドレインが出力端子２
０に接続されソースが接地端子２３に接続されゲートが
内部入力端子７に接続される第４のＭＯＳトランジスタ
１４とを含んで構成されるＨブリッジ回路２個を有して
いる。この半導体装置においては単に基準電圧の電圧レ
ベルにより内部出力端子７〜１０の電圧レベルを可変し
て出力Ｈブリッジ回路に流れる電流をコントロールして
いた。
上述した従来技術の回路は、出力Ｈブリッジ回路に流れ
る電流をＭＯＳトランジスタのゲート電圧を変化させて
コントロールしているだけなので出力Ｈブリッジ回路を
２個同時にコントロールする場合トランジスタの製造バ
ラツキによりトランジスタの飽和領域の特性が変化して
それにより２つの回路に流れる電流の相対精度が悪く、
ステッピングモータの位置精度が悪くなる問題点があっ
た。
る電流をＭＯＳトランジスタのゲート電圧を変化させて
コントロールしているだけなので出力Ｈブリッジ回路を
２個同時にコントロールする場合トランジスタの製造バ
ラツキによりトランジスタの飽和領域の特性が変化して
それにより２つの回路に流れる電流の相対精度が悪く、
ステッピングモータの位置精度が悪くなる問題点があっ
た。
本発明の半導体装置は、従来の出力Ｈブリッチ回路に４
個のＮチャンネルＭＯＳトランジスタを追加した電流検
出端子付出力Ｈブリッジ回路を用いこの電流検出端子と
基準電圧とをオペアンプで比較し、出力Ｈブリッジ回路
のゲート電圧をコントロールして基準電圧に比例した出
力電流に設定できる様にしている。
個のＮチャンネルＭＯＳトランジスタを追加した電流検
出端子付出力Ｈブリッジ回路を用いこの電流検出端子と
基準電圧とをオペアンプで比較し、出力Ｈブリッジ回路
のゲート電圧をコントロールして基準電圧に比例した出
力電流に設定できる様にしている。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例である。第１図に示す様
に第１の実施例と第３の従来技術の回路と異なるのは、
出力Ｈブリッジ回路にＮチャンネルＭＯＳトランジスタ
を４個追加した電流検出端子付出力Ｈブリッジ回路にし
てさらにその検出電圧と基準電圧とをオペアンプで比較
し、出力Ｈブリッジ回路のトランジスタのゲート電圧を
変化させる事により出力電流コントロールを行っている
事である。即ちＮチャンネルＭＯＳトランジスタ２４の
ドレインが電源端子３に接続され、ソースが電流検出端
子３５に接続されゲートは内部入力端子７に接続されて
いる。又ＮチャンネルＭＯＳトランジスタ２５のドレイ
ンが電流検出端子３５に接続され、ソースが出力端子１
９に接続されゲートが内部入力端子７に接続されている
。又ＮチャンネルＭＯ８トランジスタ２６のドレインが
電源端子３に接続され、ソースが電流検出端子３５に接
続されゲートが内部入力端子８に接続されて− いる。又さらにＮチャンネルＭＯＳトランジスタ２７の
ドレインが電流検出端子３５に接続され、ソースが出力
端子２０に接続されゲートが内部入力端子８に接続され
ている。この様な出力Ｈブリッジ回路を２個用いて出力
を構成し、さらに電流検出端子３５及び３６を抵抗３２
及び３３を介しオペアンプ３４０入力につながっている
。オペアンプ３４の他の入力は基準電圧発生回路６の出
力とつながっているコントロール回路５は２つの出力Ｈ
ブリッジ回路の正・逆転ストップのコントロールと出力
のＭＯＳトランジスタに加わるゲート電圧を基準電圧入
力端子４の電圧レベルによって可変する機能を有してい
る。この様なシステムを用いると、出力Ｈブリッジ回路
と電流コントロール回路はフィードバックループな構成
するので出力トランジスタの製造バラツキの影曽が少な
くなる。又２つの出力Ｈブリッジの電流検出端子を抵抗
を介して接続しているのでオペアンプに入力される電圧
は２つの端子間の電圧の平均になり２つの出力Ｈブリッ
ジ回路に流れる出力電流のバラツキを従来技術に比べて
少なくできる。
に第１の実施例と第３の従来技術の回路と異なるのは、
出力Ｈブリッジ回路にＮチャンネルＭＯＳトランジスタ
を４個追加した電流検出端子付出力Ｈブリッジ回路にし
てさらにその検出電圧と基準電圧とをオペアンプで比較
し、出力Ｈブリッジ回路のトランジスタのゲート電圧を
変化させる事により出力電流コントロールを行っている
事である。即ちＮチャンネルＭＯＳトランジスタ２４の
ドレインが電源端子３に接続され、ソースが電流検出端
子３５に接続されゲートは内部入力端子７に接続されて
いる。又ＮチャンネルＭＯＳトランジスタ２５のドレイ
ンが電流検出端子３５に接続され、ソースが出力端子１
９に接続されゲートが内部入力端子７に接続されている
。又ＮチャンネルＭＯ８トランジスタ２６のドレインが
電源端子３に接続され、ソースが電流検出端子３５に接
続されゲートが内部入力端子８に接続されて− いる。又さらにＮチャンネルＭＯＳトランジスタ２７の
ドレインが電流検出端子３５に接続され、ソースが出力
端子２０に接続されゲートが内部入力端子８に接続され
ている。この様な出力Ｈブリッジ回路を２個用いて出力
を構成し、さらに電流検出端子３５及び３６を抵抗３２
及び３３を介しオペアンプ３４０入力につながっている
。オペアンプ３４の他の入力は基準電圧発生回路６の出
力とつながっているコントロール回路５は２つの出力Ｈ
ブリッジ回路の正・逆転ストップのコントロールと出力
のＭＯＳトランジスタに加わるゲート電圧を基準電圧入
力端子４の電圧レベルによって可変する機能を有してい
る。この様なシステムを用いると、出力Ｈブリッジ回路
と電流コントロール回路はフィードバックループな構成
するので出力トランジスタの製造バラツキの影曽が少な
くなる。又２つの出力Ｈブリッジの電流検出端子を抵抗
を介して接続しているのでオペアンプに入力される電圧
は２つの端子間の電圧の平均になり２つの出力Ｈブリッ
ジ回路に流れる出力電流のバラツキを従来技術に比べて
少なくできる。
第２図は、本発明の実施例２の回路図である。
本回路では電流コントロールを行うオペアンプを２つに
分けさらに出力Ｈブリッジ回路に流れる電流のバラツキ
を少なくしたものである。
分けさらに出力Ｈブリッジ回路に流れる電流のバラツキ
を少なくしたものである。
以上説明した様に本発明の回路は従来出力Ｈブリッジ回
路を流れる電流をコントロールするのに単に基準電圧発
生回路から発生する電圧を出力ＭＯＳトランジスタのゲ
ートに入力していたのを出力電流検出端子を設けた出力
Ｈブリッジ回路を用いそれをオペアンプを利用して基準
電圧と比較し出力電流をコントロールする事で出力ＭＯ
８トランジスタの製造バラツキによる出力電流のバラツ
キを少なくできる。又、２つの出力電流の相対精度も上
げる事ができる。これによりステッピングモータ等の駆
動に際し高精度の位置決めを行う事ができる。第４図に
本発明と従来技術の出力電流の回路１，２間の相対精度
を示す。
路を流れる電流をコントロールするのに単に基準電圧発
生回路から発生する電圧を出力ＭＯＳトランジスタのゲ
ートに入力していたのを出力電流検出端子を設けた出力
Ｈブリッジ回路を用いそれをオペアンプを利用して基準
電圧と比較し出力電流をコントロールする事で出力ＭＯ
８トランジスタの製造バラツキによる出力電流のバラツ
キを少なくできる。又、２つの出力電流の相対精度も上
げる事ができる。これによりステッピングモータ等の駆
動に際し高精度の位置決めを行う事ができる。第４図に
本発明と従来技術の出力電流の回路１，２間の相対精度
を示す。
第１図は、本発明の第１の実施例の回路図、第２図は本
発明の第２の実施例の回路図である。第３図は従来技術
の半導体装置の回路図、第４図は本発明と従来技術の相
対精度を説明するための図である。 １．２・・・・・・入力端子、３・・・・・・電源端子
、４，４ａ・・・・・・基準電圧入力端子、５・・・・
・・コントロール回路、６・・・・・・基準電圧発生回
路、７〜１０・・・・・・内部入力端子、１１〜１８・
・・・・・Ｍｏｓ＋・ランジスタ、２４〜３１・・・・
・・電流検出用ＭＯ８＋−ランジスタ、３２．３３・・
・・・・抵抗３４．３４ａ・・・・・・オペアンプ、３
５〜３６・・・・・電流検出端子、１９〜２２・・・・
・・出力端子、２３・・・・・・接地端子。
発明の第２の実施例の回路図である。第３図は従来技術
の半導体装置の回路図、第４図は本発明と従来技術の相
対精度を説明するための図である。 １．２・・・・・・入力端子、３・・・・・・電源端子
、４，４ａ・・・・・・基準電圧入力端子、５・・・・
・・コントロール回路、６・・・・・・基準電圧発生回
路、７〜１０・・・・・・内部入力端子、１１〜１８・
・・・・・Ｍｏｓ＋・ランジスタ、２４〜３１・・・・
・・電流検出用ＭＯ８＋−ランジスタ、３２．３３・・
・・・・抵抗３４．３４ａ・・・・・・オペアンプ、３
５〜３６・・・・・電流検出端子、１９〜２２・・・・
・・出力端子、２３・・・・・・接地端子。
Claims (3)
- （１）ドレインが電源端子に接続されソースが第１の出
力端子に接続されゲートが第１の内部入力端子に接続さ
れる第１のＭＯＳトランジスタと、ドレインが前記第１
の出力端子に接続されソースが接地端子に接続されゲー
トが第２の内部入力端子に接続される第２のＭＯＳトラ
ンジスタと、ドレインが前記電源端子に接続されソース
が第２の出力端子に接続されゲートが前記第２の内部入
力端子に接続される第３のＭＯＳトランジスタと、ドレ
インが前記第２の出力端子に接続されソースが前記接地
端子に接続されゲートが前記第１の内部入力端子に接続
される第４のＭＯＳトランジスタとドレインが前記電源
端子に接続されソースが電流検出端子に接続されゲート
が前記第１の内部入力端子に接続される第５のＭＯＳト
ランジスタとドレインが前記電流検出端子に接続され、
ソースが前記第１の出力端子に接続されゲートが前記第
１の内部入力端子に接続される第６のＭＯＳトランジス
タとドレインが前記電源端子に接続され、ソースが前記
電流検出端子に接続されゲートが前記第２の内部入力端
子に接続される第７のＭＯＳトランジスタと、ドレイン
が前記電流検出端子に接続されソースが前記第２の出力
端子に接続されゲートが前記第２の内部入力端子に接続
される第８のＭＯＳトランジスタを含む電流検出回路付
Ｈブリッジ出力回路を２個用いステッピングモータを駆
動するシステムにおいておのおの電流検出端子を抵抗を
介して接続し、それをオペアンプの入力電圧とし基準電
圧と比較し出力Ｈブリッジ回路のＭＯＳトランジスタの
ゲート電圧をコントロールする事で出力Ｈブリッジ回路
を流れる電流を変化させる事を特徴とする半導体装置。 - （２）２つの出力Ｈブリッジ回路の電流検出端子をそれ
ぞれ別なオペアンプの入力電圧とし、同一の基準電圧と
比較して出力Ｈブリッジ回路の電流コントロールを行う
請求項１記載の半導体装置。 - （３）第１から第８のＭＯＳトランジスタが２重拡散型
のＭＯＳトランジスタである請求項１記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670289A JPH03112397A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670289A JPH03112397A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03112397A true JPH03112397A (ja) | 1991-05-13 |
Family
ID=17152365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24670289A Pending JPH03112397A (ja) | 1989-09-22 | 1989-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03112397A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010002769A3 (en) * | 2008-07-02 | 2010-04-01 | Motorola, Inc. | A circuit with one or more depletion mode transistors |
| WO2010137199A1 (ja) * | 2009-05-26 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
-
1989
- 1989-09-22 JP JP24670289A patent/JPH03112397A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010002769A3 (en) * | 2008-07-02 | 2010-04-01 | Motorola, Inc. | A circuit with one or more depletion mode transistors |
| US8149027B2 (en) | 2008-07-02 | 2012-04-03 | Motorola Mobility, Inc. | Circuit with a voltage dependent resistor for controlling an on/off state of a transistor |
| WO2010137199A1 (ja) * | 2009-05-26 | 2010-12-02 | パナソニック株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02117208A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| JPH11272346A (ja) | 電流ソース | |
| KR20200091356A (ko) | 응력 보상 제어 회로 및 반도체 센서 장치 | |
| JPH07163177A (ja) | モータ制御装置とモータ制御方法 | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| JPH08289465A (ja) | パワーｍｏｓｆｅｔの負荷電流調節回路装置 | |
| JP2623934B2 (ja) | 電流検出回路 | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JPH03112397A (ja) | 半導体装置 | |
| US6661249B2 (en) | Circuit configuration with a load transistor and a current measuring configuration | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JP3175493B2 (ja) | 電流検出回路 | |
| JPH02249976A (ja) | Ｍｏｓトランジスタの出力電流検出回路 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
| JP2833012B2 (ja) | 電流検出機能付トランジスタ | |
| JP2568847Y2 (ja) | モータ駆動回路 | |
| JP3325707B2 (ja) | 演算増幅器 | |
| JPH0543533Y2 (ja) | ||
| JPH11308055A (ja) | プッシュプル増幅回路 |