JPH0292006A - カレントミラー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 カレントミラー回路、特に構成トランジスタのエミッタ
面積比を所望の電流比に等しくして、基準電流に比例し
た出力電流の流入又は流出をする回路に関し、 該エミッタ面積比や電流増幅率の大小に左右されること
な（、基準電流と、出力電流との間の所望の電流比を保
持し、かつ低電圧使用範囲の拡大を図ることを目的とし
、 コレクタが基準電流を供給する定電流源に接続され、エ
ミッタが共通線に接続され、かつベースがダイオード接
続される第１のトランジスタと、コレクタが出力電流を
流す負荷回路に接続され、エミッタが共通線に接続され
る第２のトランジスタと、前記第１のトランジスタのベ
ースと、第２のトランジスタのベースとの間に接続され
る差動増幅器とを具備し、前記差動増幅器の非反転入力
が第１のトランジスタのベースに接続され、該差動増幅
器の出力及び反転入力が第２のトランジスタのベースに
接続され、前記第１のトランジスタと、第２のトランジ
スタとのエミッタ面積比に対する電流比の出力電流が、
負荷回路に流入、又は流出することを含み構成する。

〔産業上の利用分野〕

本発明は、カレントミラー回路に関するものであり、更
に詳しく言えば、構成トランジスタのエミッタ面積比を
所望の電流比に等しくして、基準電流に比例した出力電
流の流入又は流出をする回路に関するものである。

近年、様々な電子回路や各種集積回路において、基準電
流に対して所望の電流比の電流を得るために、ダイオー
ドバイアス法を利用したカレントミラー回路や、ベース
電流を補償したカレントミラー回路が用いられている。

しかし、前者の回路ではエミッタの面積比が大きい場合
や電流増幅率が小さい場合には、基準電流と出力電流と
の間に所望の電流比が保持できなくなるという第１の問
題がある。

また、後者の回路では、基準電流を供給するためのトラ
ンジスタのベース・エミッタ電圧を２段分必要とし、こ
れによる電源電圧が高くなることから、カレントミラー
回路の低電圧使用化を図ることができないという第２の
問題がある。

そこで、所望の電流比を保持し、かつ低電圧で動作する
カレントミラー回路の要求がある。

〔従来の技術〕

第５．６図は、従来例に係る説明図である。

第５図（ａ）、（ｂ）は、従来例のカレントミラー回路
に係る説明図であり、同図（ａ）はその回路構成図を示
している。

図において、Ｑｌはｎｐｎ型のトランジスタであり、そ
のコレクタＣ１が定電流源ＣＣに接続され、エミッタＥ
、が共通線ＣＬに接続され、ベースＢ１が、トランジス
タＱ２のベースＢ２と、トランジスタＱ、のコレクタと
に接続されている。

なお、トランジスタＱ、はそのコレクタＣ１と、ベース
Ｂ、とを短絡することによって、ダイオード接続されて
いる。

また、Ｑ２はｎｐｎ型のトランジスタであり、そのコレ
クタＣ２が負荷回路ＲＣに接続され、エミッタＥ！が共
通線ＣＬに接続されている。なお、ベースＢ２はトラン
ジスタＱ１のベースＢ、に接続されている。

さらに、ＴＲは定電流源ＣＣから供給される基準電流で
あり、■０は負荷回路ＲＣに流れる所望の電流比（ミラ
ー比）［０／ＩＲの出力電流であるゆなお、電流比Ｔｏ
／ＩＲは、トランジスタＱ　＋　＋Ｑ、のエミッタ面積
比ｎに等しくしである。

これ等により、例えば負荷回路ＲＣから出力電流ＩＯを
吸い込むダイオードバイアス法を利用したカレントミラ
ー回路が構成されている。

この回路において、トランジスタＱ１とＱ２との各エミ
ッタＥ＋、Ｅｘには、はぼ１：ｎの電流、すなわちトラ
ンジスタＱ、のエミッタ電流をＬ＋、トランジスタＱ２
のエミッタ電流をｔｉｔとすると、Ｉ！！”ｎｌ！Ｉの
関係を満足する電流が流れる。

しかし、基準電流ＩＲから出力電流ＩＯを計算すると、
まず基準電流ＩＲは Ｉ　Ｒ＝　Ｉｃ＋＋　Ｉｍ＋＋　Ｉｍｔとなり、−力出
力電流１０は、 １０＝Ｉｃｔ となる。但し、ｎはＱ、・Ｑ２のエミッタ面積比、ｈｅ
ｍは電流増幅率である。

したがって、電流比１０／ＩＲは、 増幅率り２．が小さい場合には、基準電流ＩＲと出力電
流■０との間に所望の電流比１０／ＩＲを保持すること
ができなくなる。

同図（ｂ）は、エミッタ面積比ｎと電流比■０／ＩＲと
の関係を表す特性図を示している。

図において、実線Ａは電流増幅率をり１０＝１００とし
た場合の電流比［０／ＩＲ対工ミツタ面積比ｎの実特性
であり、また、破線Ｂは、電流比！０／ＩＲとエミッタ
面積比ｎとが１：１になる理想特性である。

第６図は、従来例のカレントミラー回路に係る問題点を
説明する図であり、ベース電流補償型のカレントミラー
回路を示している。

同図は、ダイオードバイアス法を利用したカレントミラ
ー回路の問題点を解決する回路として、トランジスタＱ
１０Ｑ、のベース電流！。、■２０を補償するトランジ
スタＱ、を接続したカレントミラー回路を示している。

図において、基準電流ＩＲから出力電流ＩＯを計算する
と、まず基準電流！Ｒは、 Ｉ　Ｒ＝　Ｉｃ＊＋　ｒｓｓ 一！。＋　Ｈ、ｌｌ＋　１　　＜　１　＠、ｌ＋　１１
４）１＋ｎ ″”　（ｈｒａ＋　１）　ｈ・１）！・・となる、但し
、ＬｘはトランジスタＱ、のコレクタ電流、［０はトラ
ンジスタＱ、のベース電流である。

一方出力電流■０は、 Ｔｏ凋ＩＣ４ となる、但し、ｎはＱ、・Ｑ４のエミッタ面積比、）１
ｆｓは電流増幅率、ＩＣ４はトランジスタＱ４のコレク
タ電流である。

したがって、電流比１０／　ｌ　Ｒは、となり、エミッ
タ面積比ｎが大きい場合でも、電流増幅率ｈｆ、が小さ
い場合でも、所望の電流比１０／ＩＲをある程度保持す
ることができる。

しかし、基準電流ｒＲを供給する電源電圧■。。

は、トランジスタＱ１のベース・エミッタ間の電圧Ｖｌ
！３と、トランジスタＱ５のベース・エミッタ間の電圧
ｖ　ｓｔｓと、定電流源ＣＣの内部降下ｖ０の和（Ｖｃ
ｃ＝ＶｍＥ＊　＋　Ｖ＠ｉｓ　＋　Ｖｏ　）以上必要で
ある。

〔発明が解決しようとする課題〕

従って、ダイオードバイアス法を利用したカレントミラ
ー回路によれば、エミッタ面積比ｎが大きい場合や電流
増幅率ｈｔ、が小さい場合には、基準電流ＩＲと、出力
電流！０との間に、所望の電流比１０／ＩＲが保持でき
ないという第１の問題がある。

また、ベース電流補償型のカレントミラー回路によれば
、基準電流ＩＲを供給する電源電圧ＶＣＣがトランジス
タＱ１０Ｑｓの２段分（エミッタ電圧■□ｓ　＋　Ｖｓ
ｚｓ　）　）十内部降下ｖ０、例えばベース・エミッタ
電圧Ｖｗｚ−０，７（Ｖ）　、内部降下Ｖｏ　−０，３
（Ｖ）　トすれば、Ｖｃｃ＝０．７　Ｘ　２　＋０．３
−１．７　　（Ｖ）以上の電圧を必要とし、これ以下の
電圧では動作しない。これにより、カレントミラー回路
の低電圧使用化を図ることができないという第２の問題
がある。

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、エミッタ面積比や電流増幅率の大小に左右され
ることなく、基準電流と、出力電流との間の所望の電流
比を保持し、かつ低電圧使用範囲の拡大を図ることを可
能とするカレントミラー回路の提供を目的とする。

〔課題を解決するための手段〕

本発明のカレントミラー回路は、その原理図を第１図に
、その一実施例を第２〜４図に示すように、コレクタＣ
１が基準電流！Ｒを供給する定電流源ＣＣに接続され、
エミッタＥｔが共通線ＣＬに接続され、かつベースＢ１
がダイオード接続される第１のトランジスタＱ　＋　ｏ
と、コレクタＣ２が出力電流ＩＯを流す負荷回路ＲＣに
接続され、エミッタＥよが共通線ＣＬに接続される第２
のトランジスクＱ！。と、前記第１のトランジスタＱ　
ＩｏのベースＢ１と、第２のトランジスタＱｚｏのベー
スＢ！との間に接続される差動増幅器ＤＡとを具備し、
前記差動増幅器ＤＡの非反転入力が第１のトランジスタ
Ｑ　ｌｏのベースＢ１に接続され、該差動増幅器ＤＡの
出力及び反転入力が第２のトランジスタＱ２゜のベース
Ｂ２に接続され、前記第１のトランジスタＱ１゜と、第
２のトランジスタＱ２ｏとのエミッタ面積比ｎに対する
電流比１０／ＩＲの出力電流■０が、負荷回路ＲＣに流
入、又は流出することを特徴とし、上記目的を達成する
。

〔作用〕

本発明によれば、第１のトランジスタＱ　＋　ｏのベー
スＢ、と第２のトランジスタＱ　ｔｏのベースＢｚとの
間に差動増幅器ＤＡを接続している。

このため、第１のトランジスタＱ　ＩｏのベースＢ１及
び共通線ＣＬ間の電圧ＶＩＥＩ　と、第２のトランジス
タＱ２゜のベースＢ２及び共通線ＣＬの電圧ｖ６．とが
、例えば負帰還構成された差動増幅器ＤＡにより常に同
等に保持される。従って基準電流ＩＲ，出力電流！０間
の所望の電流比１０／ＩＲと、エミッタ面積比ｎとの関
係を とすることができる。

これにより、従来例のようにエミッタ面積比ｎや電流増
幅率＋１ｆｓの大小に左右されることなく基準電流ＩＲ
と出力電流ＩＯとの間の所望の電流比１０／ＩＲを保持
すること、かつ第１のトランジスタＱ２０のベースＢ１
及び共通線ＣＬ間の電圧を従来例に比べて、１段分とす
ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜４図は、本発明の実施例に係るカレントミラー回
路を説明する図であり、第２図は、本発明の第１の実施
例に係るカレントミラー回路の構成図を示している。

図において、Ｑ　ｒ　ｏはｎｐｎ型トランジスタであり
、そのコレクタＣ１が定電流１ｌＩＣＣに接続され、エ
ミッタＥ１が共通線ＣＬに接続され、ベースＢ。

が差動増幅器ＤＡの非反転入力、すなわちトランジスタ
Ｑ３＋のベースに接続されている。なお、トランジスタ
Ｑ　＋　ｏはコレクタＣ８、ベースＢ１とを短絡するこ
とによってダイオード接続されている。

さらに、Ｑ２はｎｐｎ型のトランジスタであり、そのコ
レクタＣ！がオペアンプ等の負荷回路ＲＣに接続され、
エミッタＥ２が共通線ＣＬに接続され、ベースＢ、が差
動増幅器ＤＡの出力に接続されている。

また、ＤＡは差動増幅器であり、ｎｐｎ型のトランジス
タから成る差動対トランジスタＱ３１及びＱ３！と、該
差動対トランジスタ用のカレントミラー回路を形成する
ｐｎｐ型トランジスタＱ、及びＱ　ｓａと、ｐｎｐ型ト
ランジスタから成る出力トランジスタＱ　３％と、抵抗
Ｒ１から構成されている。

なお、差動増幅器ＤＡは、トランジスタＱ３ｇのベース
と出力トランジスタＱ　３％のコレクタとを短絡するこ
とによってその一部が反転入力される負帰還回路を構成
している。

次に、ＩＲは定電流源ＣＣから供給される基準電流であ
り、！０は負荷回路ＲＣに流れる所望電流比１０／ＩＲ
の出力電流である。なお、電流比Ｉ　Ｏ／　Ｉ　Ｒは、
トランジスタＱ　ｔ　ｏ　＋　Ｑ　ｚ　ｏのエミッタ面
積比に等しくしである。

これ等により、例えば負荷回路ＲＣから出力電流ＩＯを
吸い込むカレントミラー回路を構成することができる。

次にその動作について説明をする。

第２図において、ＩＣＩ・はトランジスタＱ　＋　ｏの
コレクタ電流、■□。はトランジスタＱ２０のベースｔ
ｉ、！ア１．はトランジスタＱ１゜のエミッタ電流、■
。、は差動増幅器ＤＡのトランジスタＱ　３１のベース
電流、＋ｃｚ。はトランジスタＱ２゜のコレクタ電流、
１８２゜はトランジスタＱ２゜のベース電流、！！＋１
はトランジスタＱ　２０のエミッタ電流、１１１１２は
差動増幅器ＤＡのトランジスタＱ　ｓｔのベース電流を
それぞれ示している。

また、ｖｏ、はトランジスタＱ１゜のベース・工ミッタ
間（ベースＢ、と共通線ＣＬ間）の電圧、ｖ１□はトラ
ンジスタＱ　ｔｏのベース・エミッタ間（ベースＢ２と
共通線ＣＬ間）の電圧である。

ここで、トランジスタＱ１゜とＱ２゜との面積比をｎと
すると、一般にベース・エミッタ間の電圧ＶＳｔとエミ
ッタ電流■、との関係は、となる。但し、 ■Ｓ　：逆方向飽和電流、 Ｔ：絶対温度、 ｋ：ボルツマン定数、 ｑ：電子の電荷量、 である。

従って、トランジスタＱ２０、Ｑ！。においては、常に
入・出力電圧を同等（Ｖｓｚ＋　’ｆｖｌ１０　）にす
るように機能するため、トランジスタＱ！。のエミッタ
電流１　ｔｗｏと、トランジスタＱ２０のエミッタ電流
１に＋。との関係は、 ｒｔ＊ｏ　’ｉｎ　＋（１゜ となる。

一方、基準電流［ＲとトランジスタＱ１゜側の各電流■
。。、■２０＋　　’１２１　との関係は、Ｉ　Ｒ＝　
Ｉｃ＋ｅ　＋　Ｉ　ｉｔｏ　＋Ｌｓ＋＝　１　＋＋ｏ　
＋Ｉ　１１ となり、また、出力電流ＩＯと基準電流ＩＲとの関係、
すなわち、電流比！○／ＩＲは、１０＝Ｉｃ２０ となり、差動対トランジスタＱ　３１１　　Ｑ　３ｔの
バラツキを無視すれば負帰還構成の差動増幅器ＤＡでは
より、 となる。但しｈｒａはＴＳ電流増幅率あり、またトラン
ジスタＱ３１　のベース電流■。、と、トランジスタＱ
２０のベース電流■□。とはＩ　ａ３１（ｌ　Ｉｌｌ。

とする。

以上の関係から、エミッタ面積比や電流増幅率り２０の
大小に左右されることなく、基準電流ＩＲと出力電流Ｉ
Ｏとの間の所望の電流比１０／ＩＲを保持することがで
きる。

さらに、トランジスタＱ１゜に基準電流ＩＲを供給する
電源電圧ＶＣＣは定電流Ｈｃｃの内部降下（０，３（Ｖ
）程度）と、トランジスタＱ１゜のベース・エミッタ間
の電圧■。、　　（０，７（Ｖ）程度）との和、すなわ
ち１．０　　［Ｖ］程度まで引き下げることができる。

第３図は、本発明の第２の実施例に係るカレントミラー
回路の構成図を示している。

図において、第１の実施例と異なるのは、第２の実施例
では負荷回路ＲＣへ出力電流■０を流れ込むカレントミ
ラー回路を構成するものである。

従って、第１の実施例のｎｐｎ型の構成トランジスタは
、第２の実施例ではｐｎｐ型のトランジスタに変更し、
同様に第１の実施例のｐｎｐ型の構成トランジスタはｎ
ｐｎ型のトランジスタに変更をする。従って、第１の実
施例の差動増幅器ＤＡ等のｎｐｎ型の構成トランジスタ
Ｑ１゜。

Ｑ２゜、Ｑ、１及びＱ　３　ｔについては、第２の実施
例ではｐｎｐ型のトランジスタＱ１０、Ｑ１０、Ｑ１０
＆びＱ４□に変更し、第１の実施例のｐ、　ｎ　ｐ型の
構成トランジスタＱｓｓ＋Ｑ３＜及びＱ　３　ｓについ
ては、第２の実施例ではｎｐｎ型のトランジスタＱ　ｓ
　３１　Ｑ　ａ　ｍ及びＱ４％に変更する。

また、各トランジスタのエミッタ、コレクタ及びベース
の接続方法は、第１の実施例と同様になり、共通線ＣＬ
は電源線となる。

これにより、第１の実施例と同様に、基準電流ＩＲと出
力電流ＩＯとの所望の電流比ＩＯ／ＩＲは、 となる、但し、ｈｏは電流増幅率とし、また、ベース電
流■□１と、差動増幅器ＤＡのトランジスタＱ　ｓ＋の
ベース電流１１１４１　との関係はＩ□。

）ｆｍａ＋　　とする。

第４図（ａ）、（ｂ）は、本発明の実施例のカレントミ
ラー回路に係る特性図であり、同図（ａ）は本発明者ら
の実験結果に基づくエミッタ面積比対電流比１０／ＩＲ
特性について、従来例と本発明の第１の実施例とを比較
する図を示している。

図において、横軸はエミッタ面積比ｎ、縦軸は電流比１
０／ＩＲを示している。実線Ｃは従来例の特性を示し、
−点鎖線Ａは本発明の特性を示している。なお、その測
定条件は、電流増幅率ｈｅｍを１００とし、トランジス
タＱ　ｘ　＋のベース電流■。１と、トランジスタＱ　
ｌｏのベース電流！２０との関係を、■□。＞１１３１
　とした場合のトランジスタＱ１゜、Ｑ２゜のエミッタ
面積比ｎに対する所望の電流比１０／ＩＲを測定したも
のである。

特性図からも明らかな様に、本発明の特性りによれば、
エミッタ面積比ｎと電流比ＩＱ／ＩＲとは、殆ど１：１
になり、従来例の特性Ｃに比べて、特にエミッタ面積比
ｎが大きい場合にも直線性を保持している。

同図（ｂ）は同様に電流増幅率ｈｆｌｌ対電流比１０／
ＩＲの関係を表す特性について、従来例と本発明の第１
の実施例とを比較する図である。

図において、横軸は電流増幅率ｈｆ、であり、この場合
カレントミラー回路全体の電流増幅率を示している。ま
た縦軸は電流比１０／ＴＲである。

なお測定条件は、エミッタ面積比をｎ＝５０とし、ベー
ス電流１１．１　とベース電流Ｉｌｌ。との関係を１１
３１＜Ｉ□。とじた場合の電流増幅率ｈｌｌｌに対する
所望の電流比１０／ＩＲを測定したものである。

特性図からも明らかなように、本発明の特性Ｆによれば
、従来例の特性已に比べて電流増幅率り２０に対して、
電流比［０，／［Ｒは殆ど一定になる。

このようにして、第１のトランジスタＱ　＋　ｏのベー
スＢ、と第２のトランジスタＱ２゜のベースＢ２との間
に差動増幅器ＤＡを接続している。

このため、第１のトランジスタＱ２０のベースＢ１及び
共通線ＣＬ間の電圧Ｖｌｔ＋　と、第２のトランジスタ
Ｑ２゜のベースＢｔ及び共通線ＣＬの電圧Ｖ８０とが、
例えば負帰還構成された差動増幅器ＤＡにより常に同等
に保持されるので、トランジスタＱＩＯのエミッタ電流
＋　！１０　と、トランジスタＱ２゜のエミッタ電流Ｉ
Ｅ２゜とはｈ２゜−ｎ＋１．。

となり、これにより基準電流ＩＲと出力電流！０との間
の所望の電流比Ｔｏ／ＩＲと、エミッタ面積比ｎとの関
係を、 とすることができる。

これにより、従来例のようにエミッタ面積比ｎや電流増
幅率ｈｆａの大小に左右されることなく基Ｙｔ！電流１
ｒｌと、出力電流■０との間の所望の電流比１０／ＩＲ
を保持すること、かつ第１のトランジスタＱ１゜のベー
スＢ、及び共通ＣＬ間の電圧ｖ＋ｉｉｔを従来例に比べ
て１段分とすることが可能となる。

（発明の効果〕 以上説明したように本発明によれば、エミッタ面積比と
１：１に相対する所望の電流比を保持することができ、
また、基準電流を供給するトランジスタの動作電圧を従
来のベース電流補償型に比べて２にすることができる。

このため、カレントミラー回路の低電圧動作範囲を拡大
することができ、これにより回路全体の低電圧化及び様
々な電子回路・集積回路の省電力化を図ることが可能と
なる。

【図面の簡単な説明】

第１図は、本発明のカレントミラー回路に係る原理図、 第２図は、本発明の第１の実施例に係るカレントミラー
回路の構成図、 第３図は、本発明の第２の実施例に係るカレントミラー
回路の構成図、 第４図（ａ）、（ｂ）は、本発明の実施例のカレントミ
ラー回路に係る特性図、 第５図（ａ）、（ｂ）は、従来例のカレントミラー回路
に係る説明図、 第６図は、従来例のカレントミラー回路に係る問題点を
説明する図である。 （符号の説明） Ｑｌ。・・・第１のトランジスタ、 Ｑ２゜・・・第２のトランジスタ、 ＤＡ・・・差動増幅器、 ＣＣ，ＣＣＩ　、　ＣＣｚ・・・定電流源、ＲＣ・・・
負荷回路、 ＴＲ・・・基準電流、 ］０・・・出力電流、 Ｑ１〜Ｑ−、Ｑ１０．Ｑ−、Ｑ□、Ｑ−、Ｑ４３゜Ｑ　
４　ａ　＋　　Ｑ　ａ　ｓ・・・ｎｐｎ型のトランジス
タ、Ｑ１０、Ｑ１０、Ｑ１０、Ｑ、４．Ｑ１０、Ｑ１０
、Ｑ、□。 ・・・ｐｎｐ型のトランジスタ、 ｖｌ！＋　＋　　■＠Ｅ！　＋　　”ＩＩ！４　＋　　
７８１％　”’ベース゛エミッタ間の電圧、 ＩＣＩ〜［（ａ、　　ＩＣｌ０　Ｉ　　Ｉｃｚｏ　、　
　Ｉｃ＋＋　＋　　［ｃｚ・・・コレクタ電流、 ！　＋＋＋〜Ｉｔｓ、　　ｌＢ＋ｏ　、　　ｌ５ｚｏ　
　＋　　Ｔｌ１３１　　、　１ｍａｒ・・・ベース電流
、 ＩＥＩ〜ＩＥｉ　　＋Ｅ１０１　、＋Ｅ！ＯＩ　　Ｉｉ
＋＋　、　　ＩＥ！１・・・エミック電流、 ＣＬ・・・共通線、 ＶＣＣ・・・電源電圧、 ｖｏ・・・内部降下、 ｎ・・・エミッタ面積比、 １０／ＩＲ・・・電流比、 ｈｅｍ・・・電流増幅率、 Ｅ１０Ｅ、・・・エミッタ、 ＣＩ、Ｃ２０・・コレクタ、 Ａ・・・実特性、 Ｂ・・・理想特性、 Ｂ１０Ｂ、・・・ベース、 Ｃ，Ｅ・・・従来例の特性、 Ｄ１０Ｆ・・・本発明の特性。

Claims (1)

1. 【特許請求の範囲】 　コレクタ（Ｃ＿１）が基準電流（ＩＲ）を供給する定
   電流源（ＣＣ）に接続され、エミッタ（Ｅ＿１）が共通
   線（ＣＬ）に接続され、かつベース（Ｂ＿１）がダイオ
   ード接続される第１のトランジスタ（Ｑ＿１＿０）と、 コレクタ（Ｃ＿２）が出力電流（ＩＯ）を流す負荷回路
   （ＲＣ）に接続され、エミッタ（Ｅ＿２）が共通線（Ｃ
   Ｌ）に接続される第２のトランジスタ（Ｑ＿２＿０）と
   、 前記第１のトランジスタ（Ｑ＿１＿０）のベース（Ｂ＿
   １）と、第２のトランジスタ（Ｑ＿２＿０）のベース（
   Ｂ＿２）との間に接続される差動増幅器（ＤＡ）とを具
   備し、 前記差動増幅器（ＤＡ）の非反転入力が第１のトランジ
   スタ（Ｑ＿１＿０）のベース（Ｂ＿１）に接続され、該
   差動増幅器（ＤＡ）の出力及び反転入力が第２のトラン
   ジスタ（Ｑ＿２＿０）のベース（Ｂ＿２）に接続され、 前記第１のトランジスタ（Ｑ＿１＿０）と、第２のトラ
   ンジスタ（Ｑ＿２＿０）とのエミッタ面積比（ｎ）に対
   する電流比（ＩＯ／ＩＲ）の出力電流（ＩＯ）が、負荷
   回路（ＲＣ）に流入、又は流出することを特徴とするカ
   レントミラー回路。