JPH0289342A - スタンダードセル上配線通過位置登録方法 - Google Patents
スタンダードセル上配線通過位置登録方法Info
- Publication number
- JPH0289342A JPH0289342A JP24276188A JP24276188A JPH0289342A JP H0289342 A JPH0289342 A JP H0289342A JP 24276188 A JP24276188 A JP 24276188A JP 24276188 A JP24276188 A JP 24276188A JP H0289342 A JPH0289342 A JP H0289342A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- cell
- passing
- prohibiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000003915 cell function Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路のレイアウトの計算機による自動化に
関し、特にスタンダードセル上の配線通過に関する。
関し、特にスタンダードセル上の配線通過に関する。
従来はスタンダードセル上に配線を通過させるため、そ
のアートワークバタン上にセルの機能を変えない余分な
通過配線用パタンを作成し、それを認識して登録してい
た（例えば特公昭６２−２９３６４２）。第６図に従来
技術を採用したセルのスケマチイックなイメージを示す
。
のアートワークバタン上にセルの機能を変えない余分な
通過配線用パタンを作成し、それを認識して登録してい
た（例えば特公昭６２−２９３６４２）。第６図に従来
技術を採用したセルのスケマチイックなイメージを示す
。
上述した従来の通過配線登録方法は、セルライブラリに
通過配線用データを付加していく為工数がかかる。また
、付加方法は人手に依る為、人為的なミスを防ぐ為のチ
エツクがさらに必要である。
通過配線用データを付加していく為工数がかかる。また
、付加方法は人手に依る為、人為的なミスを防ぐ為のチ
エツクがさらに必要である。
しかし、配線プログラムでのレイアウト時、セル上通過
配線の１００％利用はほとんど不可能である。利用され
なかった通過配線用パタンはそのまま残る為、実際に集
積回路を製造するフェーズでコストが増大する。
配線の１００％利用はほとんど不可能である。利用され
なかった通過配線用パタンはそのまま残る為、実際に集
積回路を製造するフェーズでコストが増大する。
本発明のスタンダードセル上配線通過可能位置登録方法
は、配線禁止として認識できるアートワークバタンとそ
の情報をソフト的に利用し易いデータ構造を有している
。
は、配線禁止として認識できるアートワークバタンとそ
の情報をソフト的に利用し易いデータ構造を有している
。
すなわち、本発明は余分な配線データを作成することな
く、セルの機能を実現する為に最低限の情報を保持する
アートワークデータより、直線状にセル上配線通過させ
るとショートする位置を認識し、それを配線禁止として
、その情報を配線プログラムに受は渡すという特徴を有
する。
く、セルの機能を実現する為に最低限の情報を保持する
アートワークデータより、直線状にセル上配線通過させ
るとショートする位置を認識し、それを配線禁止として
、その情報を配線プログラムに受は渡すという特徴を有
する。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例で扱うスタンダードセル
の簡易なアートワークバタンである。
の簡易なアートワークバタンである。
１０１はセル上に発生したグリッド、１０２は配線禁止
用アートワークデータ、１０３はスタンダードセルの外
枠である。まず、配線禁止用７−トワークデータ１０２
を読み込む。次に配線プログラムがクリアランスを全く
意識せず配線禁止領域を避けられるように、配線禁止用
アートワークデータ１０２の境とそこから最も近いグリ
ッド１０１０間隔を求め、これが最小間隔以下の場合、
そのグリッドまで太らせてそれを配線禁止領域する。こ
の手法を第２図を用いて具体的に説明する。
用アートワークデータ、１０３はスタンダードセルの外
枠である。まず、配線禁止用７−トワークデータ１０２
を読み込む。次に配線プログラムがクリアランスを全く
意識せず配線禁止領域を避けられるように、配線禁止用
アートワークデータ１０２の境とそこから最も近いグリ
ッド１０１０間隔を求め、これが最小間隔以下の場合、
そのグリッドまで太らせてそれを配線禁止領域する。こ
の手法を第２図を用いて具体的に説明する。
第２図において４番目のグリッドに配線禁止用アートワ
ークデータはかからないが、この境との間隔１０６は最
小間隔より小さく、このグリッドに通過配線を発生する
と、クリアランスエラーが起きる。これを避ける為、配
線禁止領域１０２は４番目のグリッドまで拡張する。こ
のようにして配線禁止領域１０５を決定したのが第３図
（ａ）である。次に、グリッド１０１に配線禁止領域１
０５がかかるか否かを判断し、配列にこれをセットする
。第３図（ｂ）は、第１図の配線通過位置を示す配列で
ある。
ークデータはかからないが、この境との間隔１０６は最
小間隔より小さく、このグリッドに通過配線を発生する
と、クリアランスエラーが起きる。これを避ける為、配
線禁止領域１０２は４番目のグリッドまで拡張する。こ
のようにして配線禁止領域１０５を決定したのが第３図
（ａ）である。次に、グリッド１０１に配線禁止領域１
０５がかかるか否かを判断し、配列にこれをセットする
。第３図（ｂ）は、第１図の配線通過位置を示す配列で
ある。
第４図は本発明の第２の実施例で扱うセルである。この
セル自体は第１の実施例で扱ったものと同じだが、グリ
ッド１０１０発生方法が違い、セル外枠１０３からｌ／
２グリ、ドのオフセット１０７をとっである。これによ
ってセルをバッティングした場合、各セルのいちばん端
の配線通過位置同志の間隔が第１の実施例では最低２グ
リ、ドであったが本例ではｌグリッドとなり、効率良く
通過配線位置を決められる。第５図（ａ）は第４図より
発生された配線禁止領域、第５図（ｂ）は配線通過位置
を示す配列である。
セル自体は第１の実施例で扱ったものと同じだが、グリ
ッド１０１０発生方法が違い、セル外枠１０３からｌ／
２グリ、ドのオフセット１０７をとっである。これによ
ってセルをバッティングした場合、各セルのいちばん端
の配線通過位置同志の間隔が第１の実施例では最低２グ
リ、ドであったが本例ではｌグリッドとなり、効率良く
通過配線位置を決められる。第５図（ａ）は第４図より
発生された配線禁止領域、第５図（ｂ）は配線通過位置
を示す配列である。
以上説明したように本発明はセルライブラリ上にグリッ
ドを発生することにより、スタンダードセル上の配線通
過位置を人手介入なく、しかも、余分なデータ追加によ
るコスト増大を防ぐことができる。
ドを発生することにより、スタンダードセル上の配線通
過位置を人手介入なく、しかも、余分なデータ追加によ
るコスト増大を防ぐことができる。
・・・配線禁止領域、１０６・・・・・・配線通過禁止
用アートワークデータの境と最も近いグリッドの間隔、
１０７・・・・・・オフセット、１０８・・・・・・セ
ル内配線、１０９・・・・・・通過配線。
用アートワークデータの境と最も近いグリッドの間隔、
１０７・・・・・・オフセット、１０８・・・・・・セ
ル内配線、１０９・・・・・・通過配線。
代理人 弁理士 内 原 晋
第１図、第４図は本発明の第１及び第２の実施例でそれ
ぞれ扱うセルの簡単なレイアウトイメージ図、第２図は
第１図の配線禁止領域付近の拡大図、第３図（ａ）、第
５図（ａ）はそれぞれ第１図、第４図をもとに配線禁止
領域を太らせた図、第３図（ｂ）、第５図（ｂ）は配線
通過情報を格納した配列の図、第６図は従来技術のセル
のスケマチイックなイメージの図である。 １０１・・・・・・グリッド、１０２・・・・・・配線
通過禁止用アートワークデータ、１０３・・・・・・ス
タンダードセル外枠、１０４・・・・・・グリッドナン
バー １０５・・・竿 回 ギ２Ｕｌ ｈりｌ ブ１１・庸 １ＤＬ７９ｉｋｔ＞／Ｎ− １〆配鋒筆計頓ぺ ｌρ６看区−戦童ｉ翫儒ｕ」■ノート７−７テ；ダｅ上
見ヒ膚灸す碩【いグリヅドの間隔＃４ 茅５回ａ 第１＠ｂ 第ｔ
ぞれ扱うセルの簡単なレイアウトイメージ図、第２図は
第１図の配線禁止領域付近の拡大図、第３図（ａ）、第
５図（ａ）はそれぞれ第１図、第４図をもとに配線禁止
領域を太らせた図、第３図（ｂ）、第５図（ｂ）は配線
通過情報を格納した配列の図、第６図は従来技術のセル
のスケマチイックなイメージの図である。 １０１・・・・・・グリッド、１０２・・・・・・配線
通過禁止用アートワークデータ、１０３・・・・・・ス
タンダードセル外枠、１０４・・・・・・グリッドナン
バー １０５・・・竿 回 ギ２Ｕｌ ｈりｌ ブ１１・庸 １ＤＬ７９ｉｋｔ＞／Ｎ− １〆配鋒筆計頓ぺ ｌρ６看区−戦童ｉ翫儒ｕ」■ノート７−７テ；ダｅ上
見ヒ膚灸す碩【いグリヅドの間隔＃４ 茅５回ａ 第１＠ｂ 第ｔ
Claims (1)
- 集積回路の自動レイアウトにおいてスタンダードセルの
アートワークパタンを入力し、配線禁止領域を認識する
ことによってセル上配線通過位置を決定することを特徴
とするセル上配線通過位置登録方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276188A JPH0289342A (ja) | 1988-09-27 | 1988-09-27 | スタンダードセル上配線通過位置登録方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276188A JPH0289342A (ja) | 1988-09-27 | 1988-09-27 | スタンダードセル上配線通過位置登録方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289342A true JPH0289342A (ja) | 1990-03-29 |
Family
ID=17093879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24276188A Pending JPH0289342A (ja) | 1988-09-27 | 1988-09-27 | スタンダードセル上配線通過位置登録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084867A (en) * | 1989-09-19 | 1992-01-28 | Fujitsu Limited | Routing method and routing system for switching system having a plurality of paths |
| JP2017143307A (ja) * | 2008-07-16 | 2017-08-17 | テラ イノヴェイションズ インコーポレイテッド | 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62273751A (ja) * | 1986-05-21 | 1987-11-27 | Nec Corp | 集積回路 |
| JPS63304642A (ja) * | 1987-06-03 | 1988-12-12 | Mitsubishi Electric Corp | スタンダ−ドセル方式の集積回路 |
-
1988
- 1988-09-27 JP JP24276188A patent/JPH0289342A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62273751A (ja) * | 1986-05-21 | 1987-11-27 | Nec Corp | 集積回路 |
| JPS63304642A (ja) * | 1987-06-03 | 1988-12-12 | Mitsubishi Electric Corp | スタンダ−ドセル方式の集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084867A (en) * | 1989-09-19 | 1992-01-28 | Fujitsu Limited | Routing method and routing system for switching system having a plurality of paths |
| JP2017143307A (ja) * | 2008-07-16 | 2017-08-17 | テラ イノヴェイションズ インコーポレイテッド | 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006235705A (ja) | 半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路 | |
| JPH0289342A (ja) | スタンダードセル上配線通過位置登録方法 | |
| US6305002B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
| US7389486B2 (en) | Arc routing system and method | |
| JP4393063B2 (ja) | 複合パターンのための位相シフトマスキング | |
| JP2943282B2 (ja) | 集積回路設計装置 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
| JP3171168B2 (ja) | 部品位置変換システム | |
| JP2827721B2 (ja) | 半導体集積回路マスクパターン誤り検出方法 | |
| JP4179221B2 (ja) | Ｌｓｉのレイアウト設計方法、レイアウト設計装置及びレイアウト設計プログラム | |
| JP3134601B2 (ja) | 半導体集積回路 | |
| JPH03205849A (ja) | セルレイアウト方法 | |
| JP3017169B2 (ja) | 半導体集積回路装置及びそのレイアウト方法 | |
| JP4119504B2 (ja) | 配線禁止領域設定方法 | |
| JPH0944535A (ja) | レイアウト編集方法 | |
| JPH10340959A (ja) | レイアウト方法 | |
| JP2653013B2 (ja) | 計算機利用設計システム | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPH06110972A (ja) | 集積回路マスクパターンからの回路接続情報抽出方法 | |
| JPH02155254A (ja) | 集積回路の設計方式 | |
| JPS6138601U (ja) | ニユ−トラルデンシテイ−フイルタ | |
| JPH04251963A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2003216675A (ja) | 半導体集積回路のレイアウト設計方法 |