JP2006235705A - 半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路 - Google Patents

Abstract

【課題】
配線時間の増大の抑止、配線間の容量の削減を図る。
【解決手段】
配線前レイアウトデータ１０１と、回路データ１０５と、差動信号情報１０６を入力し配線後レイアウトデータ１１０を出力する自動配線検索演算部１２１と、回路データ１０５から差動信号情報１０６で指定された信号を指定しダミー端子発生や太幅のガイド配線の検索、配置を行う差動信号配線設定部１２２と、電源配線や配線禁止領域を避けて、通常配線も含めて全ての信号配線を行う配線経路検索部１２３と、差動信号に指定された太幅のガイド配線のみを細める太幅→細幅変換部１２４と、太幅のガイド配線を細めた箇所に沿って平行に差動信号の配線を行う差動信号配線部１２５と、シールド配線を行うシールド配線部１２６を備える。
【選択図】
図１

Description

本発明は、半導体集積回路の自動配線方法に関し、特に、CAD（計算機支援設計）を使用した高速信号および高速クロックの自動配線に適用して好適な配線方法に関する。

近年、プロセスの微細化が進み、電源配線等のIR-DROP（電圧降下）やクロストークなどSI(Signal Integrity)の問題が大きくなってきている。

さらに、信号やクロックの高速化が進み、単相では信号劣化の度合いが激しくなってきた。このため、差動や多相にして、上記問題を回避するような回路が多用されるに到っているが、この場合、配線方法としては、主に、マニュアル配線で行われている。

図１４は、特許文献１に記載された差動信号自動配線手法を示す図である。図１４において、セル４０１の正相出力４０１ａ、逆相出力４０１ｂと、セル４０２の正相入力４０２ａ、逆相入力４０２ｂとを、それぞれ配線４０９ａ、４０９ｂで接続する。配線禁止領域を回避しながら、差動配線の一方の信号（「信号Ａ」という）を配線した後、その配線に接するようにもう一方（「信号Ｂ」という）の信号の配線経路を検索する。

図１４において、信号Ａは４０９ａ、信号Ｂは４０９ｂであるものとする。信号Ａ（４０９ａ）の検索の際、図１５のように、信号Ｂ（４０９ｂ）が配線禁止領域Ｂにかかる場合には、信号Ｂの配線経路の検索中に、再度、信号Ａ（４０９ａ）の信号配線からやり直す。信号Ａ、信号Ｂの両方が、配線禁止領域にかからないで配線が出来れば、そこで配線完了となる。

特開平０９−０４４５３９公報

このように、信号Ａの配線後の信号Ｂの配線時に配線禁止領域による配線失敗が起こった場合、再度、信号Ａの配線からやり直さなければならない。このため、配線処理に要する時間が増大する、ことになる。

また、差動配線は主に高速信号で使われ、信号Aの配線の隣のグリッドに信号Bの配線を行うと、配線間の容量は差動信号のため２倍となり、信号劣化が大きくなる可能性が高い。

本発明は、上記問題を解消するために、鋭意研究した結果創案されたものであり、配線経路探索を一度で行い、差動信号間を離して寄生容量を低減できるようにしたものである。より詳細には、本発明に係る方法は、記憶手段から読み出したレイアウト情報、回路情報に基づき、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する。

本発明に係る装置は、セル配置後の配線前のレイアウト情報、回路情報を格納した記憶手段と、前記記憶手段から前記レイアウト情報、前記回路情報を入力し、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する手段と、を備えている。

本発明に係るプログラムは、セル配置後の配線前のレイアウトデータ、回路情報を格納した記憶手段より前記セル配置後の配線前のレイアウト情報、回路情報を入力する処理と、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する処理と、を実行させるプログラムよりなる。

本発明において、前記ガイド配線は、好ましくは、差動信号を含む程度の幅とされる。

本発明の他のアスペクトに係る方法は、記憶手段から読み出したレイアウト情報、回路情報に基づき、第１、第２の出力端子を有する第１の回路と、第１、第２の入力端子を有する第２の回路の前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する工程を含む、コンピュータによる半導体集積回路の自動配線方法において、
前記第１及び第２の出力端子の間にダミー出力端子を生成し、前記第１及び第２の入力端子の間にダミー入力端子を生成する第１の工程と、
前記ダミー出力端子と前記ダミー入力端子を接続する幅太の配線の配線経路を探索して配線を行う第２の工程と、
前記幅太の配線の幅を細め、その両側に前記第１の配線と前記第２の配線を通す第３の工程と、を含む。

本発明の他のアスペクトに係る装置は、記憶手段から読み出したレイアウト情報、回路情報に基づき、第１、第２の出力端子を有する第１の回路と、第１、第２の入力端子を有する第２の回路の前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する半導体集積回路の自動配線装置において、前記第１及び第２の出力端子の間にダミー出力端子を生成し、前記第１及び第２の入力端子の間にダミー入力端子を生成する配線設定部と、前記ダミー出力端子と前記ダミー入力端子を接続する幅太の配線の配線経路を探索して配線を行う配線経路検索部と、前記幅太の配線の幅を細める幅変換部と、前記太幅の配線の幅を細めた配線の両側に、前記第１の配線と前記第２の配線を通す配線部と、を含む。

本発明において、幅太の配線の幅を細め、細めた配線領域を配線禁止領域として、その両側に前記第１の配線と前記第２の配線を通すようにしてもよい。

本発明において、前記第１及び第２の出力端子が差動出力端子をなし、前記第１及び第２の入力端子が差動入力端子をなす。

本発明において、前記幅太の配線は、前記第１及び第２の配線の配線間隔と配線幅に対応した幅とされる。

本発明において、前記第１の配線と、前記第２の配線とを間に挟んで、第１及び第２のシールド配線を設けるようにしてもよい。前記幅太の配線は、好ましくは、前記第１及び第２のシールド配線の配線間隔と配線幅に対応した幅とされる。

本発明のさらに別のアスペクトに係る半導体集積回路装置は、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子間の領域に所定幅のガイド配線の配線経路の探索がなされ、ガイド配線の配線幅を狭め、その両側に沿って、前記第１の差動端子と前記第２の差動端子を接続する差動信号配線が配線されている。

本発明によれば、差動信号配線を含む程度の幅太の配線を行うようにしたため、差動信号配線分の領域を確保しながら、配線経路を検索することができ、配線時間の長時間化を抑止することができる。

また、本発明によれば、幅太の配線を行った後、それを細めて差動信号の配線の間にシールド配線もしくは空白領域が残り、配線間の容量を低減することができる。このため、信号劣化を抑止することができる。

本発明についてさらに詳細に説述すべく添付図面を参照して以下に説明する。本発明は、記憶手段から読み出したレイアウト情報、回路情報に基づき、差動出力をなす第１、第２の出力端子を有する第１の回路と、差動入力をなす第１、第２の入力端子を有する第２の回路との前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する自動配線装置による配線方法において、第１及び第２の出力端子の間にダミー出力端子を生成し、第１及び第２の入力端子の間にダミー入力端子を生成し、生成したダミー出力端子とダミー入力端子を接続する、幅太の配線の配線経路を探索して経路を確保し、その後、太幅の配線の幅を細め、その両側に、第１の配線と第２の配線を通すようにしたものである。以下、本発明の一実施形態のシステム構成について説明する。

図１は、本発明の一実施形態の構成をブロック図で示したものである。セルが配置され、配線が未処理のレイアウトデータ（「配線前レイアウトデータ」という）１０１と、回路の素子情報とそのネットリストを含む回路データ１０５と、差動で配線すべき信号の情報よりなる差動信号情報１０６と、自動配線検索演算部１２１を備えている。

配線前レイアウトデータ１０１、回路データ１０５、差動信号情報１０６は記憶装置に格納保持されている。配線前レイアウトデータ１０１は、電源配線情報１０２と、配線禁止領域情報１０３と、セル配置情報１０４の各データを少なくとも備えている。

自動配線検索演算部１２１は、好ましくは、ソフトウエア（プログラム）に基づき制御されるデータ処理装置で実現され、データ処理装置は、記憶装置へアクセスしデータを読み出して演算するＣＰＵ（不図示）を含み、また、好ましくは、配線処理結果等を出力する出力装置（不図示）を備えている。

図１を参照すると、自動配線検索演算部１２１は、差動信号配線設定部１２２と、配線経路検索部１２３と、太幅→細幅変換部１２４と、差動信号配線部１２５と、シールド配線部１２６とを備えている。差動信号配線は、差動配線フロー１２８で囲まれた部分での処理フローとなる。通常配線は、通常配線フロー１２７で囲まれた部分の配線経路検索部１２３と、シールド配線部１２６で行われる。

自動配線検索演算部１２１は、セル配置済み配線前レイアウトデータ１０１と、回路データ（回路情報）１０５と、差動信号情報１０６を入力して演算し、配線後レイアウトデータ１１０を出力する。

差動信号配線設定部１２２は、回路データ１０５から差動信号情報１０６で指定された信号を指定し、前準備のダミー端子の発生や、太幅のガイド配線の検索や配置を行うように設定する。

配線経路検索部１２３は、セル配置済みの配線前レイアウトデータ１０１、回路データ１０５、差動信号情報１０６を入力し、電源配線や配線禁止領域を避けて、通常配線も含めて全ての信号配線を行う。

太幅→細幅変換部１２４では、差動信号に指定された太幅のガイド配線のみその幅を細める。

差動信号配線部１２５は、太幅のガイド配線を細めた箇所に沿って平行に差動信号の配線を行う。

シールド配線部１２６は、全ての信号配線に関して、クロストークを低減するため、電源配線や配線禁止領域を避けて、シールド配線する。

自動配線検索演算部１２１を構成する各部は、データ処理装置（コンピュータ）で実行されるプログラムによりその処理、機能を実現するようにしてもよい。以下では、図１に示した自動配線検索演算部１２１の処理について具体的な回路に適用した実施例に即して説明する。

図２は、本発明の一実施例による配線を説明するための回路を示す図である。差動型インバータ２０１の正相出力２０１ａ、逆相出力２０１ｂと、差動型インバータ２０２の正相入力２０２ａ、逆相入力２０２ｂがそれぞれ接続されている。

図３は、本発明の一実施例における差動信号配線の処理フローを示す図である。このフローに沿って、図２の回路の自動差動信号配線レイアウトを実現することを例にして説明する。

まず、差動信号配線設定部１２２は、配線前レイアウトデータ１０１、回路データ１０５、差動信号情報１０６を入力する(ステップＳ３０１)。

図４は、図２の回路図のセルの配置まで終えた配線前レイアウトデータ１０１の例を示す図である。図２の差動型インバータ２０１はセル４０１であり、図２の正相出力２０１ａ、逆相出力２０１ｂはそれぞれ４０１ａ、４０１ｂに対応する。図４に示す位置に、配線禁止領域Ａ４０３と配線禁止領域Ｂ４０４がそれぞれ存在するものとする。

差動信号配線設定部１２２は、図４の状態から、セル４０１の正相出力端子４０１ａと逆相出力端子４０１ｂの間に、ダミー出力端子４０１ｃを生成する(ステップＳ３０２)。同様に、差動信号配線設定部１２２は、セル４０２の正相入力端子４０２ａと逆相入力端子４０２ｂの間に、ダミー入力端子４０２ｃを生成する(図５参照）。

回路データ１０５には、正相出力４０１ａと正相入力４０２ａ、逆相出力４０１ｂと逆相入力４０２ｂを接続する情報が規定されているが、これをダミー出力端子４０１ｃとダミー入力端子４０２ｃを接続する配線に変更し、この配線の配線幅を、２本の信号配線幅とその間に確保する配線間隔幅の和になるように変更する。ダミー出力端子４０１ｃとダミー入力端子４０２ｃを接続する配線（「ガイド配線」という）の幅は、最小配線グリッドの少なくとも３倍とする必要がある。本発明の一実施例では、ガイド配線は、最小配線グリッドの３倍幅とする。

配線経路検索部１２３で、太幅で、ガイド配線を引く(ステップＳ３０３)。この際、通常信号の配線も同時に行っても良い。差動信号以外の通常信号の配線は、通常幅で配線する。

図６に、一例を示す。配線禁止領域Ａ４０３、配線禁止領域Ｂ４０４を避けて、通常信号配線４０５や通常配線４０６に重複しないように、ダミー出力端子４０１ｃとダミー入力端子４０２ｃの間に、太幅のガイド配線４０７を通す。

ガイド配線４０７が配線可能であるか否か（すなわち、ガイド配線の配線経路の探索が成功か否か）を判定し(ステップＳ３０４)、配線ができない場合、配線不可能のため、処理を終了する。

一方、ステップＳ３０４において、配線経路の探索が可能（配線可能）であった場合、太幅→細幅変換部１２４は、差動信号を配線するために、太幅で引いたガイド配線４０７の配線幅を細める(ステップＳ３０５)。

図７に、図６のガイド配線４０７の配線幅を細めた結果を示す。ダミー出力端子４０１ｃとダミー入力端子４０２ｃとは、配線幅を細めた配線４０８で接続されている。太幅のガイド配線４０７を一旦細めて、細めた配線４０８に沿って差動信号を配置する領域が現れる。差動信号配線部１２５は、細めた配線４０８に沿った領域に、差動信号配線を通す(ステップＳ３０６)。

図８に、差動信号配線４０９ａ、４０９ｂを配線した結果を示す。細めたガイド配線４０８のその両側に沿って、正相出力４０１ａと正相入力４０２ａとの間に配線４０９ａ、逆相出力４０１ｂと逆相入力４０２ｂとの間に配線４０９ｂを通す。好ましくは、差動信号配線４０９ａと４０９ｂは互いに平行に配線され、等長とされる。

本実施例においては、配線経路の検索にあたり、太幅のガイド配線４０７で一度確保した領域を差動信号配線の経路としているため、必ず、差動信号配線対４０９ａ、４０９ｂの配線を行うことができる。すなわち、本実施例によれば、差動信号配線の配線経路のやり直しはない（従来技術の課題であった、一方を配線した後に他方が配線不可であった場合に再度一方の配線のやり直しを行う、といったことはない）。

また、太幅で引いたガイド配線の幅を細めたガイド配線４０８を、図９のように削除して、配線禁止領域の属性４１０とし、差動信号配線の配線間隔を確保するようにしてもよい。

再び、シールド配線部１２６で各信号間のシールドを行う（シールド配線として例えば図１２の４１２、４１３参照）。この際、幅を細めたガイド配線４０８にも、スルーホールを打って、配線層から所定の電位を供給することも可能である。幅を細めたガイド配線４０８をシールド用配線として用いてもよい。

そして、配線後のレイアウトデータ１１０を出力装置に出力し(図３のステップＳ３０７)、自動差動信号配線作業を完了する。なお、出力装置として、ファイル装置（ストレージ装置）や、テープ等の記憶装置、表示装置、あるいは、印字装置等を用いてもよいことは勿論である。

なお、本実施例では、配線層は一層のみで説明を行っているが、多層で行う場合も同様である。

本実施例によれば、ガイド配線として、差動信号を配線する領域を含めた太幅配線で経路検索することで、信号配線検索を一度で行うことができる。

また、本実施例によれば、幅を細めたガイド配線を、差動信号配線対の真中に、シールド配線として残す構成とした場合、シールドが無く、且つ、差動信号間距離が直近となる構成と比べ、差動信号間の容量を低減させることができる。

また、本実施例によれば、図９に示したように、ガイド配線を取り払い配線禁止領域とした場合にも、その部分の配線間隔が稼げるため、配線間の容量を低減することができる。

次に、本発明の第２の実施例について説明する。差動信号配線の外側にも、シールドを張るために、さらに幅太の配線を行うようにしたものである。図１０は、本発明の第２の実施例の処理フローを示す流れ図である。図３の処理フローと比べて、ガイド配線の回路に沿っての差動信号配線の配線処理（ステップＳ３２６）と、配線後レイアウトデータの出力処理（ステップＳ３２８）との間に、シールド配線処理（Ｓ３２７）が挿入されている。前記実施例とは、ガイド配線の配線幅が相違していること、シールド配線処理以外の処理は、前記実施例と基本的に同一であるため、以下では、相違点について説明し、同一部分の説明は適宜省略する。

また、差動信号配線設定部１２２は、ダミー出力端子４０１ｃとダミー入力端子４０２ｃとの接続の配線幅を、２本の信号配線幅とその間に確保する配線間隔幅と、その外側に確保するシールド配線とシールド配線までの間隔との和になるように変更する。この幅は、少なくとも、最小配線グリッドの５倍にする必要がある。本実施例では、最小配線グリッドの５倍幅とする。

実際のレイアウトとしては、図６の代わりに、図１１に示すように、シールド配線部を含んだ太幅のガイド配線４１１として配線し、前記実施例のように、差動信号配線をして、図８（幅を細めたガイド配線４０８）や、図９（幅を細めたガイド配線を消して配線禁止領域４１０とする）に示したように、差動信号配線４０９ａ、４０９ｂを配線した後、図１０のステップＳ３２７として、図１２や図１３に示すように、差動信号配線４０９ａ、４０９ｂの外側に、シールド配線４１２、４１３を配置する。図１２に示す例では、幅を細めたガイド配線４０８（ダミー出力端子４０１ｃとダミー入力端子４０２ｃを接続する）の両側に沿って、差動信号配線４０９ａ、４０９ｂが平行に配線され、その外側に、シールド配線４１２、４１３が配置されている。図１３に示す例では、配線禁止領域４１０の両側に沿って、差動信号配線４０９ａ、４０９ｂが平行に配線され、その外側に、シールド配線４１２、４１３が配置されている。これ以降の処理は、前記した実施例と同様であるため、その説明は省略する。

本実施例によれば、差動信号配線の外側にもシールドを張る構成としたことにより、前記実施例と比べて、信号劣化防止効果を奏し、さらにノイズやクロストーク等の影響を低減することに有効である。

本発明は、図８、図９、図１２、図１３のレイアウト構成の半導体集積回路装置を含む。本発明の半導体集積回路装置は、第１の差動端子と第２の差動端子間の領域に所定幅のガイド配線の配線経路の探索がなされ、ガイド配線の配線幅を狭めるか消して配線禁止領域とし、その両側に沿って、第１の差動端子と第２の差動端子を接続する差動信号配線が配線されている。あるいは、第１の差動端子と第２の差動端子を間に挟んでシールド配線が配設されている。

以上説明したように、上記した前記各実施例によれば、等長な差動信号配線が１度で検索でき、配線経路の検索時間を短縮し、処理を効率化することができる。

また本実施例によれば、差動信号配線時のガイド配線を残すことで、シールドとして、差動信号配線の劣化を回避することができる。

さらに本実施例によれば、ガイド配線を消しても、差動配線間距離が遠くなるため、差動信号配線の劣化を回避することができる。

以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の構成を示す図である。 本発明の一実施例による配線が適用される回路を示す図である。 本発明の一実施例の処理手順を示す流れ図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の一実施例の配線過程を説明するための図である。 本発明の他の実施例の処理手順を示す流れ図である。 本発明の他の実施例の配線過程を説明するための図である。 本発明の他の実施例の配線過程を説明するための図である。 本発明の他の実施例の配線過程を説明するための図である。 従来の配線方法を説明するための図である。 従来の配線方法を説明するための図である。

符号の説明

１０１ 配線前レイアウトデータ
１０２ 電源配線情報
１０３ 配線禁止領域情報
１０４ セル配置情報
１０５ 回路データ
１０６ 差動信号情報
１１０ 配線後レイアウトデータ
１２１ 自動配線検索演算部
１２２ 差動信号配線設定部
１２３ 配線経路検索部
１２４ 太幅→細幅変換部
１２５ 差動信号配線部
１２６ シールド配線部
１２７ 通常配線フロー（処理）
１２８ 差動配線フロー（処理）
２０１、２０２ 差動型インバータ
２０１ａ 正相出力
２０１ｂ 逆相出力
２０２ａ 正相入力
２０２ｂ 逆相入力
４０１、４０２ セル
４０１ａ 正相出力
４０１ｂ 逆相出力
４０１ｃ ダミー出力端子
４０２ａ 正相入力
４０２ｂ 逆相入力
４０２ｃ ダミー入力端子
４０３ 配線禁止領域Ａ
４０４ 配線禁止領域Ｂ
４０５、４０６ 通常信号配線
４０７、４１１ ガイド配線
４０８ ガイド配線
４０９ａ、４０９ｂ 差動信号配線
４１０ 配線禁止領域Ｃ
４１２、４１３ シールド配線

Claims (29)

1. 記憶手段から読み出したレイアウト情報、回路情報に基づき、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する、ことを特徴とする半導体集積回路の自動配線方法。
2. 前記ガイド配線は、前記差動信号配線を含む程度の幅とされる、ことを特徴とする請求項１記載の半導体集積回路の自動配線方法。
3. 記憶手段から読み出した、レイアウト情報、回路情報に基づき、第１、第２の出力端子を有する第１の回路と、第１、第２の入力端子を有する第２の回路の前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する工程を含む、コンピュータによる半導体集積回路の自動配線方法において、
   前記第１及び第２の出力端子の間にダミー出力端子を生成し、前記第１及び第２の入力端子の間にダミー入力端子を生成する第１の工程と、
   前記ダミー出力端子と前記ダミー入力端子を接続する幅太の配線の配線経路を探索して配線を行う第２の工程と、
   前記幅太の配線の幅を細め、その両側に前記第１の配線と前記第２の配線を通す第３の工程と、
   を含む、ことを特徴とする半導体集積回路の自動配線方法。
4. 前記第３の工程において、前記幅太の配線の幅を細めた配線を削除し、前記配線の領域を配線禁止領域として、その両側に前記第１の配線と前記第２の配線を通す、ことを特徴とする請求項３記載の半導体集積回路の自動配線方法。
5. 前記幅太の配線の幅を細めた配線をシールド用配線として用いる、ことを特徴とする請求項３記載の半導体集積回路の自動配線方法。
6. 前記第１及び第２の出力端子が差動出力端子をなし、前記第１及び第２の入力端子が差動入力端子をなす、ことを特徴とする請求項３又は４記載の半導体集積回路の自動配線方法。
7. 前記幅太の配線は、前記第１及び第２の配線間の配線間隔と、前記第１及び第２の配線の配線幅に対応した幅を有する、ことを特徴とする請求項３又は４記載の半導体集積回路の自動配線方法。
8. 前記第１の配線と前記第２の配線を間に挟んで、さらに、第１及び第２のシールド用の配線を自動配線する工程を有する、ことを特徴とする請求項３又は４記載の半導体集積回路の自動配線方法。
9. 前記幅太の配線は、前記第１及び第２のシールド用の配線間の配線間隔と前記第１及び第２のシールド配線の配線幅に対応した幅とされる、ことを特徴とする請求項８記載の半導体集積回路の自動配線方法。
10. セル配置後の配線前のレイアウト情報、回路情報を格納した記憶手段と、
    前記記憶手段から前記レイアウト情報、前記回路情報を入力し、第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する手段と、
    を備えている、ことを特徴とする半導体集積回路の自動配線装置。
11. 前記ガイド配線は、前記差動信号配線を含む程度の幅とされる、ことを特徴とする請求項１０記載の半導体集積回路の自動配線装置。
12. 記憶手段から読み出したレイアウト情報、回路情報に基づき、第１、第２の出力端子を有する第１の回路と、第１、第２の入力端子を有する第２の回路の前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する半導体集積回路の自動配線装置において、
    前記第１及び第２の出力端子の間にダミー出力端子を生成し、前記第１及び第２の入力端子の間にダミー入力端子を生成する配線設定部と、
    前記ダミー出力端子と前記ダミー入力端子を接続する幅太の配線の配線経路を探索して配線を行う配線経路検索部と、
    前記幅太の配線の幅を細める幅変換部と、
    前記幅太の配線の幅を細めた配線の両側に、前記第１の配線と前記第２の配線を通す配線部と、
    を含む、ことを特徴とする半導体集積回路の自動配線装置。
13. 前記幅太の配線の幅を細めた配線を削除して前記配線の領域を配線禁止領域とし、
    前記配線部は、前記配線禁止領域の両側に、前記第１の配線と前記第２の配線を通す、ことを特徴とする請求項１２記載の半導体集積回路の自動配線装置。
14. 前記幅太の配線の幅を細めた配線をシールド用配線とする、ことを特徴とする請求項１２記載の半導体集積回路の自動配線装置。
15. 前記第１及び第２の出力端子が差動出力端子をなし、前記第１及び第２の入力端子が差動入力端子をなす、ことを特徴とする請求項１２又は１３記載の半導体集積回路の自動配線装置。
16. 前記幅太の配線は、前記第１及び第２の配線の配線間隔と前記第１及び第２の配線の配線幅に対応した幅とされる、ことを特徴とする請求項１２又は１３記載の半導体集積回路の自動配線装置。
17. 前記第１の配線と前記第２の配線を間に挟んで、第１及び第２のシールド配線を配線する手段を備えている、ことを特徴とする請求項１２又は１３記載の半導体集積回路の自動配線装置。
18. 前記幅太の配線は、前記第１及び第２のシールド配線の間の配線間隔と前記第１及び第２のシールド配線の配線幅に対応した幅とされる、ことを特徴とする請求項１７記載の半導体集積回路の自動配線装置。
19. 半導体集積回路の自動配線装置を構成するコンピュータに、
    セル配置後の配線前のレイアウト情報、回路情報を格納した記憶手段より前記セル配置後の配線前のレイアウト情報、回路情報を入力する処理と、
    第１の差動端子と、前記第１の差動端子と離間した第２の差動端子との間を接続する差動信号配線を配線するにあたり、前記第１及び第２の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する処理と、
    を実行させるプログラム。
20. 請求項１９記載のプログラムにおいて、
    前記ガイド配線は、前記差動信号配線を含む程度の幅とされる、ことを特徴とするプログラム。
21. 記憶手段から読み出したレイアウト情報、回路情報に基づき、第１、第２の出力端子を有する第１の回路と、第１、第２の入力端子を有する第２の回路の前記第１の出力端子と前記第１の入力端子との間を接続する第１の配線、前記第２の出力端子と前記第２の入力端子との間を接続する第２の配線の経路を決定する半導体集積回路の自動配線装置を構成するコンピュータに、
    前記第１及び第２の出力端子の間にダミー出力端子を生成し、前記第１及び第２の入力端子の間にダミー入力端子を生成する処理と、
    前記ダミー出力端子と前記ダミー入力端子を接続する幅太の配線の配線経路を探索して配線を行う処理と、
    前記幅太の配線の幅を細める処理と、
    前記幅太の配線の幅を細めた配線の両側に、前記第１の配線と前記第２の配線を通す処理と、
    を実行させるプログラム。
22. 請求項２１記載のプログラムにおいて、
    前記幅太の配線の幅を細め、細めた配線を削除して前記配線の領域を配線禁止領域として、その両側に前記第１及び第２の配線を通す処理を、前記コンピュータに実行させるプログラム。
23. 請求項２１又は２２記載のプログラムにおいて、
    前記第１及び第２の出力端子が差動出力端子をなし、前記第１及び第２の入力端子が差動入力端子をなす、ことを特徴とするプログラム。
24. 請求項２１又は２２記載のプログラムにおいて、
    前記幅太の配線は、前記第１及び第２の配線の配線間隔と前記第１及び第２の配線の配線幅に対応した幅とされる、ことを特徴とするプログラム。
25. 請求項２１又は２２記載のプログラムにおいて、
    前記第１の配線と前記第２の配線を間に挟んで、第１及び第２のシールド配線を配線する処理を、前記コンピュータに実行させるプログラム。
26. 請求項２５記載のプログラムにおいて、
    前記幅太の配線は、前記第１及び第２のシールド配線の間の配線間隔と前記第１及び第２のシールド配線の配線幅に対応した幅とされる、ことを特徴とするプログラム。
27. 第１の差動端子と、前記第１の差動端子と離間した第２の差動端子間の領域に所定幅のガイド配線の配線経路の探索がなされ、ガイド配線の配線幅を狭め、その両側に沿って、前記第１の差動端子と前記第２の差動端子を接続する差動信号配線が配線されてなる、ことを特徴とする半導体集積回路装置。
28. 前記配線幅を狭めたガイド配線を、シールド用配線としてなる、ことを特徴とする請求項２７記載の半導体集積回路装置。
29. 前記配線幅を狭めたガイド配線を削除し、配線禁止領域としてなる、ことを特徴とする請求項２７記載の半導体集積回路装置。

Images