JP3039392B2 - 半導体集積回路のレイアウト自動生成方法 - Google Patents
半導体集積回路のレイアウト自動生成方法Info
- Publication number
- JP3039392B2 JP3039392B2 JP8233575A JP23357596A JP3039392B2 JP 3039392 B2 JP3039392 B2 JP 3039392B2 JP 8233575 A JP8233575 A JP 8233575A JP 23357596 A JP23357596 A JP 23357596A JP 3039392 B2 JP3039392 B2 JP 3039392B2
- Authority
- JP
- Japan
- Prior art keywords
- layout
- terminal
- cell
- wiring
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト自動生成方法に関する。
レイアウト自動生成方法に関する。
【０００２】
【従来の技術】従来、実用化されてきた集積回路のレイ
アウト設計の自動化手法においては、ネットリストおよ
びレイアウトライブラリを入力とし、ネットリストの構
成要素である論理セルに対応するレイアウトセルをレイ
アウトライブラリより得て配置した後、個々のレイアウ
トセルの端子間を接続関係に基づいて配線する。
アウト設計の自動化手法においては、ネットリストおよ
びレイアウトライブラリを入力とし、ネットリストの構
成要素である論理セルに対応するレイアウトセルをレイ
アウトライブラリより得て配置した後、個々のレイアウ
トセルの端子間を接続関係に基づいて配線する。
【０００３】特にスタンダードセル型のレイアウト方式
として、予め用意するレイアウトライブラリにおいて同
一の論理セルに対して端子位置のみ異なる複数のレイア
ウトセルを準備し、実際のレイアウトにおいては詳細配
線終了後に適切な端子位置を有する内部レイアウトデー
タを対応させることにより、配線領域を縮小し、チップ
面積の減少を図るレイアウト設計方式が、例えば特開平
３−３４３４９号公報に提案されている。上記公報の対
象とするスタンダードセル型のレイアウト方式では、端
子がレイアウトセルの外周上にあり、配線は配置された
セルの間を通ることから、配線領域が縮小され高集積な
レイアウト結果が得られる。
として、予め用意するレイアウトライブラリにおいて同
一の論理セルに対して端子位置のみ異なる複数のレイア
ウトセルを準備し、実際のレイアウトにおいては詳細配
線終了後に適切な端子位置を有する内部レイアウトデー
タを対応させることにより、配線領域を縮小し、チップ
面積の減少を図るレイアウト設計方式が、例えば特開平
３−３４３４９号公報に提案されている。上記公報の対
象とするスタンダードセル型のレイアウト方式では、端
子がレイアウトセルの外周上にあり、配線は配置された
セルの間を通ることから、配線領域が縮小され高集積な
レイアウト結果が得られる。
【０００４】一方、使用可能な配線の層数の増加に伴
い、端子をレイアウトセルの内部に設け、レイアウトセ
ル上をも配線が通過可能とするようなレイアウト方式を
とることも多くなってきている。
い、端子をレイアウトセルの内部に設け、レイアウトセ
ル上をも配線が通過可能とするようなレイアウト方式を
とることも多くなってきている。
【０００５】
【発明が解決しようとする課題】上記特開平３−３４３
４９号公報に提案されるレイアウト設計方式の問題点と
しては、レイアウトセル上も配線が通過可能なレイアウ
ト方式において、適切な端子位置を有するレイアウトセ
ルを選択することによって、配線長を短くすることがで
きないことである。
４９号公報に提案されるレイアウト設計方式の問題点と
しては、レイアウトセル上も配線が通過可能なレイアウ
ト方式において、適切な端子位置を有するレイアウトセ
ルを選択することによって、配線長を短くすることがで
きないことである。
【０００６】その理由は、新たなレイアウトセルを対応
させると、セル内部の配線とセル上を通過していた既配
線とが重なってしまい、設計ルール違反が起こるため、
入れ替えができない、ことによる。
させると、セル内部の配線とセル上を通過していた既配
線とが重なってしまい、設計ルール違反が起こるため、
入れ替えができない、ことによる。
【０００７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、レイアウトセル
上も配線が通過可能なレイアウト方式においても、適切
な端子位置を有するレイアウトセルを選択し、配線長の
短いレイアウト結果を得ることができるようにした、半
導体集積回路のレイアウト自動生成方法を提供すること
にある。
てなされたものであって、その目的は、レイアウトセル
上も配線が通過可能なレイアウト方式においても、適切
な端子位置を有するレイアウトセルを選択し、配線長の
短いレイアウト結果を得ることができるようにした、半
導体集積回路のレイアウト自動生成方法を提供すること
にある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、半導体集積回路のレイアウト自動生成方法は、レイ
アウトライブラリからレイアウトセルを得て配置を決定
する段階の後に、レイアウトセルの端子の各々につい
て、その端子に対して接続される配線がどの方向から引
かれやすいかを示す牽引角からなる指標を求め、さらに
その値によってどの領域にある端子を許容するかを端子
毎に予め任意に設定しておいた定義（端子関数）に基づ
いてレイアウトセルを選択し、すでに配置したレイアウ
トセルと入れ替えを行う処理を含む。
め、半導体集積回路のレイアウト自動生成方法は、レイ
アウトライブラリからレイアウトセルを得て配置を決定
する段階の後に、レイアウトセルの端子の各々につい
て、その端子に対して接続される配線がどの方向から引
かれやすいかを示す牽引角からなる指標を求め、さらに
その値によってどの領域にある端子を許容するかを端子
毎に予め任意に設定しておいた定義（端子関数）に基づ
いてレイアウトセルを選択し、すでに配置したレイアウ
トセルと入れ替えを行う処理を含む。
【０００９】本発明によれば、配線を行う前に、レイア
ウトセルを選択し入れ替えているため、配線がレイアウ
トセル上を通過可能なレイアウト方式においても配線長
が短くなるような端子位置を有するレイアウトセルを選
択できる。
ウトセルを選択し入れ替えているため、配線がレイアウ
トセル上を通過可能なレイアウト方式においても配線長
が短くなるような端子位置を有するレイアウトセルを選
択できる。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は、本発明の実施の形態の工程を示す
ものである。まず、自動配線工程Ｓ１では、論理接続情
報Ｄ１を入力し、レイアウトセルライブラリＤ２から、
レイアウトセルを各論理セルについて任意に選び配置を
決定する。
ものである。まず、自動配線工程Ｓ１では、論理接続情
報Ｄ１を入力し、レイアウトセルライブラリＤ２から、
レイアウトセルを各論理セルについて任意に選び配置を
決定する。
【００１２】次に、工程Ｓ２にてセル選択／入れ替えを
行い、その後、概略配線工程Ｓ３および詳細配線工程Ｓ
４を行う。なお、工程Ｓ１、Ｓ３、Ｓ４は公知の工程が
用いられるため、以下では工程Ｓ２についてのみ説明す
る。
行い、その後、概略配線工程Ｓ３および詳細配線工程Ｓ
４を行う。なお、工程Ｓ１、Ｓ３、Ｓ４は公知の工程が
用いられるため、以下では工程Ｓ２についてのみ説明す
る。
【００１３】工程Ｓ２では、各論理セルについて、以下
のようにしてレイアウトセルの選択／入れ替えをする。
のようにしてレイアウトセルの選択／入れ替えをする。
【００１４】まず、論理セルの全端子について、牽引角
を以下（１）〜（３）のようにして決定する。
を以下（１）〜（３）のようにして決定する。
【００１５】（１）ネットリストの接続情報から、対象
の端子と同一ネット上にある端子を取得する。これを
「ペア端子」と呼ぶ。
の端子と同一ネット上にある端子を取得する。これを
「ペア端子」と呼ぶ。
【００１６】（２）配置情報から、対象の端子の属する
レイアウトセルとペア端子の属するレイアウトセルの座
標を取得し、予め任意に設定されているレイアウトセル
原点座標からの端子座標のずれの値を加えて、両端子の
座標を決定する。
レイアウトセルとペア端子の属するレイアウトセルの座
標を取得し、予め任意に設定されているレイアウトセル
原点座標からの端子座標のずれの値を加えて、両端子の
座標を決定する。
【００１７】（３）対象の端子の座標Ｐ１０とペア端子
の座標Ｐ１１とを結ぶ直線の角度の基準線Ｌ１０とのな
す角Ａ１０を牽引角とする（図２参照）。
の座標Ｐ１１とを結ぶ直線の角度の基準線Ｌ１０とのな
す角Ａ１０を牽引角とする（図２参照）。
【００１８】さらに、端子関数により端子位置を決定す
る。端子関数は、牽引角を変数とする、端子毎に、任意
に定義可能な関数であり、端子希望領域を算出する。
る。端子関数は、牽引角を変数とする、端子毎に、任意
に定義可能な関数であり、端子希望領域を算出する。
【００１９】例えば、図３に示すように、Ｐ２０を原点
とし、Ｌ２０を基準として、角度がそれぞれ４５°、１
３５°、２２５°、３１５°の直線Ｌ２１、Ｌ２２、Ｌ
２３、Ｌ２４で４つに区切られた領域、「右」、
「上」、「左」、「下」に対し、牽引角が３１５°から
４５°のときに「右」、４５°から１３５°のときに
「上」、１３５°から２２５°のときに「左」、２２５
°から３１５°のときに「下」の領域を示すように定義
する。
とし、Ｌ２０を基準として、角度がそれぞれ４５°、１
３５°、２２５°、３１５°の直線Ｌ２１、Ｌ２２、Ｌ
２３、Ｌ２４で４つに区切られた領域、「右」、
「上」、「左」、「下」に対し、牽引角が３１５°から
４５°のときに「右」、４５°から１３５°のときに
「上」、１３５°から２２５°のときに「左」、２２５
°から３１５°のときに「下」の領域を示すように定義
する。
【００２０】全端子が希望領域にあるレイアウトセルを
選択し、すでに配置されているレイアウトセルとの入れ
替えを行う。
選択し、すでに配置されているレイアウトセルとの入れ
替えを行う。
【００２１】例えば、４つの端子、１、２、３、４をも
つ論理セルに対し、図３に示すように、それぞれＡ２
１、Ａ２２、Ａ２３、Ａ２４の牽引角が得られ、端子関
数が、上述のように定義されているとき、各端子の希望
領域は順に、「右」、「左」、「下」、「下」であり、
各々の領域に端子があるレイアウトセルを選択すればよ
い。
つ論理セルに対し、図３に示すように、それぞれＡ２
１、Ａ２２、Ａ２３、Ａ２４の牽引角が得られ、端子関
数が、上述のように定義されているとき、各端子の希望
領域は順に、「右」、「左」、「下」、「下」であり、
各々の領域に端子があるレイアウトセルを選択すればよ
い。
【００２２】図４は、このようにして選択されうるレイ
アウトセルの例であり、ここで、Ｔ２１は端子１、Ｔ２
２は端子２、Ｔ２３は端子３、Ｔ２４は端子４のレイア
ウトセル上での端子である。
アウトセルの例であり、ここで、Ｔ２１は端子１、Ｔ２
２は端子２、Ｔ２３は端子３、Ｔ２４は端子４のレイア
ウトセル上での端子である。
【００２３】上記した本発明の実施の形態を適用した実
施例を以下に説明する。実施例により、レイアウトセル
を選択し入れ替えた場合の配線結果を図６に示す。また
比較例として、同一の配置に対し、レイアウトセルの選
択入れ替えを行わなかった場合の配線結果を図５に示
す。本実施例による配線結果である図６を参照して、例
えば図５のレイアウトセル３の端子３１とレイアウトセ
ル７の端子７２間の配線長は大幅に短くされている。な
お、図５のレイアウトセル１は図６のレイアウトセル１
と論理構成は同一とされる。
施例を以下に説明する。実施例により、レイアウトセル
を選択し入れ替えた場合の配線結果を図６に示す。また
比較例として、同一の配置に対し、レイアウトセルの選
択入れ替えを行わなかった場合の配線結果を図５に示
す。本実施例による配線結果である図６を参照して、例
えば図５のレイアウトセル３の端子３１とレイアウトセ
ル７の端子７２間の配線長は大幅に短くされている。な
お、図５のレイアウトセル１は図６のレイアウトセル１
と論理構成は同一とされる。
【００２４】また、論理セル４０個および論理セル３５
７個の回路で、上記実施例を適応した場合としない場合
の総配線長の相違点を表１に示す。
７個の回路で、上記実施例を適応した場合としない場合
の総配線長の相違点を表１に示す。
【００２５】
【表１】
【００２６】
【発明の効果】以上説明したように、本発明によれば、
配線前に適切な端子位置を持つレイアウトセルを選択で
きるということである。これにより、配線長を短くする
ことができるようになる。その理由は、端子が配線を考
慮して置かれているからである。
配線前に適切な端子位置を持つレイアウトセルを選択で
きるということである。これにより、配線長を短くする
ことができるようになる。その理由は、端子が配線を考
慮して置かれているからである。
【図１】本発明の実施の形態の作業工程を示す工程フロ
ー図である。
ー図である。
【図２】本発明の実施の形態における牽引角を説明する
ための図である。
ための図である。
【図３】本発明の実施例レイアウトセル選択の例を示す
図である。
図である。
【図４】本発明におけるレイアウトセル選択により選択
されたセルの例を示す図である。
されたセルの例を示す図である。
【図５】比較例としてレイアウトセルを選択入れ替えを
行わない場合の配線結果を示す図である。
行わない場合の配線結果を示す図である。
【図６】本発明の実施例としてレイアウトセルを選択し
入れ替えた場合の配線結果を示す図である。
入れ替えた場合の配線結果を示す図である。
Ｄ１、Ｄ２、Ｄ３ データ Ｓ１、Ｓ２、Ｓ３、Ｓ４ 処理工程 Ｃ１０、Ｃ１１、Ｃ２０、Ｃ２１ レイアウトセルの外
形 Ｐ１０、Ｐ１１、Ｐ２０ 原点座標 Ｌ１０、Ｌ２０ 角度の基準線 Ａ１０、Ａ２１、Ａ２２、Ａ２３、Ａ２４ 牽引角 Ｌ２１、Ｄ２２、Ｌ２３、Ｌ２４ 端子希望領域の境界
線 Ｔ２１、Ｔ２２、Ｔ２３、Ｔ２４ 端子図形
形 Ｐ１０、Ｐ１１、Ｐ２０ 原点座標 Ｌ１０、Ｌ２０ 角度の基準線 Ａ１０、Ａ２１、Ａ２２、Ａ２３、Ａ２４ 牽引角 Ｌ２１、Ｄ２２、Ｌ２３、Ｌ２４ 端子希望領域の境界
線 Ｔ２１、Ｔ２２、Ｔ２３、Ｔ２４ 端子図形
Claims (2)
- 【請求項１】半導体集積回路のレイアウト自動生成方法
において、 レイアウトライブラリからレイアウトセルを得て配置を
決定する段階の後に、前記レイアウトセルの端子の各々
について、該端子に対して接続される配線がどの方向か
ら引かれやすいかを示す牽引角からなる指標を求め、さ
らにその指標値によってどの領域にある端子を許容する
かを端子毎に予め設定される端子関数に基づいてレイア
ウトセルを選択し、すでに配置したレイアウトセルと入
れ替えを行う、ことを特徴とする、半導体集積回路のレ
イアウト自動生成方法。 - 【請求項２】回路接続情報から、対象端子と同一ネット
上にペア端子を取得し、配置情報から前記対象端子とペ
ア端子の属するレイアウトセルの座標に基づき得られる
該両端子の座標から、前記対象端子と前記ペア端子の牽
引角を求め、該牽引角を変数とする関数から端子希望領
域を算出し、配線を行う前に、レイアウトセルの全端子
が希望領域にあるレイアウトセルをすでに配置済みのレ
イアウトセルと入れ替えることを特徴とするレイアウト
自動生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233575A JP3039392B2 (ja) | 1996-08-15 | 1996-08-15 | 半導体集積回路のレイアウト自動生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233575A JP3039392B2 (ja) | 1996-08-15 | 1996-08-15 | 半導体集積回路のレイアウト自動生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065012A JPH1065012A (ja) | 1998-03-06 |
| JP3039392B2 true JP3039392B2 (ja) | 2000-05-08 |
Family
ID=16957226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233575A Expired - Fee Related JP3039392B2 (ja) | 1996-08-15 | 1996-08-15 | 半導体集積回路のレイアウト自動生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039392B2 (ja) |
-
1996
- 1996-08-15 JP JP8233575A patent/JP3039392B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065012A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239465A (en) | Method and system for layout design of integrated circuits with a data transferring flow | |
| US5550714A (en) | Schematic generator and schematic generating method | |
| US8230381B2 (en) | Method for designing cell layout of semiconductor integrated circuit | |
| JPH0421910B2 (ja) | ||
| JP3039392B2 (ja) | 半導体集積回路のレイアウト自動生成方法 | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| CN101206679B (zh) | 布局图设计规则检查的方法与计算机可读取记录介质 | |
| CN114492256B (zh) | 集成电路数字后端eco方法、系统及计算机存储介质 | |
| JP3099782B2 (ja) | Ｃａｍデータの自動修正装置、自動修正方法及び自動修正プログラムを記録した記録媒体 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2753001B2 (ja) | 半導体集積回路装置の設計変更方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JP3076269B2 (ja) | 自動配線方法 | |
| JP2000231577A (ja) | 部品配置装置および部品配置方法 | |
| CN116611393A (zh) | 电路检测方法、装置、终端及存储介质 | |
| EP0213670A2 (en) | Computer aided design system | |
| CN114936219A (zh) | 多表连接执行计划的选择方法、存储介质与计算机设备 | |
| JPH0334349A (ja) | 集積回路レイアウト設計方式 | |
| JP3589988B2 (ja) | クロックスキュー改善方法 | |
| CN116052201A (zh) | 一种针对铁路站场信号设备图纸的自动布置方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| CN117828100A (zh) | 一种图谱节点布局方法、装置、设备及存储介质 | |
| JP2001147954A (ja) | 半導体集積回路のフロアプラン作成方法 | |
| JPH03220749A (ja) | スタンダードセルの配置設計方法 | |
| JPH07326676A (ja) | 配線シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| LAPS | Cancellation because of no payment of annual fees |