CN101206679B - 布局图设计规则检查的方法与计算机可读取记录介质 - Google Patents
布局图设计规则检查的方法与计算机可读取记录介质 Download PDFInfo
- Publication number
- CN101206679B CN101206679B CN2006101686574A CN200610168657A CN101206679B CN 101206679 B CN101206679 B CN 101206679B CN 2006101686574 A CN2006101686574 A CN 2006101686574A CN 200610168657 A CN200610168657 A CN 200610168657A CN 101206679 B CN101206679 B CN 101206679B
- Authority
- CN
- China
- Prior art keywords
- layer
- layout
- bulk
- reference lamina
- drc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种布局图设计规则检查的方法与计算机可读取记录介质。其中此方法是将一包含了数个图层的布局图其各图层进行联集,以产生可用来检查此布局图的标志层。藉由标志层检查布局图可找出布局图本身特性的信息,并将的用于一通用命令文件以进行设计规则检查的审视,以达到节省时间与人力的目的。
Description
技术领域
本发明涉及一种布局图设计规则检查的方法,特别是涉及一种依据布局图内的图层特性以进行审视布局图设计规则的方法。
背景技术
在半导体芯片的设计与开发中,设计规则检查(Design rule check,DRC)是一可审视半导体整合电路是否有遵循拓朴布局规则(topological layoutrules,TLR)的程序。其中拓朴布局规则将会依据各工艺技术以及晶片厂间仪器限制的不同而有其独特的规则。
请参阅图1,其为检查半导体整合电路是否符合设计规则的审视方法的传统流程图。其步骤如下:
首先,如步骤110所示,提供一个包含了数个图层且为总体分布系统(global distribution system,以下简称GDS)格式的布局图。再者如步骤120所示,以人工的方式依据工艺技术、晶片厂条件、以及芯片特性的不同决定相对应的拓朴布局规则。接着如步骤130,依据步骤120决定的拓朴布局规则,从一事先准备好的命令文件(command file)数据库140中取出相对应的命令文件。步骤150则是依据此命令文件利用设计规则检查工具对布局图进行审视与检查。其过程中发现的任何设计错误都将显示于检查结果160中。
就传统的设计规则检查流程而言,工程师必须针对各种工艺技术设计不同的命令文件备用。且由于目前所有的设计规则检查工具都无法提供某一图层是否存在于布局图中的信息,故必须使用人工的方式找寻最大图层数且须以晶片大小的不同去选择相对应的命令文件。无论是设计命令文件数据库抑或是根据芯片的特性从命令文件数据库中选择合适的程序来进行设计规则检查,都将耗费相当大的时间进而影响整个IC设计的流程。
发明内容
有鉴于此,本发明的目的是提供一种布局图设计规则检查的方法,能找出某一布局图的特性再依其特性进行设计规则检查。
本发明的再一目的是提供一种计算机可读取记录介质,由此记录介质找出欲检查的布局图特性,并依此特性进行设计规则检查。
本发明的又一目的是提供一种布局图设计规则检查的方法,检查图层并将的与标志层比较,及依照标志层图形的尺寸据以进行一鉴定规则(identified rule)。
基于上述及其它目的,本发明提出一种布局图设计规则检查的方法,用以审视一布局图是否符合设计规则。本发明的布局图设计规则检查方法包括了一个具有多数图层的布局图、将此布局图中的部分或全部图层进行联集所得到的标志层、以及根据标志层来检查此布局图。
依照本发明的较佳实施例所述布局图设计规则检查的方法,其中若某一图层与标志层相比较的结果为空集合,则代表此图层不存在于布局图中。反之若比较得到的结果为非空集合,则表示此图层存在于布局图内。这些存在的图层中,位于最上方的图层即是该布局图的最上图层,其余的存在图层则称作内部图层。设计规则检查分别将以不同的规则检查最上图层与内部图层是否违反设计规则。
依照本发明的较佳实施例所述布局图设计规则检查的方法,将布局图与标志层相比较,来判别此布局图的最上图层其第一步骤是设定图形TOPMN等于此布局图内最大图层数的图形。第二步骤是检查若标志层BULK和图形TOPMN并无交集,则设定图形NO_MN_BULK为标志层BULK的图形,反之则设定NO_MN_BULK为空集合。第三步骤是由上而下逐一检查此布局图各个图层,若此布局图中第i层的图层MEi与图形NO_Mi+1_BULK有交集,则设定图形TOPMi为此i层的图形MEi,否则设定TOPMi为空集合,于第三步骤中的i为大于0且小于N的整数。若图形NO_Mi+1_BULK与图形TOPMi没有交集,则设定图形NO_Mi_BULK等于NO_Mi+1_BULK,反之则设定NO_Mi_BULK为空集合。最后一个步骤是将图形TOPMN~TOPMj联集起来以取得此布局图中的最上图层的图形,其中j表示此布局图内可能成为最上图层的图层数的最小值。
依照本发明的较佳实施例所述布局图设计规则检查的方法,可依据标志层与一参考尺寸的比较结果,来判定应施行大尺寸鉴定规则(identifiedrule)或小尺寸鉴定规则于此布局图设计规则检查的上。
由标志层与布局图两相比较所得到的结果,将被当作参数用于一通用命令文件中,以进行适当的设计规则检查。
从另一观点来看,本发明提出一种计算机可读取记录介质,可藉由在计算机系统上执行储存与此介质中的程序来检查一布局图。本记录介质内的程序将包括读取包含数个图层的布局图的指令、将布局图内数个或全部图层进行联集得到的标志层、及根据标志层来检查此布局图是否遵循设计规则。
依照本发明的较佳实施例所述计算机可读取记录介质,上述介质中的程序其指令包括了将布局图中的图层和标志层做比较,若比较结果为空集合,则代表此图层不存在。若和标志层比较的结果为非空集合,则表示该图层存在于布局图中。这些存在的图层之内最上层的图层将被视为此布局图的最上图层,其余存在的图层则被视为内部图层。设计规则检查将会依照图层是否为最上图层采用不同的检查规则。
依照本发明的较佳实施例所述计算机可读取记录介质,上述介质中将布局图与标志层相比较以判别此布局图的最上图层的第一个指令是设定图形TOPMN等于此布局图内最大可能图层数的图形。第二指令是检查若标志层BULK和图形TOPMN并无交集,则设定图形NO_MN_BULK为此标志层BULK的图形,反之则设定NO_MN_BULK为空集合。第三指令是由上而下逐一检查此布局图各图层,若此布局图内的第i层图层MEi与图形NO_Mi+i_BULK有交集,则设定图形TOPMi为此i层MEi的图形,否则设定TOPMi为空集合,于此步骤中i为大于0且小于N的整数。若图形NO_Mi+1_BULK与图形TOPMi没有交集,则设定图形NO_Mi_BULK等于NO_Mi+1_BULK,反之则设定NO_Mi_BULK为空集合。最后一个指令是将图形TOPMN~TOPMj相联集以取得此布局图中最上图层的图形,其中j表示布局图内可能成为最上图层的图层数的最小值。
依照本发明的较佳实施例所述计算机可读取记录介质,上述的介质中的程序指令也包括了将标志层的图形与一参考尺寸作比较。若标志层大于参考尺寸则使用大尺寸鉴定规则,反之若标志层小于参考尺寸,小尺寸鉴定规则将被用来检查此布局图是否符合设计规则。
此可读取记录介质中的程序藉由比较布局图以及标志层得到所需的参数,并将参数用于命令文件中以进行设计规则检查。
再从另一观点来看,本发明提出一种布局图设计规则检查的方法,用以审视一个布局图是否符合设计规则检查。本发明的布局图设计规则检查方法包括了具有多数图层的布局图、将此布局图中的部分或全部图层进行联集所得到的标志层、将这些图层与标志层进行比较并检查这些图层、以及比较此标志层的图形尺寸与一参考尺寸,以施行鉴定规则。
依照本发明的较佳实施例所述布局图设计规则检查的方法,其中比较这些图层与此标志层并且检查这些图层的步骤包括了分别将布局图内的图层与标志层比较,若比较结果为空集合,则表示此图层不存在于布局图中。在所有存在于布局图内的图层之中,最上层的被称为此布局图的最上图层,其余图层则被称为内部图层。最上层规则检查将被使用于最上图层的设计规则检查,而内部规则检查则被用来检查布局图内的内部图层。
本发明因采用一种布局图设计规则检查方法,其根据布局图产生的标志层得到此布局图的特性,再依其内容特性自行产生适当的参数,用于一个通用的命令文件中以进行设计检查。此方法将不再需要根据不同的工艺技术或是芯片特性等条件,以人工方式选择设计规则检查所要用的命令文件来进行设计规则检查的审视。
为使本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并结合附图详细说明如下。
附图说明
图1示出了已知布局图设计规则检查的流程图。
图2、图10示出了布局图设计规则检查方法的流程图。
图3示出了布局图设计规则检查方法中依据标志层检查布局图方法的流程图。
图4示出了比较布局图及标志层以得到最上图层方法的流程图。
图5、图7、图8示出了一设计检查规则的程序实例。
图6示出了决定尺寸鉴定规则方法的流程图。
图9示出了一存于计算机可读取记录介质且功能为检查一布局图是否遵循设计规则的程序的流程图。
附图符号说明
110~160:已知布局图设计规则检查的各步骤。
210~260:本发明的较佳实施例所述布局图设计规则检查方法的各步骤。
310~350:本发明的较佳实施例所述由标志层检查布局图方法的步骤。
410~450:本发明的较佳实施例所述比较布局图及标志层以得到最上图层方法的步骤。
510、520、530、540、550、710、720、721、723、725、727、730、731、733、735、737、810、820、830:本发明的较佳实施例所述的程序区块。
610~630:本发明的较佳实施例所述决定尺寸鉴定规则方法的各步骤。
910~930:本发明的较佳实施例所述的存于计算机可读取记录介质且功能为检查一布局图是否遵循设计规则的程序的各步骤。
1010~1030:本发明的较佳实施例所述布局图设计规则检查方法的各步骤。
具体实施方式
第一实施例
图2是依照本发明较佳实施例所绘示的布局图设计规则检查方法的流程图。如图2所示,本方法主要是利用一布局图设计规则检查方法及一通用的命令文件240,对一个例如为总体分布系统(global distribution system,以下简称GDS)格式的布局图进行设计规则检查250,并且产生规则检查的结果260。
首先,如步骤210所示,提供一布局图,其中此布局图包含了多个图层。于本实施例中,此布局图为GDS格式的档案。
第二,如步骤220所示将此布局图的部分或全部图层进行联集,以获得一个标志层(flag layer)。本例是将此布局图内的全部图层联集以得到一称的为BULK的标志层。
第三,如步骤230所示,依据此标志层BULK,检查本布局图。
其中,可依据使用者的需要,而于步骤230中进行多种检查项目。使用者可以将欲检查项目的命令事先写入通用的命令文件。图3所示为依照本发明实施例说明步骤230中的子步骤流程图。请参照图3。如步骤310所示,分别将此布局图的这些图层与此标志层进行比较。若这些图层中的某一图层与此标志层的比较结果为空集合,则表示此图层为空层(步骤320);若这些图层中的某一图层与此标志层的比较结果非为空集合,则于比较结果为非空集合的所述图层之中,最上层的图层称的为该布局图的最上图层,其它存在且并非最上图层的图层则是该布局图的内部图层(步骤330)。依据比较的结果,将以一最上层规则检查此布局图的最上图层(步骤340),并且以一内部层规则检查该布局图的内部图层(步骤350)。
请参阅图3及图4。于图3的步骤330中,判别此布局图的最上图层的详细方法如下:首先,设定图形TOPMN等于此布局图中的第N图层的图形MEN,其中N为布局图的最大图层数(步骤410)。步骤420是检查若此标志层BULK与图形TOPMN没有产生交集,则设定图形NO_MN_BULK等于此标志层BULK的图形,否则设定图形NO_MN_BULK为空集合。步骤430中,若该布局图内第i层的图层MEi与图形NO_Mi+1_BULK有交集,则设定图形TOPMi等于该布局图中第i层的图层的图形MEi,否则设定图形TOPMi为空集合。前述i为一大于0且小于N的整数。步骤440则是检查若图形NO_Mi+1_BULK与图形TOPMi不会产生交集,则设定图形NO_Mi_BULK等于图形NO_Mi+1_BULK,否则设定图形NO_Mi_BULK为空集合。由上述步骤产生的图形TOPMi只有在i值并非布局图内最上图层数时才会等于此图层i的图形,否则将被设为空集合。于步骤450中,联集图形TOPMN~TOPMj即可获得此布局图中最上图层的图形,其中j表示此布局图中作为最上图层的可能范围的最小值。
此布局图设计规则检查方法中,由标志层和布局图相比较也可找出此布局图中非最上层的图形。首先检查布局图中第i层的图形MEi与NO_Mi+1_BULK是否产生交集。若无交集则设定图形COMMi等于图形MEi,若有交集则设定COMMi为空集合。COMMi的图形不等于空集合代表的意义是此图形为布局图中非最上层的图层i的图形。其中i为一大于0且小于N的整数。
若N为此布局图的最大可能图层数。令图形LSMN-1等于此布局图中第N-1层图层的图形。此布局图设计检查方法由第N-1层至第一层逐一向下检查,若图形COMMk(K为大于0且小于N-1的整数)与图形NO_Mk+2_BULK产生交集,则设定LSMk等于COMMk,否则设定LSMk为空集合。唯有对应此布局图内最上图层的下一图层k的图形LSMk不会为空集合,因故联集LSMN-1~LSM1即可获得布局图中最上图层的下一图层的图形。
以下将以最大可容纳图层数为11层的布局图为例。图5示出了本发明实施例中,用于Mentor公司Calibre程序的设计规则检查命令文件的实例。请注意,图5仅示出通用命令文件的部分内容,以便于清楚说明本实施例。根据先前所述图2的步骤220所示,令标志层BULK为此布局图中金属层1~金属层11的联集。请参阅图5中的命令码区块510,若要从GDS格式的布局图中得知最上图层的图形信息,第一个步骤是将图形TOPM11设为第11金属层ME11的图形。接着按照图4中的步骤420~步骤440所述,设定TOPMi以及NO_Mi_BULK的内容,其中i为大于0小于11的整数。于此实施例中,假设布局图内的最上图层为第10金属图层,且第1到第3层金属层在此工艺中必定存在,故此布局图(GDS文件)中作为最上图层的可能范围的最小值j为4。
请同时参阅图4与图5,按照步骤410~步骤450,在执行「TOPM11=COPYME11」指令后,图形TOPM11将被设定为并不存在的第11金属层的图形,于本实施例为空集合。由于标志层BULK与第11图层的图形TOPM11(在此为空集合)不可能产生交集,故在执行「NO_M11_BULK=BULK NOT INTERACT TOPM11」指令后,一个不包含第11金属层的标志层NO_M11_BULK将被设定为BULK本身。由于本实施例中假设布局图内最上层金属层为第10金属层,亦即第10金属层必定会和现已被设为BULK的图形NO_M11_BULK产生交集,故在执行「TOPM10=ME10INTERACT NO_M11_BULK」指令后,TOPM10将被设为图形ME10。另外,由于NO_M11_BULK与TOPM10的间有交集产生,故在执行「NO_M10_BULK=NO_M11_BULK NOT INTERACT TOPM10」指令后,NO_M10_BULK将被设为空集合。而在执行「TOPM9=ME9INTERACT NO_M10_BULK」指令后,第九金属层的图形ME9和本例中为空集合的NO_M10_BULK并不会产生交集,故TOPM9将被设为空集合。依此类推得到TOPM8~TOPM4的值。在此利用标志层与布局图相比较以获得最上图层的方法中,本例只有最上图层10所对应的TOPM10的图形会被指定为ME10,图形TOPM4~TOPM9以及TOPM11都会被设定为空集合。将图形TOPM4至图形TOPM11进行联集即可得到此布局图中作为最上图层的图形。
承接上例,请参照图5的命令码区块520。在执行「COMM10=(ME10NOTINTERACT NO_M11_BULK)NOT TOPM10」指令后,此布局图中第10金属层的图形将和图形NO_M11_BULK发生交集,故图形COMM10为空集合;而第9金属层和与为空集合的图形NO_M10_BULK并不会产生交集,故在执行「COMM9=(ME9NOT INTERACT NO_M10_BULK)NOT TOPM9」指令后,图形COMM9将被设为第9金属层ME9的图形。以此类推,因此命令码区块520可向下推得其它各图层是否为布局图中的内部图层。
请参照图5的命令码区块540,指令「LSM10=COPY COMM10」是设定LSM10为图形COMM10,于本实施例是空集合。由于图形COMM9(在此为ME9的图形)将与NO_M11_BULK产生交集,故在执行「LSM9=COMM9INTERACTNO_M11_BULK」指令后,图形LSM9则为COMM9的图形。由于图形COMM8(在此为ME8的图形)和图形NO_M10_BULK(在此为空集合)并不会产生交集,故在执行「LSM8=COMM8 INTERACT NO_M10_BULK」指令后,图形LSM8的值将被设为空集合。以此类推,除了此布局图的最上图层(以本实施例假定最上层为第10金属层ME10)的下一金属图层所对应的图形LSMi将等于图形COMMi,其余图层的LSMk都将为空集合。故于本例中,将LSM10~LSM3联集即可得到此布局图中的最上图层的下一图层的图形(以本实施例假定为第9金属层ME9)。
于图5中命令码区块520以及命令码区块530是依照类似的逻辑,而可以自动分析出此布局图中的最上层介层窗插塞(top via)以及内部介层窗插塞的信息。命令码区块550则是将先前得到的各个变数值,代入命令文件指令所需的参数位置中,以进行布局图设计规则检查的审视。
已知技术必须打开GDS格式的布局图文件,然后以人工检视此布局图中哪一图层为最上层金属层。以1P5M的工艺为例,使用者需人工检视以确认此布局图的最上层金属层是配置在第5金属层,然后再以人工方式从多个命令文件(command file)中选择适用于1P5M工艺的命令文件,以便对此布局图进行「设计规则检查」。相较于已知技术,本发明的实施例只需要使用单一个命令文件。由此命令文件可以自动判断此布局图的最上层金属层,因此本发明不需要人工方式即可自动进行设计规则检查。
第二实施例
使用者可视其需要而于步骤230中进行其它检查项目,并将欲检查项目的命令事先写入通用的命令文件。图6所示为依照本发明实施例说明步骤230中的子步骤流程图。请同时参阅图2与图6。步骤220将此布局图的部分或全部图层进行联集,以获得一个标志层。本例是将此布局图内的全部图层联集以得到一称的为PSUB的标志层。在图2的步骤230中,依此标志层检查此布局图,可产生芯片角落规则(die corner rule)所需要的信息。图6的步骤610是将由布局图内的所有图层联集所得到的标志层与一参考尺寸进行比较。如步骤620所示,当标志层的尺寸大于此参考尺寸,则进行一大尺寸鉴定规则(identified rule)。反之若标志层的尺寸小于参考尺寸,则进行一小尺寸鉴定规则(如步骤630)。施行鉴定规则的方法首先是设定图形B_BCOR等于此标志层的角落图形,再者将布局图中的第h金属层的图形Mh与图形B_BCOR交集,并将交集结果设定为图形METhCA,其中h为大于0且小于N+1的整数,而N为此布局图的最大图层数。最后检查图形METhCA中是否存在未以45度角配置的部分图形。
以一最大图层数为6的布局图为例。图7为本发明实施例中,用于Cadence公司DRACULA程序中的设计规则检查命令文件实例。如命令码区块710所示,首先根据标志层PSUB的大小来设定S_PSUB以及B_PSUB的值。在本例中标志层PSUB是图层1至图层6图形的联集。若标志层PSUB的大小介于0~100mm2间,则将图形S_PSUB设为PSUB,且图形B_PSUB为空集合;反之若此标志层大小超过100mm2,则图形B_PSUB将被设为标志层PSUB的图形且图形S_PSUB为空集合。命令码区块720是当标志层PSUB符合大尺寸鉴定规则,也就是当标志层PSUB的大小超过100mm2时,设计规则检查会执行的程序部分。命令码721是根据图形B_PSUB指定角落图形B_BCOR的范围。于本实施例中,B_BCOR是为分别从4个芯片(die)的内角算起,边长为340um的4个正方形所构成的图形。命令码区块723则是将图形MET1CA至图形MET6CA分别设为图层1至图层6中与B_BCOR产生交集的图形。而命令码区块725是从图形MET1CA至图形MET6CA中找出以45度角配置的图形。命令码区块727则找出图形MET1CA至图形MET6CA中未以45度角配置的图形,并将其视为错误且输出的。
命令码区块730是用类似的流程依照小尺寸鉴定规则检查错误。其中命令码731为设定小尺寸鉴定规则检查中,所使用的角落图形S_BCOR的范围。于本实施例中图形S_BCOR为分别从4个芯片角落算起,边长为125um的4个正方形所构成的图形。命令码区块733、735、及737则是检查出图层1至图层6中,与角落图形交集却未以45度角配置的图形,将其视为错误并且输出。
已知技术必须打开GDS格式的布局图文件,然后以人工测量此布局图的尺寸大小,来决定布局图适用于何种鉴定规则。且依据人工检视的结果去修改命令文件的内容,使其符合相对应的尺寸鉴定规则。相较于已知技术,本发明的实施例在执行命令码区块710之后,即可自动判断布局图的尺寸大小。倘若此标志层的大小介于0~100mm2间,由于图形B_PSUB为空集合,因此在执行命令码区块720所述的大尺寸鉴定规则后并不会影响检查结果;反之若标志层大小超过100mm2,由于图形S_PSUB为空集合,因此在进行规则设计检查而执行命令码区块730中所述的小尺寸鉴定规则后,亦不会影响检查结果。有别于已知技术,本发明不须以人工检查布局图的大小,且只需要使用单一命令文件,即可对无论是应该以大尺寸鉴定规则、抑或是小尺寸鉴定规则检查的布局图进行检查。
第三实施例
使用者可视其需要而于图2的步骤230中进行其它检查项目,例如检查某个特定图层是否存在于此布局图中,并将欲检查项目的命令事先写入通用的命令文件240。经由将布局图中所有图层联集所产生的标志层,可用来检查某个特定图层是否存在于此布局图中。下文将以检查图层NPLUS是否存在于一GDS格式的布局图中为例,以便说明本发明的另一种可能实施方式。图8是依照本发明实施例,用于Mentor公司Calibre程序的设计规则检查命令文件的实例。
请参阅图8,为了明确阐述本实施例的要点,图8仅示出通用命令文件内的部分内容。命令码区块810依据扩散层(diffusion)DIFF图形与N型井NWEL图形的关系而定义ACTIVE_NW与ACTIVE_PS,然后分别依据图形ACTIVE_NW、与ACTIVE_PS与图层NPLUS的关系而定义NDIF以及NTAP。如命令码区块820所示,若图层NPLUS与一个由布局图中所有图层联集而得到的标志层BULK产生交集,则代表图层NPLUS存在于此布局图中,因此将图形X设定为标志层BULK的图形;反之若图层NPLUS与标志层BULK并未产生交集,则表示图层NPLUS不存在,因此将图形X设定为空集合。
命令码区块830则是用来输出检查结果。若图形NDIF与图形X有交集,则将图形NDIF扣除图层NPLUS的图形后输出的。若图形NTAP与图形X有交集,则将图形NTAP扣除图层NPLUS的图形后输出的。因此,利用检查图层NPLUS是否存在于布局图中的结果(于本例此检查结果被存入一区域变量X中),来对NDIF以及NTAP这两个事先于命令码区块810中定义完成的图形进行设计规则检查。
已知技术若要检视某一特定图层是否存在于布局图中,首先需打开GDS格式的布局图文件,接着必须使用人工的方式对此布局图文件进行检视。然而相较于已知技术,本发明利用一个由布局图中各图层相联集所产生的标志层,即可正确无误的判断出某一特定图层是否存在于此布局图中,进而自动输出检查结果。
第四实施例
图9是依照本发明较佳实施例所绘示的可进行布局图设计规则检查的程序流程图。此程序可储存在计算机可读取记录介质中。此记录介质可以是硬盘、光盘或磁盘等等。请参照图9,此程序将可用来检查于本实施例中为GDS格式的布局图是否符合设计规则。
如步骤910所示,本程序将读取此包含多个图层的布局图。步骤920则显示此程序可将布局图内的数个图层或全部图层进行联集,以得到一标志层。于步骤930将依据此标志层检查布局图是否遵循设计规则。其中,上述步骤920与步骤930可以参照上述诸实施例施作的,故不在此赘述。
已知技术需打开GDS格式的布局图文件,并用人工检视的方式取得布局图的信息,再依照这些信息找出适用的命令文件来进行设计规则检查。而有别于习的技术,本发明的实施例可藉由标志层和布局图的比较,提供此布局图的最上图层,内部图层,最上图层的下一图层等信息。且可利用标志层判定此布局图适用于大尺寸亦或是小尺寸鉴定规则。并将这些信息用于单一的命令文件中自动进行设计规则检查。
第五实施例
请参照图10。图10是依照本发明较佳实施例所绘示的用来检查一个布局图的布局图设计规则检查方法的流程图。
检查方法的步骤如下:步骤1010是提供一个包含了多个图层的布局图。步骤1020则是根据此布局图,将其中全部或是部份的图层进行联集,以得到一标志层。步骤1030为比较标志层与此布局图中的各图层,并据以检查这些图层。步骤1040则是将标志层的图形与一参考尺寸作比较,据以进行相对应的鉴定规则。其中,上述步骤1020、1030与1040可以参照上述诸实施例施,故不在此赘述。
不同于已知技术所述,需以人工的方式检阅布局图,再找寻适用于此布局图的命令文件进行规则检查。本发明的实施例可藉由图层与标志层的比较,取得设计检查时所需的命令文件的参数,好比最大图层的图形,最大图层的下一图层的图形,内部图层的图形,或是布局图大小的范围等,以自动进行设计规则检查。
综上所述,在本发明的布局图设计规则检查方法及计算机可读取记录介质中,藉由标志层和布局图的间的比较,产生用于单一命令文件内所需要的参数,根据这些参数自动执行相对应的设计规则检查。自动化的结果不仅能节省大量的时间,且能减少因人工判别所产生的错误,进而提升半导体产业的生产效率。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (13)
1.一种布局图设计规则检查的方法,用以检查一布局图,该方法包括:
提供该布局图,其中该布局图包含多个图层;
将该布局图的所述图层其中部分或全部图层进行联集,以获得一标志层;
分别将该布局图的各所述图层与该标志层进行比较:
若所述图层中的某一图层与该标志层的比较结果为空集合,则表示该图层为空层;
若所述图层中的某一图层与该标志层的比较结果非为空集合,则比较结果为非空集合的所述图层中,最上层的图层为该布局图中的最上图层,而其下的其它图层为该布局图中的内部图层;
以一最上层规则检查该布局图中的最上图层;以及
以一内部层规则检查该布局图中的内部图层,
其中该布局图为GDS格式的档案。
2.如权利要求1所述布局图设计规则检查的方法,其中该标志层是该布局图中全部图层的联集。
3.如权利要求1所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤包括:
设定图形TOPMN等于该布局图中的第N层图层MEN的图形,其中N为该布局图的最大图层数;
若该标志层BULK与图形TOPMN无交集,则设定图形NO_MN_BULK等于该标志层BULK的图形,否则设定图形NO_MN_BULK为空集合;
若该布局图中的第i层图层MEi与图形NO_Mi+1_BULK有交集,则设定图形TOPMi等于该布局图中的第i层图层MEi的图形,否则设定图形TOPMi为空集合,其中i为大于0且小于N的整数;
若图形NO_Mi+1_BULK与图形TOPMi无交集,则设定图形NO_Mi_BULK等于图形NO_Mi+1_BULK,否则设定图形NO_Mi_BULK为空集合;以及
将图形TOPMN~TOPMj联集,以获得该布局图中最上图层,其中j表示于该布局图中作为最上图层的可能范围的最小值。
4.如权利要求3所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤还包括:
若该布局图中的第i层图层MEi与图形NO_Mi+1_BULK无交集,则设定图形COMMi等于图层MEi的图形,否则设定图形COMMi为空集合;
其中图形COMMi表示该布局图中非最上图层的图形。
5.如权利要求4所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤还包括:
设定图形LSMN-1等于该布局图中的第N-1层图层MEN-1的图形;以及
若图形COMMk与图形NO_Mk+2_BULK有交集,则设定图形LSMk等于COMMk,否则设定图形LSMk为空集合,其中k为大于0且小于N-1的整数;
其中图形LSMk表示该布局图中最上图层的下一层图层的图形。
6.一种布局图设计规则检查的方法,用以检查一布局图,该方法包括:
提供该布局图,其中该布局图包含多个图层;
将该布局图的所述图层其中部分或全部图层进行联集,以获得一标志层;
比较该标志层的图形尺寸与一参考尺寸;
若该标志层的尺寸大于该参考尺寸,则进行一大尺寸鉴定规则;以及
若该标志层的尺寸小于该参考尺寸,则进行一小尺寸鉴定规则,
其中该布局图为GDS格式的档案。
7.如权利要求6所述布局图设计规则检查的方法,其中该大尺寸鉴定规则包括:
设定图形B_BCOR等于该标志层的角落图形;
将该布局图中的第h层图层MEh的图形与图形B_BCOR交集,并将交集结果设定为图形METhCA,其中h为大于0且小于N+1的整数,而N为该布局图的最大图层数;以及
检查图形METhCA中有无未以45度角配置的部分图形。
8.一种布局图设计规则检查的方法,用以检查一布局图,该方法包括:
提供该布局图,其中该布局图包含多个图层;
将该布局图的所述图层其中部分或全部图层进行联集,以获得一标志层;
比较所述图层与该标志层,并据以检查所述图层;以及
比较该标志层的图形尺寸与一参考尺寸,并据以进行一鉴定规则,
其中比较所述图层与该标志层并据以检查所述图层的步骤包括:
分别将该布局图的所述图层与该标志层进行比较;
若所述图层中的某一图层与该标志层的比较结果为空集合,则表示该图层为空层;
若所述图层中的某一图层与该标志层的比较结果非为空集合,则比较结果为非空集合的所述图层中,最上层的图层为该布局图中的最上图层,而其下的其它图层为该布局图中的内部图层;
以一最上层规则检查该布局图中的最上图层;以及
以一内部层规则检查该布局图中的内部图层,
比较该标志层的图形尺寸与参考尺寸并据以进行鉴定规则的步骤包括:
比较该标志层的图形尺寸与该参考尺寸;
若该标志层的尺寸大于该参考尺寸,则进行一大尺寸鉴定规则;以及
若该标志层的尺寸小于该参考尺寸,则进行一小尺寸鉴定规则,
其中该布局图为GDS格式的档案。
9.如权利要求8所述布局图设计规则检查的方法,其中该标志层是该布局图中全部图层的联集。
10.如权利要求8所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤包括:
设定图形TOPMN等于该布局图中的第N层图层MEN的图形,其中N为该布局图的最大图层数;
若该标志层BULK与图形TOPMN无交集,则设定图形NO_MN_BULK等于该标志层BULK的图形,否则设定图形NO_MN_BULK为空集合;
若该布局图中的第i层图层MEi与图形NO_Mi+1_BULK有交集,则设定图形TOPMi等于该布局图中的第i层图层MEi的图形,否则设定图形TOPMi为空集合,其中i为大于0且小于N的整数;
若图形NO_Mi+1_BULK与图形TOPMi无交集,则设定图形NO_Mi_BULK等于图形NO_Mi+1_BULK,否则设定图形NO_Mi_BULK为空集合;以及
将图形TOPMN~TOPMj联集,以获得该布局图中最上图层,其中j表示于该布局图中作为最上图层的可能范围的最小值。
11.如权利要求10所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤还包括:
若该布局图中的第i层图层MEi与图形NO_Mi+1_BULK无交集,则设定图形COMMi等于图层MEi的图形,否则设定图形COMMi为空集合;
其中图形COMMi表示该布局图中非最上图层的图形。
12.如权利要求11所述布局图设计规则检查的方法,其中分别将该布局图的所述图层与该标志层进行比较的步骤还包括:
设定图形LSMN-1等于该布局图中的第N-1层图层MEN-1的图形;以及
若图形COMMk与图形NO_Mk+2_BULK有交集,则设定图形LSMk等于COMMk,否则设定图形LSMk为空集合,其中k为大于0且小于N-1的整数;
其中图形LSMk表示该布局图中最上图层的下一层图层的图形。
13.如权利要求8所述布局图设计规则检查的方法,其中该大尺寸鉴定规则包括:
设定图形B_BCOR等于该标志层的角落图形;
将该布局图中的第h层图层MEh的图形与图形B_BCOR交集,并将交集结果设定为图形METhCA,其中h为大于0且小于N+1的整数,而N为该布局图的最大图层数;以及
检查图形METhCA中有无未以45度角配置的部分图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101686574A CN101206679B (zh) | 2006-12-20 | 2006-12-20 | 布局图设计规则检查的方法与计算机可读取记录介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101686574A CN101206679B (zh) | 2006-12-20 | 2006-12-20 | 布局图设计规则检查的方法与计算机可读取记录介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101206679A CN101206679A (zh) | 2008-06-25 |
CN101206679B true CN101206679B (zh) | 2010-09-15 |
Family
ID=39566880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101686574A Active CN101206679B (zh) | 2006-12-20 | 2006-12-20 | 布局图设计规则检查的方法与计算机可读取记录介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101206679B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103970921B (zh) * | 2013-02-05 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种drc结果审查时自动截图的方法 |
CN105574029B (zh) * | 2014-10-16 | 2019-03-26 | 上海华虹宏力半导体制造有限公司 | 掩膜板设计中划片槽结构设计的检查方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378110B1 (en) * | 1998-03-31 | 2002-04-23 | Synopsys, Inc. | Layer-based rule checking for an integrated circuit layout |
CN1606012A (zh) * | 2003-10-09 | 2005-04-13 | 恩益禧电子股份有限公司 | 半导体器件、半导体器件的布线方法及制造方法 |
-
2006
- 2006-12-20 CN CN2006101686574A patent/CN101206679B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378110B1 (en) * | 1998-03-31 | 2002-04-23 | Synopsys, Inc. | Layer-based rule checking for an integrated circuit layout |
CN1606012A (zh) * | 2003-10-09 | 2005-04-13 | 恩益禧电子股份有限公司 | 半导体器件、半导体器件的布线方法及制造方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2005-316134A 2005.11.10 |
Also Published As
Publication number | Publication date |
---|---|
CN101206679A (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
US6732345B2 (en) | Layout method using created via cell data in automated layout | |
US8516406B1 (en) | Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing | |
US9251299B1 (en) | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs | |
US20040221250A1 (en) | Physical design characterization system | |
US8504968B2 (en) | Method to determine high level power distribution and interface problems in complex integrated circuits | |
US6769099B2 (en) | Method to simplify and speed up design rule/electrical rule checks | |
WO2014168888A1 (en) | Dynamic design attributes for wafer inspection | |
CN110991065B (zh) | 一种建筑信息模型中设计变更自动识别方法 | |
US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
CN101206679B (zh) | 布局图设计规则检查的方法与计算机可读取记录介质 | |
US7571416B2 (en) | Automatic design device, method, and program for semiconductor integrated circuits | |
US7546565B2 (en) | Method for comparing two designs of electronic circuits | |
CN108829903B (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和系统 | |
US10055533B2 (en) | Visualization of analysis process parameters for layout-based checks | |
US7770141B2 (en) | Computer recording medium for storing program of checking design rule of layout | |
US8249833B2 (en) | Apparatus and method for verifying model-design, and program thereof | |
US20050058335A1 (en) | Defect management method | |
CN111045948A (zh) | 模块间接口信号的检查方法、设备和存储介质 | |
US6470476B2 (en) | Substitution of non-minimum groundrule cells for non-critical minimum groundrule cells to increase yield | |
JP2003518680A (ja) | 集積回路設計における、特徴を変換する方法及びその装置 | |
CN112685992A (zh) | 一种基于Skill快速查找跨平面走线的方法和系统 | |
CN112861467A (zh) | 线宽补偿方法及装置、服务器和存储介质 | |
JP4209156B2 (ja) | 検査条件データ管理方法及びシステム並びにプログラム、コンピュータ読取り可能な記録媒体 | |
TWI321742B (en) | Method for checking design rule of layout and computer readable recording medium for storing program thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |